CN219068252U - 一种基于fpga的8k视频转换系统 - Google Patents

一种基于fpga的8k视频转换系统 Download PDF

Info

Publication number
CN219068252U
CN219068252U CN202223102497.7U CN202223102497U CN219068252U CN 219068252 U CN219068252 U CN 219068252U CN 202223102497 U CN202223102497 U CN 202223102497U CN 219068252 U CN219068252 U CN 219068252U
Authority
CN
China
Prior art keywords
module
sdi
vdma
control module
format
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202223102497.7U
Other languages
English (en)
Inventor
林盈志
黄正翰
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fushi Zhitong Electronic Technology Jinan Co ltd
Original Assignee
Fushi Zhitong Electronic Technology Jinan Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fushi Zhitong Electronic Technology Jinan Co ltd filed Critical Fushi Zhitong Electronic Technology Jinan Co ltd
Priority to CN202223102497.7U priority Critical patent/CN219068252U/zh
Application granted granted Critical
Publication of CN219068252U publication Critical patent/CN219068252U/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Television Systems (AREA)

Abstract

本实用新型涉及视频信号处理技术领域，具体地涉及一种基于FPGA的8K视频转换系统，包括12G‑SDI*4输入模组、HDMI2.1*1输入模组、VDMA控制模组A、VDMA控制模组B、VDMA控制模组C、VDMA控制模组D、12G‑SDI*4输出模组、HDMI2.1输出模组。本实用新型基于FPGA来完成8K视频界面转换，除了提供双向的四路12G‑SDI视频界面与HDMI2.1视频界面的转换，利用FPGA的功能易扩充性的优点，提供四路独立的4K 12G‑SDI视频界面拼接成HDMI2.1视频界面，或者HDMI2.1视频界面拆分成四路的12G‑SDI视频界面，具有较好的扩充性和相容性。

Description

一种基于FPGA的8K视频转换系统
技术领域
本实用新型涉及视频信号处理技术领域，具体地涉及一种基于FPGA的8K视频转换系统。
背景技术
目前高阶的8K相机输出的视频界面主要有四路的12G-SDI，或者一路的HDMI2.1，而高阶的8K显示器的视频界面输入主要有HDMI2.1或者四路的HDMI2.0输入，因此12G-SDI视频界面与HDMI2.1视频界面的转换器是有需求的，但高阶的8K显示器通常需要向下相容到HDMI2.0的视频界面，因此，许多影像格式需要转换，但市面上8K的视频界面转换器多为单一方向组合，且功能扩充性较差。
实用新型内容
本实用新型的目的在于克服现有技术存在的缺点，提出设计一种基于FPGA的8K视频转换系统，具有较好的扩充性和相容性。
本实用新型解决其技术问题所采取的技术方案是：
一种基于FPGA的8K视频转换系统，包括：12G-SDI*4输入模组、HDMI2.1*1输入模组、VDMA控制模组A、VDMA控制模组B、AXI Interconnect（AXI互联）、VDMA控制模组C、VDMA控制模组D、12G-SDI*4输出模组、HDMI2.1输出模组；所述12G-SDI*4输入模组与VDMA控制模组A连接；所述HDMI2.1*1输入模组与VDMA控制模组B连接；所述VDMA控制模组和AVDMA控制模组B均与AXI Interconnect输入端连接，所述VDMA控制模组C和VDMA控制模组D均与AXIInterconnect输出端连接；所述12G-SDI*4输出模组与VDMA控制模组C连接，所述HDMI2.1输出模组与VDMA控制模组D连接。
进一步的，12G-SDI*4输入模组，用于将SDI的讯号转换成FPGA内部使用的AXIS讯号，并解出SDI目前的输入格式；
HDMI2.1*1输入模组，用于将HDMI2.1的讯号转换成FPGA内部使用的AXIS讯号，并解出HDMI目前的输入格式；
VDMA控制模组A，用于将SDI SQD或2SI的格式转换成一般连续的格式后，再存入到DDR4，或者直接将影像与声音直接存入到DDR4；
VDMA控制模组B，用于将HDMI影像与声音直接存入到DDR4；
AXI Interconnect，为Xilinx IP，用于连接所有的AXIS的讯号；
VDMA控制模组C，内含Scaling的功能，依据输出需求来决定是否要将图像做放大、缩小或不处理，再依据输出需求来决定是否要将图像转换成SQD或2SI的格式，或者直接输出，最后再将影像与声音的资料从DDR4读出，并转换AXIS界面为SDI的影像界面；
VDMA控制模组D，内含Scaling的功能，依据输出需求来决定是否要将图像做放大、缩小或不处理，最后再将影像与声音的资料从DDR4读出，并转换AXIS界面为HDMI的影像界面；
12G-SDI*4输出模组，用于将SDI的影像与声音结合后输出；
HDMI2.1输出模组，用于将HDMI2.1的影像与声音结合后输出。
进一步的，所述视频转换系统还包括12G-SDI*4与HDMI2.1输入格式资料料采取模组、12G-SDI*4与HDMI2.1输入AUX资料料采取模组、Microblaze模组、VDMA Gen Lock控制模组、DDR4控制器、12G-SDI*4与HDMI2.1输出模组格式设定模组、12G-SDI*4与HDMI2.1声音频率产生模组、12G-SDI*4与HDMI2.1AUX格式转换模组和12G-SDI*4与HDMI2.1 AUX Timing产生器模组。
进一步的，12G-SDI*4与HDMI2.1输入格式资料采取模组，用于接收SDI与HDMI输入格式的相关资料；
12G-SDI*4与HDMI2.1输入AUX资料采取模组，用于接收SDI与HDMI AUX相关的资料；
Microblaze模组，用于控制所有IP的动作；
VDMA Gen Lock控制模组，用于设定输入输出Frame Rate的转换；
DDR4控制模组，用于控制DDR4模组的读写；
12G-SDI*4与HDMI2.1输出模组格式设定模组，根据要输出格式，对SDI与HDMI输出模组做设定；
12G-SDI*4与HDMI2.1声音频率产生模组，根据要输出的声音，产生需要的AudioClock；
12G-SDI*4与HDMI2.1 AUX格式转换模组，用于转换SDI与HDMI AUX的资料；
12G-SDI*4与HDMI2.1 Timing产生器模组，根据要输出的格式，产生SDI与HDMI输出模组需要的Timing讯号。
本实用新型的技术效果：
与现有技术相比，本实用新型的一种基于FPGA的8K视频转换系统，基于FPGA来完成8K视频界面转换，除了提供双向的四路12G-SDI视频界面与HDMI2.1视频界面的转换，利用FPGA的功能易扩充性的优点，提供四路独立的4K 12G-SDI视频界面拼接成HDMI2.1视频界面，或者HDMI2.1视频界面拆分成四路的12G-SDI视频界面，也提供了Scaling或FrameRate转换的功能，提高相容性。
附图说明
图1为本实用新型基于FPGA的8K视频转换系统结构框图；
图2为本实用新型应用框图。
图中，a、12G-SDI*4输入模组；b、HDMI2.1*1输入模组；c、VDMA控制模组A； d、VDMA控制模组B；e、AXI Interconnect；f、VDMA控制模组C；g、VDMA控制模组D；h、12G-SDI*4输出模组；i、HDMI2.1*1输出模组；j、12G-SDI*4与HDMI2.1输入格式资料料采取模组；k、12G-SDI*4与HDMI2.1输入AUX资料料采取模组；l、Microblaze模组；m、VDMA Gen Lock控制模组；n、DDR4控制器；o、12G-SDI*4与HDMI2.1输出模组格式设定模组；p、12G-SDI*4与HDMI2.1声音频率产生模组；q、12G-SDI*4与HDMI2.1AUX格式转换模组；r、12G-SDI*4与HDMI2.1 AUXTiming产生器模组。
具体实施方式
为使本实用新型实施例的目的、技术方案和优点更加清楚，下面结合说明书附图，对本实用新型实施例中的技术方案进行清楚、完整地描述。
实施例1：
如图1所示，本实施例涉及的一种基于FPGA的8K视频转换系统，包括：
12G-SDI*4输入模组(a)，用于将SDI的讯号转换成FPGA内部使用的AXIS讯号，并解出SDI目前的输入格式；
HDMI2.1*1输入模组(b)，用于将HDMI2.1的讯号转换成FPGA内部使用的AXIS讯号，并解出HDMI目前的输入格式；
VDMA控制模组A(c)，用于将SDI SQD或2SI的格式转换成一般连续的格式后，再存入到DDR4，或者直接将影像与声音直接存入到DDR4；
VDMA控制模组B(d)，用于将HDMI影像与声音直接存入到DDR4；
AXI Interconnect(e)，为Xilinx IP，用于连接所有的AXIS的讯号；
VDMA控制模组C(f)，内含Scaling的功能，依据输出需求来决定是否要将图像做放大、缩小或不处理，再依据输出需求来决定是否要将图像转换成SQD或2SI的格式，或者直接输出，最后再将影像与声音的资料从DDR4读出，并转换AXIS界面为SDI的影像界面；
VDMA控制模组D(g)，内含Scaling的功能，依据输出需求来决定是否要将图像做放大、缩小或不处理，最后再将影像与声音的资料从DDR4读出，并转换AXIS界面为HDMI的影像界面；
12G-SDI*4输出模组(h)，用于将SDI的影像与声音结合后输出；
HDMI2.1输出模组(i)，将HDMI2.1的影像与声音结合后输出；
12G-SDI*4与HDMI2.1输入格式资料采取模组(j)，用于接收SDI与HDMI输入格式的相关资料；
12G-SDI*4与HDMI2.1输入AUX资料采取模组(k)，用于接收SDI与HDMI AUX相关的资料；
Microblaze模组(l)，用于控制所有IP的动作；
VDMA Gen Lock控制模组(m)，用于设定输入输出Frame Rate的转换；
DDR4控制模组(n)，用于控制DDR4模组的读写；
12G-SDI*4与HDMI2.1输出模组格式设定模组(o)，根据要输出格式，对SDI与HDMI输出模组做设定；
12G-SDI*4与HDMI2.1声音频率产生模组(p)，根据要输出的声音，产生需要的Audio Clock；
12G-SDI*4与HDMI2.1 AUX格式转换模组(q)，用于转换SDI与HDMI AUX的资料；
12G-SDI*4与HDMI2.1 Timing产生器模组(r)，根据要输出的格式，产生SDI与HDMI输出模组需要的Timing讯号。
如图2所示，外部视频输入源为8K HDMI2.1 Camera，若要将HDMI2.1视频界面转成8K 12G SDI的界面录制，并同时做监测，利用FPGA的功能易扩充性的特定，不需要额外的Down Convert的转换器，就能将8K视频界面向下相容到4K显示器。
本实用新型基于FPGA，除了提供双向的界面转换，且透过增加Scaling与FrameRate转换的功能，即可提高8K视频转换器的向下相容性，同时具有更好的扩充性。
上述具体实施方式仅是本实用新型的具体个案，本实用新型的专利保护范围包括但不限于上述具体实施方式，任何符合本实用新型权利要求书且任何所属技术领域的普通技术人员对其所做的适当变化或修饰，皆应落入本实用新型的专利保护范围。

Claims (4)

1.一种基于FPGA的8K视频转换系统，其特征在于：包括：12G-SDI*4输入模组、HDMI2.1*1输入模组、VDMA控制模组A、VDMA控制模组B、AXI Interconnect、VDMA控制模组C、VDMA控制模组D、12G-SDI*4输出模组、HDMI2.1输出模组；所述12G-SDI*4输入模组与VDMA控制模组A连接；所述HDMI2.1*1输入模组与VDMA控制模组B连接；所述VDMA控制模组和AVDMA控制模组B均与AXI Interconnect输入端连接，所述VDMA控制模组C和VDMA控制模组D均与AXIInterconnect输出端连接；所述12G-SDI*4输出模组与VDMA控制模组C连接，所述HDMI2.1输出模组与VDMA控制模组D连接。
2.根据权利要求1所述的基于FPGA的8K视频转换系统，其特征在于：12G-SDI*4输入模组，用于将SDI的讯号转换成FPGA内部使用的AXIS讯号，并解出SDI目前的输入格式；
HDMI2.1*1输入模组，用于将HDMI2.1的讯号转换成FPGA内部使用的AXIS讯号，并解出HDMI目前的输入格式；
VDMA控制模组A，用于将SDI SQD或2SI的格式转换成一般连续的格式后，再存入到DDR4，或者直接将影像与声音直接存入到DDR4；
VDMA控制模组B，用于将HDMI影像与声音直接存入到DDR4；
AXI Interconnect，为Xilinx IP，用于连接所有的AXIS的讯号；
VDMA控制模组C，内含Scaling的功能，依据输出需求来决定是否要将图像做放大、缩小或不处理，再依据输出需求来决定是否要将图像转换成SQD或2SI的格式，或者直接输出，最后再将影像与声音的资料从DDR4读出，并转换AXIS界面为SDI的影像界面；
VDMA控制模组D，内含Scaling的功能，依据输出需求来决定是否要将图像做放大、缩小或不处理，最后再将影像与声音的资料从DDR4读出，并转换AXIS界面为HDMI的影像界面；
12G-SDI*4输出模组，用于将SDI的影像与声音结合后输出；
HDMI2.1输出模组，用于将HDMI2.1的影像与声音结合后输出。
3.根据权利要求1或2所述的基于FPGA的8K视频转换系统，其特征在于：所述视频转换系统还包括12G-SDI*4与HDMI2.1输入格式资料料采取模组、12G-SDI*4与HDMI2.1输入AUX资料料采取模组、Microblaze模组、VDMA Gen Lock控制模组、DDR4控制器、12G-SDI*4与HDMI2.1输出模组格式设定模组、12G-SDI*4与HDMI2.1声音频率产生模组、12G-SDI*4与HDMI2.1AUX格式转换模组和12G-SDI*4与HDMI2.1 AUX Timing产生器模组。
4.根据权利要求3所述的基于FPGA的8K视频转换系统，其特征在于：12G-SDI*4与HDMI2.1输入格式资料采取模组，用于接收SDI与HDMI输入格式的相关资料；
12G-SDI*4与HDMI2.1输入AUX资料采取模组，用于接收SDI与HDMI AUX相关的资料；
Microblaze模组，用于控制所有IP的动作；
VDMA Gen Lock控制模组，用于设定输入输出Frame Rate的转换；
DDR4控制模组，用于控制DDR4模组的读写；
12G-SDI*4与HDMI2.1输出模组格式设定模组，根据要输出格式，对SDI与HDMI输出模组做设定；
12G-SDI*4与HDMI2.1声音频率产生模组，根据要输出的声音，产生需要的AudioClock；
12G-SDI*4与HDMI2.1 AUX格式转换模组，用于转换SDI与HDMI AUX的资料；
12G-SDI*4与HDMI2.1 Timing产生器模组，根据要输出的格式，产生SDI与HDMI输出模组需要的Timing讯号。
CN202223102497.7U 2022-11-22 2022-11-22 一种基于fpga的8k视频转换系统 Active CN219068252U (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202223102497.7U CN219068252U (zh) 2022-11-22 2022-11-22 一种基于fpga的8k视频转换系统

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202223102497.7U CN219068252U (zh) 2022-11-22 2022-11-22 一种基于fpga的8k视频转换系统

Publications (1)

Publication Number Publication Date
CN219068252U true CN219068252U (zh) 2023-05-23

Family

ID=86366768

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202223102497.7U Active CN219068252U (zh) 2022-11-22 2022-11-22 一种基于fpga的8k视频转换系统

Country Status (1)

Country Link
CN (1) CN219068252U (zh)

Similar Documents

Publication Publication Date Title
CN205726099U (zh) 一种多格式视频信号快速切换的视频矩阵系统
CN102196206B (zh) 影像装置的协作方法、影像装置及影像系统
CN219068252U (zh) 一种基于fpga的8k视频转换系统
JP2008005150A (ja) ヘッド分離型カメラ、カメラヘッドおよびカメラコントロールユニット
US5815583A (en) Audio serial digital interconnect
CN115914523A (zh) 一种基于fpga的8k视频转换系统
CN211509180U (zh) 多功能音视频处理设备
KR101121030B1 (ko) 촬상장치
EP1441516A3 (en) Combination video system
JP2004221955A (ja) 高速撮像信号記録装置
CN202102705U (zh) 工尺谱乐谱到midi信号的自动转换装置
CN113612938A (zh) 一种多类型自适应分辨率的图像转换方法及装置
CN217088040U (zh) 一种基于双屏差分视频信号的视频合成记录装置
CN101202876A (zh) 在dvr中利用音视频复合通道实现声音与图像同步的方法
CN111212362A (zh) 一种音频信号采集系统及方法
CN102034521B (zh) 具有播放功能的显示装置及其处理影像信息的方法
CN214070023U (zh) 一种长线传输、多路输出视频信号转换器
CN204697215U (zh) 视频采集设备
US9729786B2 (en) Image processing apparatus and image capture apparatus using a plurality of integrated circuits for image processing
CN217283150U (zh) 一种降低sdi输出信号抖动的电路
JP2708214B2 (ja) 画像および音声の編集システムおよび方法
CN116320212A (zh) 一种基于fpga的usb视频采集卡及其工作方法
CN212211178U (zh) 云录制系统
JP4395485B2 (ja) ゲートウエイ装置
TW202347116A (zh) 系統單晶片以及顯示系統

Legal Events

Date Code Title Description
GR01 Patent grant
GR01 Patent grant