CN218996720U - 显示装置 - Google Patents

Abstract

公开了一种显示装置。该显示装置包括：显示区域，包括第一像素行中的发光元件、在第一电路行中且电连接到第一像素行的像素电路、在第一像素行与第一电路行之间的第二像素行中的发光元件、在第二电路行中且电连接到第二像素行的像素电路；以及栅极驱动器，包括设置在第一电路行的像素电路之间的第一级和设置在第二电路行的像素电路之间的第二级。第一电路行中的与第一级相邻的像素电路之间的距离比第一电路行的其它像素电路之间的距离大，所述第一级位于相邻的像素电路之间。通过在显示区域中第一电路行至第三电路行的位置改变，可以使显示装置的非显示区域最小化。

Description

显示装置

技术领域

公开涉及一种显示装置和包括该显示装置的拼接显示装置。

背景技术

近来，随着对信息显示的兴趣的增大，对显示装置的研究和开发正在不断地进行。例如，为了制造大屏幕的显示装置，其中连接了多个显示装置的拼接显示装置正在投入实际使用。拼接显示装置通过连接具有给定尺寸的显示面板来实现大屏幕。

将理解的是，本技术部分的背景部分地旨在提供用于理解技术的有用的背景。然而，本技术部分的背景还可以包括不作为在于此公开的主题的相应有效申请日之前被相关领域的技术人员已知或意识到的一部分的想法、构思或认知。

实用新型内容

本实用新型的目的是提供一种其中加宽了一些像素电路之间的距离并且栅极驱动器的级设置在所述一些像素电路之间的显示装置。

公开的另一目的是提供一种包括该显示装置的拼接显示装置。

然而，公开的目的不限于上述目的，并且可以在不脱离公开的精神和范围的情况下变化。

显示装置可以包括：显示区域。显示区域可以包括：第一像素行中的发光元件，在第一方向上设置；第一电路行中的像素电路，在第一方向上设置且电连接到第一像素行的发光元件；第二像素行中的发光元件，在第一方向上设置，第二像素行在第一像素行与第一电路行之间；第二电路行中的像素电路，在第一方向上设置且电连接到第二像素行的发光元件；以及栅极驱动器，包括设置在第一电路行的像素电路之间的第一级和设置在第二电路行的像素电路之间的第二级，第一级将栅极信号提供到第一电路行的像素电路，第二级将栅极信号提供到第二电路行的像素电路，并且第一电路行中的与第一级相邻的相邻的像素电路之间的距离比第一电路行的其它像素电路之间的距离大，第一级设置在相邻的像素电路之间。

根据实施例，第一级和第二级可以在相邻的单位像素列之间沿与第一方向相交的第二方向设置。

根据实施例，像素电路和发光元件可以在与栅极驱动器相邻的单位像素列中相对于第二方向移位。

根据实施例，同第一级相邻的像素电路与最靠近同第一级相邻的像素电路且不与第一级直接相邻的像素电路之间的距离可以比第一电路行的其它像素电路之间的距离小。

根据实施例，显示区域可以包括：第三像素行中的发光元件，在第一方向上设置，第三像素行在第一电路行与第二电路行之间；第三电路行中的像素电路，在第一方向上设置，第三电路行在第二方向上与第二电路行相邻；以及第三级，设置在第三电路行的像素电路之间，第三级将栅极信号提供到第三电路行的像素电路。

根据实施例，第一级与第二级之间的距离可以比第二级与第三级之间的距离大。

根据实施例，显示区域可以包括：第四像素行中的发光元件，在第一方向上设置，第四像素行在第二方向上与第三电路行相邻；第五像素行中的发光元件，在第一方向上设置，第五像素行在第二方向上与第四像素行分隔开；第四电路行中的像素电路和第五电路行中的像素电路，分别在第一方向上设置，第四电路行和第五电路行顺序地设置在第四像素行与第五像素行之间；第四级，设置在第四电路行的像素电路之间，第四级将栅极信号提供到第四电路行的像素电路；以及第五级，设置在第五像素行的像素电路之间，第五级将栅极信号提供到第五电路行的像素电路。

根据实施例，第三级与第四级之间的距离同第一级与第二级之间的距离可以基本上相同，并且第四级与第五级之间的距离同第二级与第三级之间的距离可以基本上相同。

根据实施例，显示区域可以包括：第六像素行中的发光元件，在第一方向上设置，第六像素行在第二方向上与第五像素行分隔开；第六电路行中的像素电路，在第一方向上设置，第六电路行在第二方向上与第六像素行相邻；以及第六级，设置在第六电路行的像素电路之间，第六级将栅极信号提供到第六电路行的像素电路，像素电路不设置在第五像素行与第六像素行之间，并且相邻的像素行之间的距离基本上相等。

根据实施例，第五级与第六级之间的距离可以比第一级与第二级之间的距离大。

显示装置可以包括：显示区域；以及非显示区域，与显示区域相邻且包括垫部。显示区域可以包括：第一像素行中的发光元件，在第一方向上设置；第一电路行中的像素电路，在第一方向上设置且电连接到第一像素行的发光元件；第二像素行中的发光元件，在第一方向上设置，第二像素行在第一像素行与第一电路行之间；第二电路行中的像素电路，在第一方向上设置且电连接到第二像素行的发光元件；以及栅极驱动器，包括设置在第一电路行的像素电路之间的第一级和设置在第二电路行的像素电路之间的第二级，第一级将栅极信号提供到第一电路行的像素电路，第二级将栅极信号提供到第二电路行的像素电路。第一电路行中的与第一级相邻的相邻的像素电路之间的距离可以比第一电路行的其它像素电路之间的距离大，该第一级设置在所述相邻的像素电路之间。

根据实施例，第一级和第二级可以在相邻的单位像素列之间沿与第一方向相交的第二方向设置。

根据实施例，像素电路和发光元件可以在与栅极驱动器相邻的单位像素列中相对于第二方向移位。

根据实施例，同第一级相邻的像素电路与最靠近同第一级相邻的该像素电路且不与第一级直接相邻的像素电路之间的距离可以比第一电路行的其它像素电路之间的距离小。

根据实施例，显示区域可以包括：第三像素行中的发光元件，在第一方向上设置，第三像素行在第一电路行与第二电路行之间；第三电路行中的像素电路，在第一方向上设置，第三电路行在第二方向上与第二电路行相邻；以及第三级，设置在第三电路行的像素电路之间，第三级将栅极信号提供到第三电路行的像素电路。

根据实施例，第一级与第二级之间的距离可以比第二级与第三级之间的距离大。

根据实施例，显示区域可以包括：第四像素行中的发光元件，在第一方向上设置，第四像素行在第二方向与第三电路行相邻；第五像素行中的发光元件，在第一方向上设置，第五像素行在第二方向上与第四像素行分隔开；第四电路行中的像素电路和第五电路行中的像素电路，分别在第一方向上设置，第四电路行和第五电路行顺序地设置在第四像素行与第五像素行之间；第四级，设置在第四电路行的像素电路之间，第四级将栅极信号提供到第四电路行的像素电路；以及第五级，设置在第五像素行的像素电路之间，第五级将栅极信号提供到第五电路行的像素电路。

根据实施例，第三级与第四级之间的距离可以同第一级与第二级之间的距离基本上相同，并且第四级与第五级之间的距离可以同第二级与第三级之间的距离基本上相同。

根据实施例，显示区域可以包括：第六像素行中的发光元件，在第一方向上设置，第六像素行在第二方向上与第五像素行分隔开；第六电路行中的像素电路，在第一方向上设置，第六电路行在第二方向上与第六像素行相邻的；以及第六级，设置在第六电路行的像素电路之间，第六级将栅极信号提供到第六电路行的像素电路。像素电路可以不设置在第五像素行与第六像素行之间，并且相邻的像素行之间的距离可以相等。

根据实施例，第五级与第六级之间的距离可以比第一级与第二级之间的距离大。

根据实施例，显示区域可以包括设置在第二像素行与第一电路行之间的解复用器。

根据实施例，显示区域可以包括扇出区域，扇出区域包括设置在第一像素行与解复用器之间的扇出线，并且扇出线可以电连接垫部和解复用器。

根据实施例，在平面图中，扇出线的至少一部分可以与第二像素行的发光元件叠置。

根据实施例，显示区域可以包括在平面图中与第一像素行的发光元件叠置的静电放电电路。

根据实施例，发光元件中的每个可以是倒装芯片微发光二极管。

拼接显示装置可以包括：显示装置；以及结合区域，连接在显示装置之间，并且显示装置中的至少一个可以包括：显示区域；以及非显示区域，与显示区域相邻且包括垫部。显示区域可以包括：第一像素行中的发光元件，在第一方向上设置；第一电路行中的像素电路，在第一方向上设置且电连接到第一像素行的发光元件；第二像素行中的发光元件，在第一方向上设置，第二像素行在第一像素行与第一电路行之间；第二电路行中的像素电路，在第一方向上设置且电连接到第二像素行的发光元件；以及栅极驱动器，包括设置在第一电路行的像素电路之间的第一级和设置在第二电路行的像素电路之间的第二级，第一级将栅极信号提供到第一电路行的像素电路，第二级将栅极信号提供到第二电路行的像素电路。第一电路行中的与第一级相邻的相邻的像素电路之间的距离可以比第一电路行的其它像素电路之间的距离大，该第一级设置在所述相邻的像素电路之间。

根据实施例，第一级和第二级可以在相邻的单位像素列之间沿与第一方向相交的第二方向设置，并且像素电路和发光元件可以在与栅极驱动器相邻的单位像素列中相对于第二方向移位。

根据实施例，同第一级相邻的像素电路与最靠近同第一级相邻的该像素电路且不与第一级直接相邻的像素电路之间的距离可以比第一电路行的其它像素电路之间的距离小。

根据实施例，显示装置中的至少一个可以包括：基底；以及侧表面连接线，设置在基底的上表面、基底的后表面以及上表面与后表面之间的侧表面上，并且连接到垫部。垫部可以设置在基底的上表面上。

根据实施例，显示装置中的至少一个可以包括：后表面电极，设置在基底的后表面上；以及柔性膜，通过导电粘合构件连接到后表面电极。侧表面连接线可以电连接到后表面电极。

根据实施例，发光元件中的每个可以是倒装芯片微发光二极管。

在根据公开的实施例的显示装置中，通过显示区域中的第一电路行至第三电路行的位置改变，解复用区域、扇出区域和静电放电区域可以包括在显示区域中。因此，可以使显示装置的非显示区域最小化。

此外，通过非显示区域的最小化来使显示装置之间的距离最小化，拼接显示装置可以设计为使得相邻的显示装置之间的像素间距与显示装置中的每个内部的像素间距基本上相同。因此，防止或最小化由用户对显示装置之间的结合区域的识别，可以改善显示装置之间的断开感，并且因此可以改善针对图像的集中性。

通过将相邻的单位像素列的像素电路的设置距离设计为比其它部分相对宽，栅极驱动器的级可以设置在与栅极驱动器的级对应的电路行中。因此，可以改善由于显示区域中的解复用区域、扇出区域和静电放电区域的设置而引起的像素电路区域中的像素电路和级的设置的不规则性。

因此，在自动光学检查(AOI)中可以被检查的线(电路行)的数量可以增加，自动光学检查检查包括相同构造的图案单元中的相对差异。因此，可以改善显示装置和包括该显示装置的拼接显示装置的可靠性。

然而，公开的效果不限于上述效果，并且可以在不脱离公开的精神和范围的情况下进行各种扩展。

附图说明

通过参照附图更详细地描述公开的实施例，公开的以上和其它特征将变得更加明显，在附图中：

图1是示出了根据实施例的显示装置的示意图；

图2是示出了包括在图1的显示装置中的像素的示例的示意图；

图3是示出了包括在图1的显示装置中的像素的示例的示意图；

图4是示出了根据实施例的拼接显示装置的示意图；

图5是示出了根据实施例的显示装置的示意性平面图；

图6是示出了图5的显示装置的一部分的示例的示意性平面图；

图7是示出了图5的显示装置的另一部分的示例的示意性平面图；

图8是示出了包括在图5的显示装置中的发光元件与第一单位像素列中的像素电路之间的连接关系的示例的示意图；

图9是示出了包括在图5的显示装置中的发光元件与第二单位像素列中的像素电路之间的连接关系的示例的示意图；

图10是示出了包括在图5的显示装置中的像素电路区域、解复用区域、扇出区域、静电放电区域和非显示区域的示例的示意图；

图11是示出了图10的静电放电区域和扇出区域的一部分的示例的放大图；

图12是示出了包括在图5的显示装置中的级和栅极线的示例的示意图；

图13是示出了连接到包括在图5的显示装置中的像素行的级和栅极线的示例的示意图；

图14是示出了包括在图5的显示装置中的栅极驱动器的设置的示例的示意图；

图15A是示出了用于对图5的显示装置进行自动光学检查的检查图案的示例的示意图；

图15B是示出了用于图5的显示装置的自动光学检查的检查图案的示例的示意图；

图16是示出了图5的显示装置的示例的示意性剖视图；

图17是示出了图5的显示装置的示例的示意性剖视图；

图18是示出了图5的显示装置的示例的示意性剖视图；

图19是示出了图5的显示装置的示例的示意性剖视图；

图20是示出了其中连接有包括在图4的拼接显示装置中的显示装置的示例的示意性剖视图；

图21是包括在图5的显示装置中的像素的等效电路的示意图；

图22是示出了包括在图21的像素中的像素电路的示例的示意性平面图；以及

图23是示出了图4的拼接显示装置的示例的框图。

具体实施方式

在下文中，参照附图更详细地描述公开的实施例。在附图中，相同的附图标记用于相同的组件，并且可以省略相同组件的重复描述。

由于说明书中所描述的实施例是为了向公开所属领域的技术人员清楚地描述公开的精神，因此公开不受说明书中所描述的实施例的限制，公开的范围应被解释为包括在公开的精神和范围内的修改或变化。

说明书所附的附图旨在描述公开。由于附图中所示的形状可以根据需要被夸大和显示以帮助理解公开，因此公开不受附图的限制。例如，在此所公开的形状也可以包括与在此所公开的形状基本上相同的形状。

在说明书中，当确定与公开相关的构造或功能的详细描述会模糊公开的主题时，可以根据需要省略其详细描述。

在附图中，为了易于描述和清楚起见，可以夸大元件的尺寸、厚度、比例和大小。同样的标记始终指同样的元件。

如在此所使用的，除非上下文另有明确说明，否则单数形式“一”、“一个(种/者)”和“该(所述)”也旨在包括复数形式。

在说明书和权利要求书中，出于其含义和解释的目的，术语“和/或(以及/或者)”旨在包括术语“和(以及)”和“或(或者)”的任何组合。例如，“A和/或B”可以被理解为意指“A、B或者A和B”。术语“和(以及)”和“或(或者)”可以以连词性的或非连词性的意思使用，并且可以被理解为等同于“和/或(以及/或者)”。

在说明书和权利要求书中，出于其含义和解释的目的，短语“……中的至少一个(种/者)”旨在包括“选自于由……组成的组中的至少一个(种/者)”的含义。例如，“A和B中的至少一个(种/者)”可以被理解为意指“A、B或者A和B”。

将理解的是，虽然在此可以使用术语第一、第二等来描述各种元件，但是这些元件不应受到这些术语的限制。这些术语仅用于将一个元件与另一元件区分开。例如，在不脱离公开的范围的情况下，第一元件可以被称为第二元件，类似地，第二元件可以被称为第一元件。

为了易于描述，在这里可以使用空间相对术语“在……下方”、“在……之下”、“下面的”、“在……上方”、“上面的”等来描述如附图中所示的一个元件或组件与另一元件或组件之间的关系。将理解的是，空间相对术语旨在涵盖装置在使用或操作中的除了附图中描绘的方位之外的不同方位。例如，在图中所示的装置被翻转的情况下，定位“在”另一装置“下方”或“之下”的装置可以被放置“在”所述另一装置“上方”。因此，示例性术语“在……下方”可以包括下面的位置和上面的位置两者。装置也可以在其它方向上定向，因此可以根据方向来不同地解释空间相对术语。

将理解的是，当元件(或区域、层、部分等)在说明书中被称为“在”另一元件“上”、“连接到”或“结合到”另一元件时，它可以直接设置在上述另一元件上、直接连接到或直接结合到上述另一元件，或者其间可以设置有居间元件。

将理解的是，术语“连接到”或“结合到”可以包括物理连接或结合或者电连接或结合。

术语“叠置”或“重合”意指第一目标可以在第二目标的上方或下方或侧面，反之亦然。此外，如本领域普通技术人员将领会和理解的，术语“叠置”可以包括层叠、堆叠、面对或面向、在上方延伸、覆盖或部分地覆盖或者任何其它合适的术语。

当元件被描述为“不与”另一元件“叠置”或“重合”时，这可以包括所述元件和所述另一元件彼此分隔开、彼此偏移或彼此分离，或者如本领域普通技术人员将领会和理解的任何其它合适的术语。

术语“面向”和“面对”意指第一元件可以与第二元件直接或间接地相对。在其中第三元件介于第一元件与第二元件之间的情况下，虽然第一元件和第二元件仍然彼此面对，但是第一元件和第二元件可以被理解为彼此间接相对。

当在本说明书中使用时，术语“包括”、“包含”、“具有”及其变型说明存在所陈述的特征、整体、步骤、操作、元件、组件和/或它们的组合，但是不排除存在或添加一个或更多个其它特征、整体、步骤、操作、元件、组件和/或它们的组合。

如在此所使用的“大约(约)”或“近似”包括所陈述的值，并且表示考虑到所讨论的测量和与特定量的测量有关的误差(即，测量系统的局限性)，在特定值的如由本领域普通技术人员所确定的可接受的偏差范围内。例如，“大约(约)”可以表示在一个或更多个标准偏差内，或者在所陈述值的±30％、±20％、±10％、±5％内。

除非在此另外定义或暗示，否则在此所使用的所有术语(包括技术术语和科学术语)具有与公开所属领域的普通技术人员通常所理解的含义相同的含义。还将理解的是，术语(诸如在通用词典中定义的术语)应被解释为具有与它们在相关领域的背景中的含义一致的含义，并且将不以理想化或过于正式的含义来进行解释，除非在此明确地这样定义。

图1是示出了根据实施例的显示装置的示意图，图2是示出了包括在图1的显示装置中的像素的示例的示意图，图3是示出了包括在图1的显示装置中的像素的另一示例的示意图。

参照图1、图2和图3，显示装置10可以包括像素PX。

显示装置10是用于显示视频或静止图像的装置。显示装置10可以用作各种产品的显示屏幕，各种产品不仅诸如便携式电子装置(诸如移动电话、智能电话、平板个人计算机(table PC)、智能手表、手表电话、移动通信终端、电子笔记本、电子书、便携式多媒体播放器(PMP)、导航装置和超移动PC(UMPC))而且诸如电视、笔记本计算机、监视器、广告牌和物联网(IOT)装置。

显示装置10(或显示面板)可以形成在具有第一方向DR1的长边和与第一方向DR1相交的第二方向DR2的短边的矩形形状的平面中。第一方向DR1的长边和第二方向DR2的短边相遇的角可以形成为圆形以具有曲率，或者可以形成为直角。显示装置10的平面形状不限于四边形，并且可以形成为另一多边形、圆形或椭圆形。显示装置10可以是平板显示装置，但不限于此。例如，显示装置10可以包括形成在左端和右端处且具有恒定曲率或变化曲率的弯曲部。显示装置10可以柔性地形成为弯的、弯曲的、弯折的、折叠的或卷曲的。

像素PX中的每个可以表示为如图2和图3中所示的单位像素UP。单位像素UP中的每个可以包括第一像素SP1、第二像素SP2和第三像素SP3。图2和图3示出了单位像素UP可以包括三个像素SP1、SP2和SP3，但是说明书的实施例不限于此。

第一像素SP1、第二像素SP2和第三像素SP3可以发射不同颜色的光。第一像素SP1、第二像素SP2和第三像素SP3中的每个可以具有矩形、正方形或菱形的平面形状。例如，第一像素SP1、第二像素SP2和第三像素SP3中的每个可以具有如图2中所示的矩形的平面形状，矩形具有第一方向DR1的短边和第二方向DR2的长边。通过示例的方式，第一像素SP1、第二像素SP2和第三像素SP3中的每个可以具有如图3中所示的正方形或菱形的平面形状。

在实施例中，如图2中所示，第一像素SP1、第二像素SP2和第三像素SP3可以在第一方向DR1上布置(或设置)。

通过示例的方式，第二像素SP2和第三像素SP3中的任何一个与第一像素SP1可以在第一方向DR1上布置，另一个与第一像素SP1可以在第二方向DR2上布置。例如，如图3中所示，第二像素SP2可以相对于第一像素SP1在第一方向DR1上布置，第三像素SP3可以相对于第一像素SP1在第二方向DR2上布置。

第一像素SP1可以发射第一光，第二像素SP2可以发射第二光，第三像素SP3可以发射第三光。这里，第一光可以是红色波长带的光，第二光可以是绿色波长带的光，第三光可以是蓝色波长带的光。红色波长带可以是约600nm至750nm的波长带，绿色波长带可以是约480nm至560nm的波长带，蓝色波长带可以是约370nm至460nm的波长带，但是说明书的实施例不限于此。

第一像素SP1、第二像素SP2和第三像素SP3中的每个可以包括无机发光元件，无机发光元件包括无机半导体作为发射光的发光元件。例如，无机发光元件可以是倒装芯片型的微发光二极管(LED)，但是说明书的实施例不限于此。

如图2和图3中所示，第一像素SP1的面积、第二像素SP2的面积和第三像素SP3的面积可以基本上相同，但不限于此。这里，像素的面积可以被理解为包括在对应的像素中的发光元件(或光源)的平面面积或者发光元件的发射区域的平面面积。

第一像素SP1的面积、第二像素SP2的面积和第三像素SP3的面积中的至少一个可以与另一面积不同。通过示例的方式，第一像素SP1的面积、第二像素SP2的面积和第三像素SP3的面积中的任何两个可以基本上相同，而另一个可以与所述两个面积不同。通过示例的方式，第一像素SP1的面积、第二像素SP2的面积和第三像素SP3的面积可以彼此不同。

图4是示出了根据实施例的拼接显示装置的示意图。

参照图4，拼接显示装置TD可以包括显示装置10。

显示装置10可以布置为格子形状，但不限于此。当显示装置10在第一方向DR1(或X轴方向)上或在第二方向DR2(或Y轴方向)上连接时，拼接显示装置TD可以具有特定形状。例如，多个显示装置10中的每个可以具有相同的尺寸，但不限于此。作为另一示例，多个显示装置10的至少一部分显示装置可以具有与其它显示装置不同的尺寸。

拼接显示装置TD可以包括第一显示装置10-1至第四显示装置10-4。显示装置10的数量以及连接或结合关系不限于图4的实施例。显示装置10的数量可以根据显示装置10的尺寸和/或拼接显示装置TD的尺寸来确定。

第一显示装置10-1至第四显示装置10-4可以固定到安装框架以实现大屏幕图像。

显示装置10中的每个可以具有包括长边和短边的矩形形状。显示装置10可以设置有彼此连接的长边或短边。多个显示装置10的一部分显示装置可以设置在拼接显示装置TD的边缘处，以形成拼接显示装置TD的一侧或侧部。多个显示装置10的另一部分显示装置可以设置在拼接显示装置TD的角处，并且可以形成拼接显示装置TD的两个相邻侧。多个显示装置10的另一部分显示装置可以设置在拼接显示装置TD的内部，并且可以被其它显示装置围绕。

显示装置10中的每个可以包括显示区域DA和非显示区域NDA。显示区域DA可以包括单位像素UP且可以显示图像。单位像素UP中的每个可以包括第一像素SP1、第二像素SP2和第三像素SP3。第一像素SP1、第二像素SP2和第三像素SP3中的每个可以包括微LED。然而，这是示例，第一像素SP1、第二像素SP2和第三像素SP3中的每个可以包括包含有机发光层的有机LED、包含量子点发光层的量子点LED和包含无机半导体的无机LED中的一个。在下文中，假设例如第一像素SP1、第二像素SP2和第三像素SP3中的每个可以包括微LED来给出描述。

非显示区域NDA可以设置在显示区域DA周围，并且可以围绕显示区域DA的至少一部分。非显示区域NDA可以不显示图像。

显示装置10可以包括在显示区域DA中沿着行和列布置的第一像素SP1、第二像素SP2和第三像素SP3。第一像素SP1、第二像素SP2和第三像素SP3中的每个可以包括由像素限定层或堤来限定的发射区域或开口区域，并且可以通过发射区域或开口区域发射具有峰值波长的光。发射区域可以是其中由第一像素SP1、第二像素SP2和第三像素SP3中的每个的发光元件产生的光发射到显示装置10的外部的区域。

第一像素SP1、第二像素SP2和第三像素SP3可以沿着显示区域DA的第一方向DR1顺序地且重复地设置。

拼接显示装置TD可以具有整体平面形状，但不限于此。拼接显示装置TD可以具有立体形状，从而向用户提供立体效果。例如，在拼接显示装置TD具有立体形状的情况下，显示装置10的至少一部分可以具有弯曲形状。作为另一示例，显示装置10中的每个可以具有平面形状且可以以一定角度彼此连接，因此拼接显示装置TD可以具有立体形状。

拼接显示装置TD可以包括设置在显示区域DA之间的结合区域SM。拼接显示装置TD可以通过连接相邻的显示装置10中的每个的非显示区域NDA来形成。显示装置10可以通过设置在结合区域SM中的结合构件或粘合构件彼此连接。

显示装置10中的每个的显示区域DA之间的距离可以很近使得结合区域SM不被用户识别。例如，第一显示装置10-1的像素与第二显示装置10-2的像素之间的第一水平像素间距HPP1可以与第二显示装置10-2的像素之间的第二水平像素间距HPP2基本上相同。第一显示装置10-1的像素与第三显示装置10-3的像素之间的第一竖直像素间距VPP1可以与第三显示装置10-3的像素之间的第二竖直像素间距VPP2基本上相同。

因此，拼接显示装置TD可以通过防止显示装置10之间的结合区域SM被用户识别来改善显示装置10之间的断开感且改善针对图像的集中性。

图5是示出了根据公开的实施例的显示装置的示意性平面图，图6是示出了图5的显示装置的一部分的示例的示意性平面图，图7是示出了图5的显示装置的另一部分的示例的示意性平面图。

参照图4、图5、图6和图7，显示装置10中的每个可以包括显示区域DA和非显示区域NDA。图5示出了第一显示装置10-1的一部分。

在下文中，基于第一显示装置10-1的构造来描述公开的实施例。第二显示装置10-2、第三显示装置10-3和第四显示装置10-4可以具有与第一显示装置10-1的构造基本上相同或相似的构造。

显示区域DA可以包括像素电路区域CCA、解复用区域DMA、扇出区域FOA和静电放电区域ESA。在实施例中，解复用区域DMA、扇出区域FOA和静电放电区域ESA可以设置在显示区域DA的至少一侧或侧部的边缘处。在图5中，解复用区域DMA、扇出区域FOA和静电放电区域ESA设置在显示区域DA的上边缘处，但是其设置位置不限于此。作为另一示例，解复用区域DMA、扇出区域FOA和静电放电区域ESA中的至少一个还可以设置在第一显示装置10-1的下边缘、左边缘和右边缘中的至少一个处。

非显示区域NDA可以包括垫(pad，或称为焊盘)部PAD。在实施例中，垫部PAD可以通过信号线电连接设置在第一显示装置10-1的后表面上的各种驱动电路和显示区域DA的电路。

单位像素UP可以包括第一像素SP1、第二像素SP2和第三像素SP3。第一像素SP1、第二像素SP2和第三像素SP3中的每个可以包括第一像素电极ETL1(阳极AND或像素电极)和第二像素电极ETL2(阴极CTD或共电极)。例如，在像素行中的每个中，可以重复第一像素SP1的第一像素电极ETL1和第二像素电极ETL2、第二像素SP2的第一像素电极ETL1和第二像素电极ETL2以及第三像素SP3的第一像素电极ETL1和第二像素电极ETL2的第一方向DR1的布置。

第一像素SP1可以包括电连接到第一像素电极ETL1和第二像素电极ETL2的第一发光元件ED1。此外，第一像素SP1还可以包括第一像素电路PC1，所述第一像素电路PC1通过包括在其中的第一像素电极ETL1与第一发光元件ED1电连接。

第二像素SP2可以包括电连接到第一像素电极ETL1和第二像素电极ETL2的第二发光元件ED2。第二像素SP2还可以包括第二像素电路PC2，所述第二像素电路PC2通过包括在其中的第一像素电极ETL1与第二发光元件ED2电连接。

第三像素SP3可以包括电连接到第一像素电极ETL1和第二像素电极ETL2的第三发光元件ED3。第三像素SP3还可以包括第三像素电路PC3，所述第三像素电路PC3通过包括在其中的第一像素电极ETL1与第三发光元件ED3电连接。

在实施例中，第一发光元件ED1、第二发光元件ED2和第三发光元件ED3中的每个可以设置为叠置在与其对应的第一像素电极ETL1和第二像素电极ETL2上。

在下文中，为了便于描述，第一像素SP1的第一像素电极ETL1和第二像素电极ETL2以及/或者第一发光元件ED1在附图中被描述为第一像素SP1。类似地，第二像素SP2的第一像素电极ETL1和第二像素电极ETL2以及/或者第二发光元件ED2被描述为第二像素SP2，第三像素SP3的第一像素电极ETL1和第二像素电极ETL2以及/或者第三发光元件ED3被描述为第三像素SP3。例如，假设每个单位像素UP具有包括如上所述定义的第一像素SP1、第二像素SP2和第三像素SP3的构造来给出描述。

虽然在图5中一个发光元件设置在一个像素中，但是公开不限于此。例如，第一像素SP1、第二像素SP2和第三像素SP3中的每个可以包括至少两个发光元件。例如，第一像素SP1、第二像素SP2和第三像素SP3中的每个可以包括主发光元件和修复发光元件。

第一像素SP1、第二像素SP2和第三像素SP3可以设置在静电放电区域ESA、扇出区域FOA、解复用区域DMA和像素电路区域CCA中。

单位像素UP可以布置为具有基本上均匀的像素间距。例如，在第一方向DR1上相邻的单位像素UP之间的像素间距(例如，水平距离)可以是基本上均匀的。在第二方向DR2上相邻的单位像素UP之间的像素间距(例如，竖直距离)可以是基本上均匀的。

单位像素UP可以沿着像素行和单位像素列布置。例如，第一像素SP1、第二像素SP2和第三像素SP3可以布置在第一像素行至第九像素行PROW1、PROW2、PROW3、PROW4、PROW5、PROW6、PROW7、PROW8和PROW9中。第一像素行至第九像素行PROW1、PROW2、PROW3、PROW4、PROW5、PROW6、PROW7、PROW8和PROW9可以沿着第二方向DR2顺序地排列。由于在包括实际的发射区域的第一像素行至第九像素行PROW1、PROW2、PROW3、PROW4、PROW5、PROW6、PROW7、PROW8和PROW9需要以均匀距离排列的情况下可以使图像的差异感等最小化，因此第一像素行至第九像素行PROW1、PROW2、PROW3、PROW4、PROW5、PROW6、PROW7、PROW8和PROW9可以以基本上相同的距离(例如，图6和图7中所示的第五距离d5)排列。此外，所有像素行可以以均匀的距离(例如，第五距离d5)排列。

在说明书中，单位像素列可以被理解为由沿着第二方向DR2布置(或设置)的单位像素UP限定的列(像素列)。例如，图5中示出了第一单位像素列至第四单位像素列UCOL1、UCOL2、UCOL3和UCOL4。由于在基于第一单位像素列至第四单位像素列UCOL1、UCOL2、UCOL3和UCOL4设置的单位像素UP也需要以基本上相同的距离设置的情况下使图像的差异感等最小化，因此第一单位像素列至第四单位像素列UCOL1、UCOL2、UCOL3和UCOL4的单位像素UP可以以基本上相同的距离(例如，图6和图7中所示的第一距离d1)排列。此外，所有单位像素列可以以均匀的距离(例如，第一距离d1)排列。将理解的是，除了其它单位像素列之外，还可以包括第五单位像素列UCOL5。

像素电路PC可以设置在像素电路区域CCA中。像素电路PC可以包括第一像素电路PC1、第二像素电路PC2和第三像素电路PC3。第一像素电路PC1可以将驱动电流供应到第一像素SP1的第一发光元件ED1，第二像素电路PC2可以将驱动电流供应到第二像素SP2的第二发光元件ED2，第三像素电路PC3可以将驱动电流供应到第三像素SP3的第三发光元件ED3。像素电路PC可以沿着电路行布置。第一像素电路PC1、第二像素电路PC2和第三像素电路PC3可以在第一方向DR1上重复地布置在第一电路行至第七电路行CROW1、CROW2、CROW3、CROW4、CROW5、CROW6和CROW7中。第一电路行至第七电路行CROW1、CROW2、CROW3、CROW4、CROW5、CROW6和CROW7可以在第二方向DR2上顺序地排列。

第一像素行PROW1可以设置在显示区域DA的最外侧(例如，最上端)处。第一像素行PROW1可以设置在显示区域DA的一个边缘或上边缘或边缘部处。

静电放电区域ESA的静电放电电路可以设置在与第一像素SP1、第二像素SP2和第三像素SP3的层不同的层。在实施例中，第一像素行PROW1可以与静电放电区域ESA叠置。因此，可以使非显示区域NDA的面积最小化和/或减小非显示区域NDA的面积。

第一像素行PROW1和第一电路行CROW1可以彼此电连接。例如，第一像素行PROW1的像素SP1、SP2和SP3可以分别连接到第一电路行CROW1的像素电路PC1、PC2和PC3。

在实施例中，第一像素行PROW1和第一电路行CROW1可以在第二方向DR2上彼此分隔开并且另一构造位于第一像素行PROW1与第一电路行CROW1之间。例如，第二像素行PROW2可以设置在第一像素行PROW1与第一电路行CROW1之间。在实施例中，扇出区域FOA可以设置在第一像素行PROW1与第一电路行CROW1之间。扇出区域FOA的扇出线可以设置在与第一像素SP1、第二像素SP2和第三像素SP3的层不同的层。例如，为了使非显示区域NDA最小化，扇出区域FOA可以设置在显示区域DA内部。

扇出区域FOA的扇出线可以与像素电路PC形成在同一层。例如，扇出线可以形成在位于显示区域DA中的原本用于设置与第一像素行PROW1对应的电路行的空间中。由于第一像素行PROW1和第二像素行PROW2需要保持与其它像素行的排列距离相同的排列距离，因此第一电路行CROW1可以设置在第二像素行PROW2下方(或内侧)。

与第一像素行PROW1相比，第二像素行PROW2可以设置在显示区域DA内侧。在实施例中，第二像素行PROW2可以与扇出区域FOA叠置。

第二像素行PROW2和第二电路行CROW2可以在第二方向DR2上彼此分隔开。在实施例中，第一电路行CROW1和第三像素行PROW3可以设置在第二像素行PROW2与第二电路行CROW2之间。

在实施例中，第二电路行CROW2可以设置在第三像素行PROW3与第四像素行PROW4之间。第二像素行PROW2和第二电路行CROW2可以彼此电连接。例如，第二像素行PROW2的像素SP1、SP2和SP3可以分别连接到第二电路行CROW2的像素电路PC1、PC2和PC3。

在实施例中，包括解复用器DMX的解复用区域DMA可以设置在第二像素行PROW2与第一电路行CROW1之间。解复用器DMX可以以时分方法将从扇出线提供的数据信号(或数据电压)供应到对应的数据线。

解复用器DMX可以与像素电路PC形成在同一层。例如，解复用器DMX可以形成在原本用于设置与第二像素行PROW2对应的电路行的空间中。由于第二像素行PROW2和第三像素行PROW3需要保持与其它像素行的排列距离相同的排列距离，因此第二电路行CROW2可以设置在第三像素行PROW3下方(或内侧)。

与第二像素行PROW2相比，第三像素行PROW3可以设置在显示区域DA内侧。第三像素行PROW3和第三电路行CROW3可以在第二方向DR2上彼此分隔开。第二电路行CROW2可以设置在第三像素行PROW3与第三电路行CROW3之间。

与第三像素行PROW3相比，第四像素行PROW4和第五像素行PROW5可以设置在显示区域DA内侧。第四像素行PROW4和第四电路行CROW4可以在第二方向DR2上彼此相邻，第五像素行PROW5和第五电路行CROW5可以在第二方向DR2上彼此相邻。在实施例中，第四电路行CROW4和第五电路行CROW5可以设置在第四像素行PROW4与第五像素行PROW5之间。

与第五像素行PROW5相比，第六像素行PROW6和第七像素行PROW7可以设置在显示区域DA内侧。第六像素行PROW6和第七像素行PROW7可以设置在像素电路区域CCA中。第六像素行PROW6和第六电路行CROW6可以在第二方向DR2上彼此相邻，第七像素行PROW7和第七电路行CROW7可以在第二方向DR2上彼此相邻。第六电路行CROW6和第七电路行CROW7可以设置在第六像素行PROW6与第七像素行PROW7之间。

如上所述，由于像素行中的每个需要保持均匀的距离，因此可以在第五像素行PROW5与第六像素行PROW6之间形成可以设置有两个电路行的空间(例如，包括与第五距离d5对应的长度的空间)。信号线可以在对应的空间中设置或延伸。

栅极驱动器GDR可以设置在像素电路区域CCA中。栅极驱动器GDR可以将栅极信号供应到连接到像素电路PC的栅极线。栅极驱动器GDR可以连接到从像素电路区域CCA延伸的时钟线、电压线和信号线。

在实施例中，栅极驱动器GDR可以设置在两个相邻的单位像素列之间。例如，如图5中所示，栅极驱动器GDR可以设置在第二单位像素列UCOL2与第三单位像素列UCOL3之间。

在实施例中，栅极驱动器GDR可以包括初始化扫描驱动器、写入扫描驱动器、控制扫描驱动器、扫频驱动器(sweep driver)、PWM(例如，脉冲宽度调制)发射驱动器和PAM(例如，脉冲幅度调制)发射驱动器中的至少一个。例如，设置在图5的第二单位像素列UCOL2与第三单位像素列UCOL3之间的栅极驱动器GDR可以是初始化扫描驱动器、写入扫描驱动器、控制扫描驱动器、扫频驱动器、PWM发射驱动器和PAM发射驱动器中的一个。初始化扫描驱动器、写入扫描驱动器、控制扫描驱动器、扫频驱动器、PWM发射驱动器和PAM发射驱动器中的每个可以设置在不同的单位像素列之间。

栅极驱动器GDR可以包括级ST1、ST2、ST3、ST4、ST5、ST6、ST7、ST8和ST9。第一级ST1至第九级ST9中的每个可以设置在第一电路行CROW1至第九电路行CROW9中。第一级ST1至第九级ST9可以沿着第二方向DR2布置。

在栅极驱动器GDR可以包括写入扫描驱动器的情况下，第一级ST1至第九级ST9中的每个可以输出写入扫描信号。

第一级ST1可以将栅极信号供应到设置在第一电路行CROW1中的栅极线。在实施例中，第一级ST1可以设置在第一电路行CROW1的像素电路PC之间。第一级ST1可以通过栅极线将栅极信号供应到第一电路行CROW1的像素电路PC。

例如，第一级ST1可以在第一电路行CROW1上设置在第二单位像素列UCOL2与第三单位像素列UCOL3之间的空间中。在图6中，为了便于描述，基于连接到像素电路PC的单位像素UP的单位像素列，设置在第一电路行CROW1中的像素电路PC分别被定义为第一列像素电路PC_C1、第二列像素电路PC_C2、第三列像素电路PC_C3、第四列像素电路PC_C4和第五列像素电路PC_C5。第一列像素电路PC_C1、第二列像素电路PC_C2、第三列像素电路PC_C3、第四列像素电路PC_C4和第五列像素电路PC_C5中的每个可以包括第一像素电路PC1、第二像素电路PC2和第三像素电路PC3。

为了确保其中将设置有第一级ST1的空间，第一级ST1的相邻的像素电路(例如，图6的第二列像素电路PC_C2和第三列像素电路PC_C3)可以分别以比第一电路行CROW1的其它像素电路之间的距离宽的距离(例如，第

四距离d4)设置在两侧处。例如，第二列像素电路PC_C2可以被设置为相对于第二单位像素列UCOL2和包括在第二单位像素列UCOL2中的单位像素UP移位到左侧。第三列像素电路PC_C3可以被设置为相对于第三单位像素列UCOL3和包括在其中的单位像素UP移位到右侧。

另一方面，第一电路行CROW1的不与第一级ST1相邻的其它像素电路(例如，第一列像素电路PC_C1、第四列像素电路PC_C4和第五列像素电路PC_C5)可以根据与其它像素电路中的每个对应的单位像素列来设置。

因此，第二列像素电路PC_C2与作为同其最接近且不与第一级ST1直接相邻的像素电路的第一列像素电路PC_C1之间的距离可以是第三距离d3，并且可以比第一电路行CROW1的其它像素电路之间的距离d2和d4小。通过第一级ST1的设置而移位的第三列像素电路PC_C3与第四列像素电路PC_C4之间的距离也可以是第三距离d3。然而，这是示例，根据设计，第二列像素电路PC_C2与第一列像素电路PC_C1之间的距离可以不同于第三列像素电路PC_C3与第四列像素电路PC_C4之间的距离。

这里，作为不与第一级ST1相邻的像素电路的第四列像素电路PC_C4与第五列像素电路PC_C5之间的距离可以是第二距离d2。

如上所述，为了确保其中第一级ST1设置在第一电路行CROW1中的空间，第一级ST1的相邻的第二列像素电路PC_C2和第三列像素电路PC_C3可以移位且设置在两侧处。尽管未示出，但在另一实施例中，第二列像素电路PC_C2可以布置为相对于第二单位像素列UCOL2的发光元件ED1、ED2和ED3在第二方向DR2的斜线方向上移位。第三列像素电路PC_C3可以布置为相对于第三单位像素列UCOL3的发光元件ED1、ED2和ED3在第二方向DR2的斜线方向上移位。

第二级ST2可以将栅极信号供应到设置在第二电路行CROW2中的栅极线。在实施例中，第二级ST2可以设置在第二电路行CROW2的像素电路PC之间。第二级ST2可以通过栅极线将栅极信号供应到第二电路行CROW2的像素电路PC。

例如，第二级ST2可以在第二电路行CROW2上设置在第二单位像素列UCOL2与第三单位像素列UCOL3之间的空间中。第二级ST2与第二电路行CROW2中的像素电路PC之间的位置关系(距离等)可以与参照图6所描述的第一级ST1与第一电路行CROW1中的像素电路PC之间的位置关系(距离等)基本上相同。

第三级ST3可以将栅极信号供应到设置在第三电路行CROW3中的栅极线。在实施例中，第三级ST3可以设置在第三电路行CROW3的像素电路PC之间。例如，第三级ST3可以在第三电路行CROW3上设置在第二单位像素列UCOL2与第三单位像素列UCOL3之间的空间中。

类似地，第四级ST4至第九级ST9中的每个可以将栅极信号供应到设置在第四电路行CROW4至第九电路行CROW9中的栅极线。在实施例中，第四级ST4至第九级ST9可以分别设置在第四电路行CROW4至第九电路行CROW9中的像素电路PC之间。例如，第四级ST4至第九级ST9可以设置在第二单位像素列UCOL2与第三单位像素列UCOL3之间的空间中。

图7示出了与以上参照图5和图6所描述的内容基本上相同或相似的设置在第六像素行PROW6和第七像素行PROW7以及第六电路行CROW6和第七电路行CROW7中的组件之间的位置和设置关系，因此省略重复描述。

如上所述，由于显示装置10的显示区域DA中的第一电路行至第三电路行CROW1、CROW2和CROW3的位置改变，解复用区域DMA、扇出区域FOA和静电放电区域ESA可以包括在显示区域DA中。因此，可以使显示装置10的非显示区域NDA最小化。

此外，拼接显示装置TD可以通过非显示区域NDA的最小化来使显示装置10之间的距离最小化，因此相邻的显示装置10之间的像素间距可以被设计为与显示装置10中的每个内部的像素间距相同。因此，可以防止或最小化由用户对显示装置10之间的结合区域SM的识别，并且可以改善显示装置10之间的断开感，从而改善针对图像的集中性。

栅极驱动器GDR的级ST1至ST9可以通过将相邻的单位像素列的像素电路的设置距离设计为比其它部分相对宽而设置在与其对应的电路行CROW1至CROW9中。因此，可以改善由于显示区域DA中的解复用区域DMA、扇出区域FOA和静电放电区域ESA的设置而引起的像素电路区域CCA中的像素电路和级的设置的不规则性。例如，如图5中所示，从第四像素行PROW4或第五像素行PROW5开始沿第二方向DR2设置的像素电路和级可以规则地布置。

因此，在自动光学检查(AOI)中可以被检查的线(电路行)的数量可以增加，自动光学检查检查包括相同构造的图案单元中的相对差异。因此，可以改善显示装置10和包括该显示装置10的拼接显示装置TD的可靠性。

图8是示出了包括在图5的显示装置中的发光元件与第一单位像素列中的像素电路之间的连接关系的示例的示意图。

参照图5和图8，第一单位像素列UCOL1的第一像素电路PC1、第二像素电路PC2和第三像素电路PC3可以分别电连接到与其对应的第一像素SP1、第二像素SP2和第三像素SP3。

第一像素行PROW1的第一像素SP1、第二像素SP2和第三像素SP3可以分别电连接到第一电路行CROW1的第一像素电路PC1、第二像素电路PC2和第三像素电路PC3。第一像素行PROW1的第一像素SP1(例如，第一像素SP1的第一像素电极ETL1)可以通过第一阳极连接线ACL1电连接到第一电路行CROW1的第一像素电路PC1。类似地，第一像素行PROW1的第二像素SP2可以通过阳极连接线ACL电连接到第一电路行CROW1的第二像素电路PC2。第一像素行PROW1的第三像素SP3可以通过阳极连接线ACL电连接到第一电路行CROW1的第三像素电路PC3。

第一阳极连接线ACL1可以在第二方向DR2上延伸。第一阳极连接线ACL1可以从像素电路区域CCA延伸到静电放电区域ESA。第一阳极连接线ACL1可以与第二像素行PROW2叠置。第一阳极连接线ACL1可以与扇出区域FOA和解复用区域DMA叠置。

第二像素行PROW2的第一像素SP1(例如，第一像素SP1的第一像素电极ETL1)可以通过第二阳极连接线ACL2电连接到第二电路行CROW2的第一像素电路PC1。类似地，第二像素行PROW2的第二像素SP2可以通过阳极连接线ACL电连接到第二电路行CROW2的第二像素电路PC2。第二像素行PROW2的第三像素SP3可以通过阳极连接线ACL电连接到第二电路行CROW2的第三像素电路PC3。

第二阳极连接线ACL2可以在第二方向DR2上延伸。第二阳极连接线ACL2可以与第一电路行CROW1和第三像素行PROW3叠置。第二阳极连接线ACL2可以与解复用区域DMA叠置。

第三像素行PROW3的第一像素SP1可以通过第三阳极连接线ACL3电连接到第三电路行CROW3的第一像素电路PC1。类似地，第三像素行PROW3的第二像素SP2和第三像素SP3可以通过与第三阳极连接线ACL3的连接形式类似的连接形式分别电连接到第三电路行CROW3的第二像素电路PC2和第三像素电路PC3。

第三阳极连接线ACL3可以与第二电路行CROW2叠置。

第四像素行PROW4的第一像素SP1可以通过第四阳极连接线ACL4电连接到第四电路行CROW4的第一像素电路PC1。类似地，第四像素行PROW4的第二像素SP2和第三像素SP3可以通过与第四阳极连接线ACL4的连接形式类似的连接形式分别电连接到第四电路行CROW4的第二像素电路PC2和第三像素电路PC3。

第五像素行PROW5的第一像素SP1可以通过第五阳极连接线ACL5电连接到第五电路行CROW5的第一像素电路PC1。第五像素行PROW5的第二像素SP2和第三像素SP3可以通过与第五阳极连接线ACL5的连接形式类似的连接形式分别电连接到第五电路行CROW5的第二像素电路PC2和第三像素电路PC3。

第六像素行PROW6的第一像素SP1可以通过第六阳极连接线ACL6电连接到第六电路行CROW6的第一像素电路PC1。第六像素行PROW6的第二像素SP2和第三像素SP3可以通过与第六阳极连接线ACL6的连接形式类似的连接形式分别电连接到第六电路行CROW6的第二像素电路PC2和第三像素电路PC3。

第七像素行PROW7的第一像素SP1可以通过第七阳极连接线ACL7电连接到第七电路行CROW7的第一像素电路PC1。第七像素行PROW7的第二像素SP2和第三像素SP3可以通过与第七阳极连接线ACL7的连接形式类似的连接形式分别电连接到第七电路行CROW7的第二像素电路PC2和第三像素电路PC3。

图9是示出了包括在图5的显示装置中的发光元件与第二单位像素列中的像素电路之间的连接关系的示例的示意图。

参照图5和图9，第二单位像素列UCOL2的第一像素电路PC1、第二像素电路PC2和第三像素电路PC3可以分别电连接到与其对应的第一像素SP1、第二像素SP2和第三像素SP3。

在实施例中，由于栅极驱动器GDR设置为与第二单位像素列UCOL2相邻，因此与第二单位像素列UCOL2对应的第一像素电路PC1、第二像素电路PC2和第三像素电路PC3可以被设置为(例如，在与第一方向DR1相反的方向上)移位到一侧或侧部。例如，第一像素电路PC1、第二像素电路PC2和第三像素电路PC3可以布置为相对于第二方向DR2从第一像素SP1、第二像素SP2和第三像素SP3移位。

在第二单位像素列UCOL2中，第一像素行PROW1的第一像素SP1可以通过第一阳极连接线ACL1’电连接到第一电路行CROW1的第一像素电路PC1。

在第二单位像素列UCOL2中，第二像素行PROW2的第一像素SP1可以通过第二阳极连接线ACL2’电连接到第二电路行CROW2的第一像素电路PC1。

类似地，在第二单位像素列UCOL2中，第三像素行PROW3至第七像素行PROW7的第一像素SP1可以分别通过第三阳极连接线至第七阳极连接线ACL3’、ACL4’、ACL5’、ACL6’和ACL7’电连接到第三电路行CROW3至第七电路行CROW7。

剩余的阳极连接线也可以与以上描述类似地连接对应的像素电路和像素。因此，省略与以上描述重复的描述。

由于第一像素电路PC1、第二像素电路PC2和第三像素电路PC3布置为相对于第二方向DR2从第一像素SP1、第二像素SP2和第三像素SP3移位，因此第一阳极连接线至第七阳极连接线ACL1’、ACL2’、ACL3’、ACL4’、ACL5’、ACL6’和ACL7’可以包括至少一个弯曲部和在第一方向DR1上延伸的部分。

图10是示出了包括在图5的显示装置中的像素电路区域、解复用区域、扇出区域、静电放电区域和非显示区域的示例的示意图。

参照图5、图6、图7和图10，显示装置10中的每个可以包括显示区域DA和非显示区域NDA。为了便于描述，在图10中省略了像素行。

显示区域DA可以包括静电放电区域ESA、扇出区域FOA、解复用区域DMA和像素电路区域CCA。在实施例中，静电放电区域ESA、扇出区域FOA和解复用区域DMA可以设置在显示区域DA的至少一侧或侧部的边缘处。例如，静电放电区域ESA、扇出区域FOA和解复用区域DMA可以设置在显示区域DA的上边缘处。作为另一示例，静电放电区域ESA、扇出区域FOA和解复用区域DMA可以设置在显示装置10的左边缘和右边缘或者上边缘和下边缘处。作为另一示例，静电放电区域ESA、扇出区域FOA和解复用区域DMA中的至少一个可以设置在显示装置10的至少一个边缘或边缘部上。非显示区域NDA可以包括垫部PAD。

静电放电区域ESA可以包括静电放电电路ESD。在实施例中，静电放电电路ESD可以与第一像素行PROW1的第一像素SP1、第二像素SP2和第三像素SP3的至少一部分叠置。

静电放电电路ESD可以保护扇出线FOL、解复用器DMX和像素电路PC免受静电的影响。静电放电电路ESD可以释放从外部引入的静电，以防止静电流入到显示区域DA中。

扇出区域FOA可以包括扇出线FOL。扇出线FOL可以与第二像素行PROW2的第一像素SP1、第二像素SP2和第三像素SP3叠置。

在实施例中，扇出线FOL可以从垫部PAD延伸到解复用器DMX。扇出线FOL可以将从垫部PAD接收的数据电压(数据信号)供应到解复用器DMX。

在实施例中，扇出线FOL可以从垫部PAD延伸到像素电路区域CCA。扇出线FOL可以将从垫部PAD接收的时钟信号供应到驱动栅极驱动器GDR的时钟线，并且将从垫部PAD接收的电源电压或控制电压供应到驱动栅极驱动器GDR的电压线。

解复用区域DMA可以包括解复用器DMX。解复用器DMX可以以时分方法将从扇出线FOL接收的数据电压供应到第一数据线DL1、第二数据线DL2和第三数据线DL3。由于显示装置10中的每个可以包括解复用器DMX，因此可以减少扇出线FOL的数量且可以减小扇出区域FOA的面积。

像素电路区域CCA可以包括数据线DL。虽然未示出，但是在公开的精神和范围内，像素电路区域CCA还可以包括用于驱动像素电路PC的栅极线、用于驱动栅极驱动器GDR的时钟线、电压线和进位线等。

数据线DL可以连接在解复用器DMX与像素电路PC之间。数据线DL可以在第二方向DR2上延伸，并且可以在第一方向DR1上彼此分隔开。数据线DL可以将从解复用器DMX接收的数据电压供应到像素电路PC。数据线DL可以包括第一数据线DL1、第二数据线DL2和第三数据线DL3。

第一数据线DL1可以连接到每个单位像素列(例如，第一单位像素列UCOL1)的第一像素电路PC1。第一数据线DL1可以将数据电压顺序地供应给设置在每个单位像素列中的第一像素电路PC1。

第二数据线DL2可以连接到每个单位像素列(例如，第一单位像素列UCOL1)的第二像素电路PC2。第二数据线DL2可以将数据电压顺序地供应到设置在每个单位像素列中的第二像素电路PC2。

第三数据线DL3可以连接到每个单位像素列(例如，第一单位像素列UCOL1)的第三像素电路PC3。第三数据线DL3可以将数据电压顺序地供应给设置在每个单位像素列中的第三像素电路PC3。

栅极驱动器GDR可以设置在像素电路区域CCA的相邻的单位像素列之间。在实施例中，栅极驱动器GDR可以包括设置在第二单位像素列UCOL2与第三单位像素列UCOL3之间的级ST1至ST7。然而，这是示例，其处设置有级ST1至ST7的位置不限于此。例如，级ST1至ST7可以设置在第一单位像素列UCOL1与第二单位像素列UCOL2之间，或者设置在第三单位像素列UCOL3与第四单位像素列UCOL4之间。输出与级ST1至ST7的栅极信号(扫描信号等)不同的栅极信号的其它级可以进一步设置在不同的像素列之间。

第一级ST1至第七级ST7可以分别设置在第一电路行CROW1至第七电路行CROW7中。第一级ST1至第七级ST7可以沿着第二方向DR2布置。

第一级ST1可以将栅极信号供应到设置在第一电路行CROW1中的栅极线。第二级ST2可以将栅极信号供应到设置在第二电路行CROW2中的栅极线。类似地，第三级ST3至第七级ST7可以将栅极信号供应到分别设置在第三电路行CROW3至第七电路行CROW7中的栅极线。

相邻的级之间的第二方向DR2的距离可以根据上述电路行(例如，CROW1至CROW7)的排列位置来确定。在实施例中，由于第三像素行PROW3设置在第一电路行CROW1与第二电路行CROW2之间，因此第一级ST1与第二级ST2之间的第二方向DR2的距离可以被设定为第六距离d6。

第二电路行CROW2和第三电路行CROW3可以彼此相邻，第二级ST2与第三级ST3之间的第二方向DR2的距离可以被设定为第七距离d7。第七距离d7可以比第六距离d6小。

第四像素行PROW4可以设置在第三电路行CROW3与第四电路行CROW4之间，第三级ST3与第四级ST4之间的第二方向DR2的距离可以被设定为第六距离d6。

第四电路行CROW4和第五电路行CROW5可以彼此相邻，第四级ST4与第五级ST5之间的第二方向DR2的距离可以是第七距离d7。

第五像素行PROW5和第六像素行PROW6可以设置在第五电路行CROW5与第六电路行CROW6之间。附加的空间可以进一步插入到第五像素行PROW5与第六像素行PROW6之间，使得第五像素行PROW5与第六像素行PROW6之间的距离等于其它相邻的像素行(例如，第四像素行PROW4与第五像素行PROW5)之间的距离。因此，第五级ST5与第六级ST6之间的第二方向DR2的距离可以被设定为第八距离d8。第八距离d8可以比第六距离d6大。

第六电路行CROW6和第七电路行CROW7可以彼此相邻，第六级ST6与第七级ST7之间的第二方向DR2的距离可以是第七距离d7。

第八级ST8可以设置在距第七级ST7第八距离d8处。例如，在第七级ST7之后的级布置可以具有其中可以交替地重复有第八距离d8和第七距离d7的形式。

因此，包括第二单位像素列UCOL2和第三单位像素列UCOL3的区域的电路排列可以具有从第四电路行CROW4开始的规则图案。因此，在对显示区域DA的上部的不规则电路行排列进行AOI的情况下，可以被检查的电路行的数量可以增加。

图11是示出了图10的静电放电区域和扇出区域的一部分的示例的放大图。

参照图10和图11，连接到垫部PAD的扇出线FOL可以包括第一线电阻器R1和第二线电阻器R2。在实施例中，第一线电阻器R1和第二线电阻器R2中的每个可以以Z字形图案形成。

第一线电阻器R1和第二线电阻器R2中的每个的长度可以根据扇出线FOL的位置而不同地设计。例如，通过调节扇出线FOL的第一线电阻器R1和第二线电阻器R2的长度中的每个，扇出线FOL可以具有基本上相同的电阻值。

静电放电电路ESD可以设置为与扇出线FOL相邻。静电放电电路ESD中的一些或多个可以连接在扇出线FOL与栅极截止电压线VGHL之间，而其它的静电放电电路ESD可以连接在扇出线FOL与栅极导通电压线VGLL之间。

栅极截止电压线VGHL可以是传输使包括在显示区域DA中的晶体管截止的栅极截止电压的信号线。栅极导通电压线VGLL可以是传输使包括在显示区域DA中的晶体管导通的栅极导通电压的信号线。在栅极截止电压是逻辑高电平的情况下，栅极导通电压可以是逻辑低电平。相反，在栅极截止电压是逻辑低电平的情况下，栅极导通电压可以是逻辑高电平。

静电放电电路ESD可以连接到扇出线FOL的第一线电阻器R1与第二线电阻器R2之间的一部分，但不限于此。静电放电电路ESD可以释放从外部引入的静电，以防止静电流入到显示区域DA中。

图12是示出了包括在图5的显示装置中的级和栅极线的示例的示意图。

参照图5、图10和图12，栅极驱动器GDR可以设置在像素电路区域CCA中。

栅极驱动器GDR可以将栅极信号供应到连接到像素电路PC的栅极线GL1至GL7。栅极驱动器GDR可以包括将栅极信号供应到电路行CROW1至CROW7中的每个的像素电路PC的级ST1至ST7。

第一级ST1至第七级ST7可以分别设置在第一电路行CROW1至第七电路行CROW7中。例如，第一级ST1可以设置在通过分别使与第一电路行CROW1的第二单位像素列UCOL2对应的像素电路PC和与第一电路行CROW1的第三单位像素列UCOL3对应的像素电路PC沿相反方向移位而设置的空间中。

因此，同第二单位像素列UCOL2对应的像素电路PC与同第三单位像素列UCOL3对应的像素电路PC之间的第一方向DR1的距离可以比同第一单位像素列UCOL1对应的像素电路PC与同第二单位像素列UCOL2对应的像素电路PC之间的第一方向DR1的距离大。

在实施例中，第一级ST1可以连接到在第一方向DR1和与第一方向DR1相反的方向上延伸的第一栅极线GL1。第一栅极线GL1可以连接到第一电路行CROW1的像素电路PC中的每个。

第二级ST2可以连接到在第一方向DR1和与第一方向DR1相反的方向上延伸的第二栅极线GL2。第二栅极线GL2可以连接到第二电路行CROW2的像素电路PC中的每个。

第三级ST3可以连接到在第一方向DR1和与第一方向DR1相反的方向上延伸的第三栅极线GL3。第三栅极线GL3可以连接到第三电路行CROW3的像素电路PC中的每个。

第四级ST4至第七级ST7可以分别连接到第四栅极线GL4至第七栅极线GL7。第四栅极线GL4至第七栅极线GL7可以分别连接到第四电路行CROW4至第七电路行CROW7的像素电路PC。

图13是示出了连接到包括在图5的显示装置中的一个像素行的级和栅极线的示例的示意图。

参照图5、图10和图13，栅极驱动器GDR可以包括输出不同栅极信号的驱动器。驱动器中的每个可以包括级。

在实施例中，不同的驱动器的级可以设置在不同的单位像素列之间。为了便于描述，图13示出了与一个电路行和像素电路PC对应的级和栅极线。可以理解的是，图13的设置关系被扩展和/或应用于其它电路行。

在实施例中，栅极驱动器GDR可以包括初始化扫描驱动器GIDR、写入扫描驱动器GWDR、控制扫描驱动器GCDR、扫频驱动器(sweep driver)SWDR、PWM发射驱动器PWDR和PAM发射驱动器PADR。

初始化扫描驱动器GIDR可以包括初始化扫描级GIST。写入扫描驱动器GWDR可以包括写入扫描级GWST。控制扫描驱动器GCDR可以包括控制扫描级GCST。扫频驱动器SWDR可以包括扫频级(sweep stage)SWST。PWM发射驱动器PWDR可以包括PWM级PWST。PAM发射驱动器PADR可以包括PAM级PAST。

在实施例中，初始化扫描级GIST、写入扫描级GWST、控制扫描级GCST、扫频级SWST、PWM级PWST和PAM级PAST可以设置在同一电路行CROW中。初始化扫描级GIST、写入扫描级GWST、控制扫描级GCST、扫频级SWST、PWM级PWST和PAM级PAST可以设置在不同的单位像素列之间。例如，与至少三个单位像素列对应的像素电路PC(例如，至少三个像素电路)可以设置在初始化扫描级GIST与写入扫描级GWST之间。

在实施例中，栅极线GL可以包括初始化扫描线GIL、写入扫描线GWL、控制扫描线GCL、扫频信号线(sweep signal line)SWPL、PAM发射控制线PAEL和PWM发射控制线PWEL。例如，图12的第一栅极线GL1可以包括第一初始化扫描线、第一写入扫描线、第一控制扫描线、第一扫频信号线(sweep signal line)、第一PAM发射控制线和第一PWM发射控制线。

初始化扫描级GIST可以通过初始化扫描线GIL将初始化扫描信号提供到电路行CROW的像素电路PC。

写入扫描级GWST可以通过写入扫描线GWL将写入扫描信号提供到电路行CROW的像素电路PC。

控制扫描级GCST可以通过控制扫描线GCL将控制扫描信号提供到电路行CROW的像素电路PC。

扫频级SWST可以通过扫频信号线SWPL将扫频信号(sweep signal)提供到电路行CROW的像素电路PC。

PWM级PWST可以通过PWM发射控制线PWEL将PWM发射控制信号提供到电路行CROW的像素电路PC。

PAM级PAST可以通过PAM发射控制线PAEL将PAM发射控制信号提供到电路行CROW的像素电路PC。

图14是示出了包括在图5的显示装置中的栅极驱动器的设置的示例的示意图。

参照图5、图12、图13和图14，栅极驱动器GDR可以设置在第一显示装置10-1的显示区域DA中。

如参照图5、图12和图13所描述的，栅极驱动器GDR可以包括插入到电路行中的级。

在实施例中，栅极驱动器GDR可以包括初始化扫描驱动器GIDR、写入扫描驱动器GWDR、控制扫描驱动器GCDR、扫频驱动器SWDR、PWM发射驱动器PWDR和PAM发射驱动器PADR。在实施例中，初始化扫描驱动器GIDR、写入扫描驱动器GWDR、控制扫描驱动器GCDR、扫频驱动器SWDR、PWM发射驱动器PWDR和PAM发射驱动器PADR中的每个可以由列形成。

例如，相同的初始化扫描驱动器GIDR的级可以相对于显示区域DA的虚拟中心轴CX对称地设置。相对于中心轴CX在左侧和右侧上的初始化扫描驱动器GIDR可以被基本上相同地驱动(可以输出相同的信号)。

类似地，相同的写入扫描驱动器GWDR的级可以相对于中心轴CX对称地设置。相同的控制扫描驱动器GCDR的级可以相对于中心轴CX对称地设置。

相同的扫频驱动器SWDR的级可以相对于中心轴CX对称地设置。相同的PWM发射驱动器PWDR的级可以相对于中心轴CX对称地设置。相同的PAM发射驱动器PADR的级可以相对于中心轴CX对称地设置。

因此，可以改善从栅极驱动器GDR供应的信号在水平方向(例如，与第一方向DR1平行的方向)上的RC延迟或信号失真等。

在实施例中，扫频驱动器SWDR、PWM发射驱动器PWDR和PAM发射驱动器PADR中的每个可以包括四列级。例如，两列级可以设置在中心轴CX的左侧上，两列级可以与其对称地设置在中心轴CX的右侧上。

然而，这是示例，初始化扫描驱动器GIDR、写入扫描驱动器GWDR、控制扫描驱动器GCDR、扫频驱动器SWDR、PWM发射驱动器PWDR和PAM发射驱动器PADR中的每个的位置以及其中设置有级的列的数量不限于此。初始化扫描驱动器GIDR、写入扫描驱动器GWDR、控制扫描驱动器GCDR、扫频驱动器SWDR、PWM发射驱动器PWDR和PAM发射驱动器PADR的设置可以被设计为使信号失真和/或损失最小化。

图15A是示出了用于对图5的显示装置进行AOI的检查图案的示例的示意图。

参照图5和图15A，可以以预定图案单元对像素电路区域CCA进行AOI。

AOI可以将包括两个水平像素(包括发光元件和像素电路的构造)和两个竖直像素(包括发光元件和像素电路的构造)的区域设定为检查图案AOI_PAT1。例如，检查图案AOI_PAT1可以包括2行×2列的像素。

AOI可以在将检查图案AOI_PAT1在第二方向DR2上移动检查图案AOI_PAT1的竖直宽度的同时重复地检查对应的列中的检查图案AOI_PAT1之间是否存在差异。由此，可以检测在诸如光工艺和蚀刻工艺的图案化单元工艺中会出现的缺陷(短路/开路、狭缝、针孔、残留物、异物等)。

作为针对AOI的条件，与检查图案AOI_PAT1对应的区域的结构需要基本上相同。

在现有技术的显示装置设计中，级可以形成在像素行之间的空的空间中。例如，级在第五像素行PROW5之后形成，并且形成在第五像素行PROW5与第六像素行PROW6之间的空间以及第七像素行PROW7与第八像素行PROW8之间的空间中。因此，现有技术的像素电路区域的规律性需要从第十三电路行开始，对第一电路行至第十二电路行进行AOI是不可能的。

然而，在根据公开的实施例的显示装置10中，级ST1至ST9插入到电路行CROW1至CROW9中的每个中，因此电路可以在从第四像素行PROW4向下的方向上从第四像素行PROW4开始规则地排列。在所有像素行和电路行被设定为偶数的情况下，从第五电路行CROW5开始的检查图案AOI_PAT1可以被设定为如图15A中所示。

因此，可以对其进行AOI的线(电路行和像素行)的数量可以增加。因此，可以改善显示装置10和包括该显示装置10的拼接显示装置TD的可靠性。

图15B是示出了用于图5的显示装置的自动光学检查的检查图案的示例的示意图。

参照图5和图15B，可以以预定图案单元对像素电路区域CCA进行AOI。

检查图案AOI_PAT2可以被设定为包括2行×2列的像素的区域。在实施例中，在所有像素行和电路行被设定为偶数的情况下，检查图案AOI_PAT2可以被设定为如图15B中所示的从第四电路行CROW4开始。

图16是示出了图5的显示装置的示例的示意性剖视图。

参照图16，显示装置10中的每个可以包括基底SUB、像素电路层PCL和显示元件层DPL。

堆叠结构可以形成在基底SUB的前表面和后表面中的每个上。例如，像素电路层PCL和显示元件层DPL可以设置在基底SUB的前表面上。

像素电路层PCL可以包括光阻挡层BML、缓冲层BF、有源层ACTL、第一栅极绝缘层GI1、第一栅极层GTL1、第二栅极绝缘层GI2、第二栅极层GTL2、层间绝缘层ILD、第一源极金属层SDL1、第一过孔层VIA1、第一保护层PAS1、第二源极金属层SDL2、第二过孔层VIA2、第二保护层PAS2、第三源极金属层SDL3、第三过孔层VIA3和第三保护层PAS3。

显示元件层DPL可以包括第四源极金属层SDL4、阳极层ANDL、第四过孔层VIA4和第四保护层PAS4。

第五保护层PAS5、后表面电极BTE、引线LDL、第五过孔层VIA5、第六保护层PAS6和柔性膜FPCB可以设置在基底SUB的后表面上。

电连接基底SUB的前表面和后表面的侧表面连接线SCL可以跨基底SUB的侧表面设置。

基底SUB可以支撑显示装置10中的每个。基底SUB可以是基体基底或基体构件。在公开的精神和范围内，基底SUB可以是能够弯曲、折叠、卷曲等的柔性基底。例如，基底SUB可以包括诸如聚合物树脂(诸如聚酰亚胺(PI))的绝缘材料，但不限于此。作为另一示例，基底SUB可以是包括玻璃材料的刚性基底。

光阻挡层BML可以设置在基底SUB上。光阻挡层BML可以是由钼(Mo)、铝(Al)、铬(Cr)、金(Au)、钛(Ti)、镍(Ni)、钕(Nd)和铜(Cu)的任何一种或者它们的合金中形成的单个层或多层。

在实施例中，光阻挡层BML可以连接到晶体管TFT(例如，驱动晶体管)的一个电极(例如，源电极)。通过示例的方式，光阻挡层BML可以与晶体管TFT的有源层ACTL的至少一部分叠置，并且阻挡入射到有源层ACTL的光，从而稳定晶体管TFT的操作特性。

缓冲层BF可以设置在基底SUB上。缓冲层BF可以包括能够防止空气或湿气渗透的无机材料。缓冲层BF可以包括彼此交替地堆叠的无机层。例如，缓冲层BF可以是其中氮化硅层、氮氧化硅层、氧化硅层、氧化钛层和氧化铝层中的一个或更多个无机层可以彼此交替地堆叠的多层。

有源层ACTL可以设置在缓冲层BF上。有源层ACTL可以包括晶体管TFT的沟道CH、源电极SE和漏电极DE。这里，晶体管TFT可以是构成像素电路PC的晶体管。源电极SE和漏电极DE可以通过对有源层ACTL进行热处理而变得导电。例如，有源层ACTL可以包括多晶硅、单晶硅、低温多晶硅、非晶硅或氧化物半导体。作为另一示例，有源层ACTL可以包括设置在不同层的第一有源层和第二有源层。第一有源层可以包括多晶硅、单晶硅、低温多晶硅或非晶硅，第二有源层可以包括氧化物半导体。

第一栅极绝缘层GI1可以设置在有源层ACTL上。第一栅极绝缘层GI1可以使晶体管TFT的栅电极GE和沟道CH绝缘。第一栅极绝缘层GI1可以包括无机层。例如，第一栅极绝缘层GI1可以包括氮化硅层、氮氧化硅层、氧化硅层、氧化钛层和氧化铝层中的一个。

第一栅极层GTL1可以设置在第一栅极绝缘层GI1上。第一栅极层GTL1可以包括扇出线FOL、晶体管TFT的栅电极GE和第一电容器C1的第一电容器电极CE1(例如，下电极)(参照图21)。第一栅极层GTL1可以是由钼(Mo)、铝(Al)、铬(Cr)、金(Au)、钛(Ti)、镍(Ni)、钕(Nd)和铜(Cu)中的任何一种或者它们的合金形成的单个层或多层。

扇出线FOL可以连接到穿过第一保护层至第三保护层PAS1、PAS2和PAS3、层间绝缘层ILD以及第二栅极绝缘层GI2的垫部PAD。扇出线FOL可以从垫部PAD延伸到显示区域DA，从而减小非显示区域NDA的尺寸。

第二栅极绝缘层GI2可以设置在第一栅极层GTL1上。第二栅极绝缘层GI2可以使第一栅极层GTL1和第二栅极层GTL2绝缘。第二栅极绝缘层GI2可以包括无机层。例如，第二栅极绝缘层GI2可以包括氮化硅层、氮氧化硅层、氧化硅层、氧化钛层和氧化铝层中的一个。

第二栅极层GTL2可以设置在第二栅极绝缘层GI2上。第二栅极层GTL2可以包括第一电容器C1的第二电容器电极CE2。第二栅极层GTL2可以是由钼(Mo)、铝(Al)、铬(Cr)、金(Au)、钛(Ti)、镍(Ni)、钕(Nd)和铜(Cu)中的任何一种或者它们的合金形成的单个层或多层。

层间绝缘层ILD可以设置在第二栅极层GTL2上。层间绝缘层ILD可以使第一源极金属层SDL1和第二栅极层GTL2绝缘。层间绝缘层ILD可以包括无机层。例如，层间绝缘层ILD可以包括氮化硅层、氮氧化硅层、氧化硅层、氧化钛层和氧化铝层中的一个。

第一源极金属层SDL1可以设置在层间绝缘层ILD上。第一源极金属层SDL1可以包括连接电极CCE。连接电极CCE可以连接到穿过第一保护层PAS1和第一过孔层VIA1的阳极连接线ACL(参照图8和图9)。连接电极CCE可以通过穿过层间绝缘层ILD、第二栅极绝缘层GI2和第一栅极绝缘层GI1而连接到晶体管TFT的漏电极DE。因此，连接电极CCE可以电连接阳极连接线ACL和漏电极DE。

第一源极金属层SDL1可以是由钼(Mo)、铝(Al)、铬(Cr)、金(Au)、钛(Ti)、镍(Ni)、钕(Nd)和铜(Cu)中的任何一种或者它们的合金形成的单个层或多层。

第一过孔层VIA1可以设置在第一源极金属层SDL1上。第一过孔层VIA1可以使第一源极金属层SDL1的上端平坦化。第一过孔层VIA1可以包括诸如丙烯酸树脂、环氧树脂、酚醛树脂、聚酰胺树脂或聚酰亚胺树脂的有机层。

第一保护层PAS1可以设置在第一过孔层VIA1上，以保护第一源极金属层SDL1。第一保护层PAS1可以包括无机层。例如，第一保护层PAS1可以包括氮化硅层、氮氧化硅层、氧化硅层、氧化钛层和氧化铝层中的一个。

第二源极金属层SDL2可以设置在第一过孔层VIA1上。第二源极金属层SDL2可以包括阳极连接线ACL。阳极连接线ACL可以连接到穿过第二保护层PAS2和第二过孔层VIA2的阳极连接电极ACE。

阳极连接线ACL可以通过穿过第一保护层PAS1和第一过孔层VIA1而连接到连接电极CCE。因此，阳极连接线ACL可以电连接阳极连接电极ACE和连接电极CCE。

第二源极金属层SDL2可以是由钼(Mo)、铝(Al)、铬(Cr)、金(Au)、钛(Ti)、镍(Ni)、钕(Nd)和铜(Cu)中的任何一种或者它们的合金形成的单个层或多层。

第二过孔层VIA2可以设置在第二源极金属层SDL2上。第二过孔层VIA2可以使第二源极金属层SDL2的上端平坦化。第二过孔层VIA2可以包括诸如丙烯酸树脂、环氧树脂、酚醛树脂、聚酰胺树脂或聚酰亚胺树脂的有机层。

第二保护层PAS2可以设置在第二过孔层VIA2上以保护第二源极金属层SDL2。第二保护层PAS2可以包括无机层。例如，第二保护层PAS2可以包括氮化硅层、氮氧化硅层、氧化硅层、氧化钛层和氧化铝层中的一个。

第三源极金属层SDL3可以设置在第二过孔层VIA2上。第三源极金属层SDL3可以包括阳极连接电极ACE。阳极连接电极ACE可以连接到穿过第三保护层PAS3和第三过孔层VIA3的第一阳极电极AND1。阳极连接电极ACE可以通过穿过第二保护层PAS2和第二过孔层VIA2而连接到阳极连接线ACL。因此，阳极连接电极ACE可以电连接阳极AND和阳极连接线ACL。

第三源极金属层SDL3可以是由钼(Mo)、铝(Al)、铬(Cr)、金(Au)、钛(Ti)、镍(Ni)、钕(Nd)和铜(Cu)中的任何一种或者它们的合金形成的单个层或多层。

第三过孔层VIA3可以设置在第三源极金属层SDL3上。第三过孔层VIA3可以使第三源极金属层SDL3的上端平坦化。第三过孔层VIA3可以包括诸如丙烯酸树脂、环氧树脂、酚醛树脂、聚酰胺树脂或聚酰亚胺树脂的有机层。

第三保护层PAS3可以设置在第三过孔层VIA3上以保护第三源极金属层SDL3。第三保护层PAS3可以包括无机层。例如，第三保护层PAS3可以包括氮化硅层、氮氧化硅层、氧化硅层、氧化钛层和氧化铝层中的一个。

第四源极金属层SDL4可以设置在第三保护层PAS3上。第四源极金属层SDL4可以包括第一阳极电极AND1、第一阴极电极CTD1和第一垫电极PAD1。第一阳极电极AND1可以通过穿过第三保护层PAS3和第三过孔层VIA3而连接到阳极连接电极ACE。第一阴极电极CTD1可以通过穿过第三保护层PAS3和第三过孔层VIA3而连接到电源线。第一垫电极PAD1可以通过穿过第一保护层至第三保护层PAS1、PAS2和PAS3、层间绝缘层ILD以及第二栅极绝缘层GI2而连接到扇出线FOL。

第四源极金属层SDL4可以是由钼(Mo)、铝(Al)、铬(Cr)、金(Au)、钛(Ti)、镍(Ni)、钕(Nd)和铜(Cu)中的任何一种或者它们的合金形成的单个层或多层。

阳极层ANDL可以设置在第四源极金属层SDL4上。阳极层ANDL可以包括第二阳极电极AND2、第二阴极电极CTD2和第二垫电极PAD2。阳极层ANDL可以包括诸如ITO或IZO的透明导电材料(TCO)。

第一阳极电极AND1和第二阳极电极AND2可以形成阳极AND，第一阴极电极CTD1和第二阴极电极CTD2可以形成阴极CTD。第一垫电极PAD1和第二垫电极PAD2可以形成垫部PAD。

垫部PAD可以在非显示区域NDA中设置在第三保护层PAS3上。垫部PAD可以将从侧表面连接线SCL接收的电压或信号供应到扇出线FOL。第二垫电极PAD2可以通过侧表面连接线SCL电连接到引线LDL。

第四过孔层VIA4可以设置在其中未形成阳极AND和阴极CTD的第三保护层PAS3上。第四过孔层VIA4可以使第三保护层PAS3的上端平坦化。第四过孔层VIA4可以包括诸如丙烯酸树脂、环氧树脂、酚醛树脂、聚酰胺树脂或聚酰亚胺树脂的有机层。

第四保护层PAS4可以设置在第四过孔层VIA4上，并且可以覆盖阳极AND、阴极CTD和垫部PAD的一部分。第四保护层PAS4可以包括无机层。例如，第四保护层PAS4可以包括氮化硅层、氮氧化硅层、氧化硅层、氧化钛层和氧化铝层中的一个。

第四保护层PAS4可以不覆盖且可以暴露阳极AND的上表面的一部分。发光元件ED可以接触未被第四保护层PAS4覆盖的阳极AND和阴极CTD。

第五保护层PAS5可以设置在基底SUB的后表面上，以使基底SUB的后表面平坦化。第五保护层PAS5可以包括无机层。例如，第五保护层PAS5可以包括氮化硅层、氮氧化硅层、氧化硅层、氧化钛层和氧化铝层中的一个。

后表面电极BTE可以设置在第五保护层PAS5的一个表面或一定表面或后表面上。后表面电极BTE可以通过引线LDL将从柔性膜FPCB接收的电压或信号供应到侧表面连接线SCL。后表面电极BTE可以通过导电粘合构件ACF电连接到柔性膜FPCB。

后表面电极BTE可以包括第一后表面电极BTE1和第二后表面电极BTE2。第一后表面电极BTE1可以设置在第五保护层PAS5的一个表面或一定表面或后表面上。第一后表面电极BTE1可以是由钼(Mo)、铝(Al)、铬(Cr)、金(Au)、钛(Ti)、镍(Ni)、钕(Nd)和铜(Cu)中的任何一种或者它们的合金形成的单个层或多层。

第二后表面电极BTE2可以设置在第一后表面电极BTE1的一个表面或一定表面或后表面上。第二后表面电极BTE2可以包括诸如ITO或IZO的透明导电材料(TCO)。

引线LDL可以设置在第五保护层PAS5的一个表面或一定表面或后表面上。引线LDL可以与第一后表面电极BTE1在同一层上由同一材料或类似的材料形成。引线LDL可以将从后表面电极BTE接收的电压或信号供应到侧表面连接线SCL。

侧表面连接线SCL可以设置在基底SUB的下表面边缘、侧表面和上表面边缘上。侧表面连接线SCL的一端或端部可以连接到引线LDL，侧表面连接线SCL的另一端可以连接到垫部PAD。

侧表面连接线SCL可以穿过基底SUB、缓冲层BF、第一栅极绝缘层GI1和第二栅极绝缘层GI2、层间绝缘层ILD以及第一保护层至第三保护层PAS1、PAS2和PAS3的侧表面。

第五过孔层VIA5可以覆盖引线LDL和后表面电极BTE的后表面的至少一部分。第五过孔层VIA5可以使基底SUB的下端平坦化。第五过孔层VIA5可以包括诸如丙烯酸树脂、环氧树脂、酚醛树脂、聚酰胺树脂或聚酰亚胺树脂的有机层。

第六保护层PAS6可以设置在第五过孔层VIA5的一个表面或一定表面或后表面上，以保护后表面电极BTE和引线LDL。第六保护层PAS6可以包括无机层。例如，第六保护层PAS6可以包括氮化硅层、氮氧化硅层、氧化硅层、氧化钛层和氧化铝层中的一个。

柔性膜FPCB可以设置在第六保护层PAS6的一个表面或一定表面或后表面上。柔性膜FPCB可以使用粘合构件附着到第六保护层PAS6的后表面。柔性膜FPCB的一侧或侧部可以通过后表面电极BTE、引线LDL和侧表面连接线SCL将电压或信号供应到设置在基底SUB上的垫部PAD。柔性膜FPCB的另一侧可以连接到基底SUB下面或下方的源极电路板等。柔性膜FPCB可以将从源极电路板提供的信号传输到显示装置10。

导电粘合构件ACF可以将柔性膜FPCB附着到后表面电极BTE的后表面。例如，导电粘合构件ACF可以包括各向异性导电膜。在导电粘合构件ACF可以包括各向异性导电膜的情况下，导电粘合构件ACF可以在其中后表面电极BTE和柔性膜FPCB接触的区域中具有导电性，并且可以将柔性膜FPCB电连接到后表面电极BTE。

显示装置10可以通过包括设置在基底SUB下面或下方的柔性膜FPCB、设置在基底SUB上的垫部PAD以及电连接柔性膜FPCB和垫部PAD的后表面电极BTE、引线LDL和侧表面连接线SCL来使非显示区域NDA的面积最小化。

发光元件ED可以设置在阳极AND和阴极CTD上。在实施例中，发光元件ED可以包括包含分别面对阳极AND和阴极CTD的第一接触电极CTE1和第二接触电极CTE2的倒装芯片型微LED。

发光元件ED可以由诸如GaN的无机材料形成。发光元件ED的宽度、长度和高度的每个尺寸可以是几μm至几百μm。例如，发光元件ED的宽度、长度和高度的每个尺寸可以是约100μm或更小。

发光元件ED可以通过在诸如硅晶圆的半导体基底上生长来形成。发光元件ED可以从硅晶圆转移或直接转移到基底SUB的阳极AND和阴极CTD上。通过示例的方式，发光元件ED可以通过使用静电头的静电法或者使用诸如PDMS或硅酮的弹性聚合物材料作为转移基底的印模法转移到基底SUB的阳极AND和阴极CTD上。

发光元件ED可以包括基体基底SSUB、n型半导体NSEM、活性层MQW、p型半导体PSEM、第一接触电极CTE1和第二接触电极CTE2。

基体基底SSUB可以是蓝宝石基底，但是说明书的实施例不限于此。

n型半导体NSEM可以设置在基体基底SSUB的一个表面或一定表面上。例如，n型半导体NSEM可以设置在基体基底SSUB的下表面上。n型半导体NSEM可以由掺杂有n型导电掺杂剂(诸如Si、Se、Ge或Sn)的GaN形成。

活性层MQW可以设置在n型半导体NSEM的一个表面或一定表面的一部分上。活性层MQW可以包括单量子阱结构或多量子阱结构的材料。在活性层MQW可以包括多量子阱结构的材料的情况下，活性层MQW可以具有其中阱层和势垒层可以彼此交替地堆叠的结构。此时，阱层可以由InGaN形成，势垒层可以由GaN或AlGaN形成，但不限于此。通过示例的方式，活性层MQW可以具有其中具有大能带隙的半导体材料和具有小能带隙的半导体材料可以彼此交替地堆叠的结构，并且也可以包括根据发射光的波长带而不同的III族至V族半导体材料。

p型半导体PSEM可以设置在活性层MQW的一个表面或一定表面上。p型半导体PSEM可以由掺杂有p型导电掺杂剂(诸如Mg、Zn、Ca或Ba)的GaN形成。

第一接触电极CTE1可以设置在p型半导体PSEM上，第二接触电极CTE2可以设置在n型半导体NSEM的一个表面或一定表面的另一部分上。n型半导体NSEM的一个表面或一定表面的其上设置有第二接触电极CTE2的另一部分可以设置为与n型半导体NSEM的一个表面或一定表面的其上设置有活性层MQW的部分分隔开。

第一接触电极CTE1和阳极AND可以通过诸如各向异性导电膜或各向异性导电膏的导电粘合构件彼此粘附。通过示例的方式，第一接触电极CTE1和阳极AND可以通过焊接工艺彼此粘附。

在实施例中，第二接触电极CTE2和阴极CTD可以通过诸如各向异性导电膜或各向异性导电膏的导电粘合构件彼此粘附。通过示例的方式，第二接触电极CTE2和阴极CTD可以通过焊接工艺彼此粘附。

图17是示出了图5的显示装置的示例的示意性剖视图。

在图17中，相同的附图标记用于参照图16所描述的组件，省略这些组件的重复描述。除了在图17中添加了堤BNK之外，图17的显示装置可以与图16的显示装置基本上相同。

参照图17，显示装置10中的每个可以包括基底SUB、像素电路层PCL和显示元件层DPL。

在实施例中，显示元件层DPL还可以包括堤BNK。堤BNK可以设置为与发光元件ED相邻。堤BNK可以是限定像素的发射区域的结构。堤BNK可以包括至少一种光阻挡材料和/或反射材料以防止其中光(或光线)在相邻的像素(或发光元件ED)之间泄漏的光泄漏。根据实施例，反射材料层可以单独地设置和/或形成在堤BNK上，以进一步改善从每个像素发射的光的效率。堤BNK可以包括在稳定地固定发光元件ED的同时增强发光元件ED与阳极AND和阴极CTD之间的粘附力的有机材料。

堤BNK可以吸收外部光以改善屏幕的对比度。根据实施例，堤BNK可以具有黑色。

图18是示出了图5的显示装置的示例的示意性剖视图。

在图18中，相同的附图标记用于参照图16所描述的组件，省略这些组件的重复描述。除了在图18中添加覆盖层COV之外，图18的显示装置可以与图16的显示装置基本上相同。

参照图18，显示装置10中的每个可以包括基底SUB、像素电路层PCL和显示元件层DPL。

在实施例中，显示装置10还可以包括覆盖层COV。覆盖层COV可以使用中间层CTL设置在显示元件层DPL上。覆盖层COV可以突出到基底SUB的侧表面(或显示装置10的非显示区域NDA)外部。

中间层CTL可以是用于加强显示元件层DPL与覆盖层COV之间的粘附力的透明粘附层(或粘合层)，例如，光学透明的粘合层，但不限于此。根据实施例，中间层CTL可以包括由具有绝缘性质和粘附性质的绝缘材料形成的填料。

覆盖层COV可以包括顺序地设置在中间层CTL上的第一层FL和第二层SL。

第一层FL可以是被设计为降低外部光或从显示装置10反射的光的透射率的透光率控制层。可以通过第一层FL来防止相邻的显示装置10之间的距离从外部被视觉地识别。第一层FL可以包括相位延迟层，但不限于此。

第二层SL可以是被设计为漫反射外部光以防止由于外部光的反射而导致的图像的可见度降低的抗眩光层。可以通过第二层SL增大由显示装置10显示的图像的对比度。第二层SL可以包括偏振片，但不限于此。

图19是示出了图5的显示装置的示例的示意性剖视图。

在图19中，相同的附图标记用于参照图16所描述的组件，省略这些组件的重复描述。除了图19中包括倒角部CHM之外，图19的显示装置可以与图16的显示装置基本上相同。

参照图19，显示装置10中的每个可以包括基底SUB、像素电路层PCL和显示元件层DPL。

在实施例中，基底SUB可以包括形成在上表面与侧表面和/或后表面与侧表面之间的倒角部CHM(或倒角表面)。基底SUB的侧表面SF3可以通过倒角部CHM而具有倾斜。因此，可以防止围绕基底SUB的上表面、侧表面和后表面的侧表面连接线SCL的断开。在显示装置10实现拼接显示装置TD的情况下，倒角部CHM可以防止显示装置10中的每个的基底SUB碰撞和损坏。

图20是示出了其中连接有包括在图4的拼接显示装置中的显示装置的示例的示意性剖视图。

参照图4、图16、图17、图18、图19和图20，拼接显示装置TD可以包括彼此相邻连接的第一显示装置10-1和第二显示装置10-2。

第一显示装置10-1可以包括第一基底SUB1、发光元件ED和第一覆盖层COV1。第一基底SUB1、发光元件ED和第一覆盖层COV1可以沿着第三方向DR3顺序地堆叠。第二显示装置10-2可以包括第二基底SUB2、发光元件ED和第二覆盖层COV2。第二基底SUB2、发光元件ED和第二覆盖层COV2可以沿着第三方向DR3顺序地堆叠。

第一覆盖层COV1和第二覆盖层COV2中的每个可以具有与参照图18所描述的覆盖层COV基本上相同的构造。

第一基底SUB1和第二基底SUB2中的每个可以包括参照图16至图19所描述的基底SUB和像素电路层PCL。

第一显示装置10-1和第二显示装置10-2中的每个可以包括倒角部CHM。在第一显示装置10-1和第二显示装置10-2组合的情况下，倒角部CHM可以防止第一基底SUB1和第二基底SUB2碰撞和损坏。.

发光元件ED和定位在发光元件ED之间的堤BNK可以设置在第一基底SUB1和第二基底SUB2中的每个上。

第一覆盖层COV1可以设置为覆盖第一基底SUB1和安装在其上的发光元件ED，以从外部保护第一基底SUB1和发光元件ED。

第二覆盖层COV2可以设置为覆盖第二基底SUB2和安装在其上的发光元件ED，以从外部保护第二基底SUB2和发光元件ED。

第一覆盖层COV1和第二覆盖层COV2可以降低由形成在第一基底SUB1(或显示装置10-1)与第二基底SUB2(或第二显示装置10-2)之间的间隙G而形成的结合区域SM(或接缝)的可见性，并且可以改善第一显示装置10-1与第二显示装置10-2之间的颜色偏差。

第一覆盖层COV1可以突出到第一基底SUB1的边缘EDG外部，第二覆盖层COV2可以突出到第二基底SUB2的边缘EDG外部。第一基底SUB1与第二基底SUB2之间的间隙G可以比第一覆盖层COV1与第二覆盖层COV2之间的间隙大。

在实施例中，附加构件ADL可以设置在第一基底SUB1与第二基底SUB2之间的间隙G中。

附加构件ADL可以设置为吸收入射在间隙G上的光。附加构件ADL可以覆盖第一基底SUB1和第二基底SUB2的倒角部CHM。附加构件ADL可以填充第一基底SUB1与第一覆盖层COV1之间以及第二基底SUB2与第二覆盖层COV2之间的空间两者。附加构件ADL可以防止异物或湿气被引入到第一基底SUB1与第一覆盖层COV1之间以及第二基底SUB2与第二覆盖层COV2之间的空间中的每个中。附加构件ADL可以包括吸收光的材料。作为示例，附加构件ADL可以包括感光材料，但不限于此。

图21是包括在图5的显示装置中的像素的等效电路的示意图，图22是示出了包括在图21的像素中的像素电路的示例的示意性平面图。

参照图16、图21和图22，像素PX可以包括像素电路PC和发光元件ED。

发光元件ED可以是微米尺寸或纳米尺寸的无机发光二极管。

在实施例中，像素电路PC可以包括PWM电路PWMC和电流产生电路CGC。电流产生电路CGC可以产生供应到发光元件ED的大小的恒定电流(在下文中，称为驱动电流)。PWM电路PWMC可以基于PWM数据电压V_PWM来控制期间将驱动电流供应到发光元件ED的时间。

如图22中所示，初始化电压线VIL、初始化扫描线GIL、写入扫描线GWL、PWM发射控制线PWEL、水平电源线HVDL、栅极截止电压线VGHL、扫频信号线SWPL、控制扫描线GCL、PAM发射控制线PAEL、测试信号线TSTL和第三电源线VSL可以在第一方向DR1上延伸，并且可以在第二方向DR2上分开。初始化电压线VIL、初始化扫描线GIL、写入扫描线GWL、PWM发射控制线PWEL、水平电源线HVDL、栅极截止电压线VGHL、扫频信号线SWPL、控制扫描线GCL、PAM发射控制线PAEL、测试信号线TSTL和第三电源线VSL可以由设置在层间绝缘层ILD上的第一源极金属层SDL1形成。

例如，初始化扫描线GIL、写入扫描线GWL、PWM发射控制线PWEL、控制扫描线GCL、PAM发射控制线PAEL和测试信号线TSTL可以分别通过穿过层间绝缘层ILD和第二栅极绝缘层GI2的接触孔连接到对应的晶体管中的每个的栅电极。

例如，初始化电压线VIL、水平电源线HVDL、栅极截止电压线VGHL、扫频信号线SWPL和第三电源线VSL可以分别通过穿过第二栅极绝缘层GI2和第一栅极绝缘层GI1的接触孔连接到对应的晶体管中的每个的源电极SE或漏电极DE。

数据线DL、竖直电源线VVDL和PAM数据线RDL可以在第二方向DR2上延伸，并且可以在第一方向DR1上分开。数据线DL、竖直电源线VVDL和PAM数据线RDL可以由设置在第一保护层PAS1上的第二源极金属层SDL2形成。

数据线DL和PAM数据线RDL可以分别通过穿过第一保护层PAS1、第一过孔层VIA1、层间绝缘层ILD、第二栅极绝缘层GI2和第一栅极绝缘层GI1的接触孔连接到对应的晶体管中的每个的源电极SE或漏电极DE。

在实施例中，竖直电源线VVDL和水平电源线HVDL可以设置在不同层，并且可以通过穿过第一保护层PAS1和第一过孔层VIA1的接触孔彼此连接。竖直电源线VVDL和水平电源线HVDL可以形成第一电源线VDL1。

在实施例中，虽然未示出，但是第二电源线VDL2可以由设置在第二保护层PAS2上的第三源极金属层SDL3形成。第二电源线VDL2可以通过穿过第二保护层PAS2、第二过孔层VIA2、第一保护层PAS1和第一过孔层VIA1的接触孔连接到第六晶体管T6和第七晶体管T7。

第一晶体管T1至第十九晶体管T19中的每个可以以与参照图16所描述的晶体管TFT的结构类似的结构堆叠。例如，第一晶体管T1至第十九晶体管T19中的每个可以包括沟道CH、形成在有源层ACTL中的源电极SE、漏电极DE以及形成在第一栅极层GTL1中的栅电极GE。为了便于描述，在图22中，形成在第一栅极层GTL1中的栅电极和有源层ACTL的与栅电极叠置的沟道CH部分被定义为晶体管T1至T19。可以理解的是，有源层ACTL的沟道CH的两侧分别是源电极SE和漏电极DE(或者一个电极和另一电极)。

在实施例中，第一晶体管T1至第十九晶体管T19的包括沟道CH、源电极SE和漏电极DE的有源层ACTL可以彼此成一体。

第一电容器至第三电容器C1、C2和C3中的每个可以以与参照图16所描述的第一电容器C1的结构类似的结构堆叠。例如，第一电容器至第三电容器C1、C2和C3中的每个可以包括形成在第一栅极层GTL1中的下电极和形成在第二栅极层GTL2中的上电极。

在实施例中，电流产生电路CGC可以包括第一晶体管T1至第十一晶体管T11和第一电容器C1。

第一晶体管T1可以产生在发射时段期间供应到发光元件ED的驱动晶体管作为驱动晶体管。

第二晶体管T2可以连接在PAM数据线RDL与第二节点N2之间。第二晶体管T2的栅电极可以通过接触孔连接到写入扫描线GWL。第二晶体管T2可以响应于供应到写入扫描线GWL的写入扫描信号而导通。

PAM数据电压V_PAM可以被供应到PAM数据线RDL。PAM数据电压V_PAM可以确定驱动电流的大小。与有机发光二极管不同，作为无机发光二极管的发光元件ED的发光亮度对驱动电流改变不敏感。因此，发光元件ED的发光亮度可以通过期间供应有驱动电流的时间而不是驱动电流的大小来控制。

在实施例中，在公开的精神和范围内，具有同一大小的PAM数据电压V_PAM可以被供应到发射相同颜色的光的相同类型的子像素，而与灰度等无关。然而，这是示例，PAM数据电压V_PAM可以根据参考值改变。

第三晶体管T3可以电连接在第一晶体管T1的栅电极(例如，第一节点N1)与第一晶体管T1的漏电极(例如，第三节点N3)之间。第三晶体管T3的栅电极可以连接到写入扫描线GWL。

第三晶体管T3可以与第二晶体管T2一起导通以使第一晶体管T1二极管连接，从而补偿第一晶体管T1的阈值电压。在实施例中，第三晶体管T3可以具有其中串联连接有其中共同地连接有栅电极的晶体管的形式。例如，如图22中所示，第三晶体管T3的栅电极可以被划分为两个分支，两个分支中的每个可以与有源层ACTL叠置。

第四晶体管T4可以连接在第一节点N1与供应初始化电源Vint的电压的初始化电压线VIL之间。第四晶体管T4的栅电极可以通过接触孔连接到初始化扫描线GIL。第四晶体管T4可以响应于供应到初始化扫描线GIL的初始化扫描信号而导通。在第四晶体管T4导通的情况下，初始化电源Vint的电压可以供应到第一节点N1。例如，可以使第一晶体管T1的栅极电压初始化。

在实施例中，第四晶体管T4可以具有其中串联连接有其中共同地连接有栅电极的晶体管的形式。例如，如图22中所示，第四晶体管T4的栅电极可以被划分为两个分支，两个分支中的每个可以与有源层ACTL叠置。

初始化电源Vint的电压可以足够低以使晶体管导通。

第五晶体管T5可以连接在第三节点N3与发光元件ED的阳极电极(例如，第四节点N4)之间。例如，第五晶体管T5的漏电极可以通过接触孔连接到阳极连接电极ACE。阳极连接电极ACE可以通过接触孔连接到图16的上阳极AND。

第五晶体管T5的栅电极可以通过接触孔连接到PAM发射控制线PAEL。第五晶体管T5可以响应于供应到PAM发射控制线PAEL的PAM发射控制信号而导通。

第六晶体管T6可以连接在供应第二电源VDD2的电压的第二电源线VDL2与第二节点N2之间。第六晶体管T6的栅电极可以通过接触孔连接到PWM发射控制线PWEL。第六晶体管T6可以响应于供应到PWM发射控制线PWEL的PWM发射控制信号而导通。在实施例中，可以在同一时序提供PWM发射控制信号和PAM发射控制信号。

第七晶体管T7可以连接在第二电源线VDL2与第一电容器C1的第二电容器电极CE2(例如，图16中所示的上电极)之间。第一电容器C1的第二电容器电极CE2可以形成在第二栅极层GTL2中。第七晶体管T7的栅电极可以通过接触孔连接到PWM发射控制线PWEL。

第七晶体管T7可以响应于PWM发射控制信号而导通。因此，第一电容器C1的第二电容器电极CE2可以在发射时段期间连接到第二电源VDD2。

第八晶体管T8可以连接在供应第一电源VDD1的电压的第一电源线VDL1与第一电容器C1的第二电容器电极CE2之间。例如，第八晶体管T8的一个电极可以通过接触孔连接到竖直电源线VVDL，另一电极可以通过接触孔连接到第一电容器C1的第二电容器电极CE2。

第八晶体管T8的栅电极可以通过接触孔连接到控制扫描线GCL。第八晶体管T8可以响应于控制扫描信号而导通。在第八晶体管T8导通的情况下，第一电源VDD1的电压可以供应到第一电容器C1的第二电容器电极CE2。

第一电源VDD1的电压和第二电源VDD2的电压可以彼此相同或不同。

可以在非发射时段中供应写入扫描信号、初始化扫描信号和控制扫描信号。可以在写入扫描信号之前供应初始化扫描信号。可以在与写入扫描信号相同的时序处供应控制扫描信号。然而，这是示例，可以在供应写入扫描信号之后供应控制扫描信号。

第一电容器C1的第一电容器电极CE1可以连接到第一晶体管T1的栅电极，例如，第一节点N1。例如，第一电容器C1的第一电容器电极CE1和第一晶体管T1的栅电极可以彼此成一体。第一晶体管T1的栅电极的与第一电容器C1的第二电容器电极CE2叠置的一部分可以被理解为第一电容器电极CE1。

第一电容器C1可以用作存储PAM数据电压V_PAM的存储电容器。

第九晶体管T9可以连接在第五晶体管T5的与第四节点N4对应的漏电极与初始化电压线VIL之间。第九晶体管T9的一个电极可以通过接触孔连接到初始化电压线VIL。

第九晶体管T9的栅电极可以通过接触孔连接到控制扫描线GCL。第九晶体管T9可以响应于控制扫描信号将初始化电源Vint的电压供应到第四节点N4。因此，初始化电源Vint的电压可以通过阳极连接电极ACE提供到阳极AND。

第十晶体管T10可以连接在第四节点N4与供应第三电源VSS的第三电源线VSL之间。第十晶体管T10可以响应于供应到测试信号线TSTL的测试电压而导通。

在制造工艺期间，在连接发光元件ED与像素电路PC之前，可以根据测试电压导通第十晶体管T10，以检查像素电路PC是否异常。第十晶体管T10的一个电极可以通过接触孔电连接到阳极连接电极ACE，另一电极可以通过接触孔连接到第三电源线VSL。供应到第三电源线VSL的第三电源VSS的电压可以比第一电源VDD1和第二电源VDD2的电压低。例如，第三电源VSS的电压可以与接地电压对应。

第十晶体管T10的栅电极可以通过接触孔连接到测试信号线TSTL。

第十一晶体管T11可以连接在第三节点N3与第五晶体管T5之间。例如，第十一晶体管T11可以形成在第一晶体管T1与第五晶体管T5之间。

第十一晶体管T11的栅电极可以连接到第三电容器C3的下电极。第十一晶体管T11的栅电极和第三电容器C3的下电极可以连接到第九节点N9。

第十一晶体管T11可以基于第九节点N9的电压导通。第十一晶体管T11的导通时间可以与发光元件ED的发射时段(发射占空比)对应。

PWM电路PWMC可以基于PWM数据电压V_PWM来控制第十一晶体管T11的导通时间。PWM电路PWMC可以包括第十二晶体管T12至第十九晶体管T19、第二电容器C2和第三电容器C3。

第十二晶体管T12可以基于PWM数据电压V_PWM和供应到扫频信号线SWPL的扫频电压在发射时段期间导通。第十二晶体管T12可以连接在第六节点N6与第七节点N7之间。第十二晶体管T12的栅电极可以与第五节点N5对应。

第十三晶体管T13可以连接在数据线DL与第六节点N6(例如，第十二晶体管T12的一个电极)之间。

第十三晶体管T13的栅电极可以通过接触孔连接到写入扫描线GWL。第十三晶体管T13可以响应于写入扫描信号将PWM数据电压V_PWM提供到第六节点N6。

第十四晶体管T14可以连接在第五节点N5与第七节点N7之间。例如，第十二晶体管T12和第十四晶体管T14可以通过第二源极金属层SDL2的连接图案彼此连接。

第十四晶体管T14的栅电极可以通过接触孔连接到写入扫描线GWL。第十四晶体管T14可以响应于写入扫描信号通过使第十二晶体管T12二极管连接来补偿第十二晶体管T12的阈值电压。其中阈值电压被补偿的PWM数据电压V_PWM可以被提供到第五节点N5。

在实施例中，第十四晶体管T14可以具有其中串联连接有其中共同地连接有栅电极的晶体管的形式。例如，如图22中所示，第十四晶体管T14的栅电极可以被划分为两个分支，两个分支中的每个可以与有源层ACTL叠置。

第十五晶体管T15可以连接在第五节点N5与初始化电压线VIL之间。第十五晶体管T15的栅电极可以通过接触孔连接到初始化扫描线GIL。第十五晶体管T15可以响应于供应到初始化扫描线GIL的初始化扫描信号将初始化电源Vint的电压供应到第五节点N5。

在实施例中，第十五晶体管T15可以具有其中串联连接有其中共同地连接有栅电极的晶体管的形式。例如，如图22中所示，第十五晶体管T15的栅电极可以被划分为两个分支，两个分支中的每个可以与有源层ACTL叠置。

第十六晶体管T16可以连接在第一电源线VDL1与第六节点N6之间。第十六晶体管T16的栅电极可以通过接触孔连接到PWM发射控制线PWEL。

第十七晶体管T17可以连接在第七节点N7与第九节点N9之间。第十七晶体管T17的栅电极可以通过接触孔连接到PWM发射控制线PWEL。

第十六晶体管T16和第十七晶体管T17可以响应于PWM发射控制信号而导通。例如，第十六晶体管T16和第十七晶体管T17可以提供第一电源线VDL1与第九节点N9之间的导电路径。

第十八晶体管T18可以连接在扫频信号线SWPL连接到其的第八节点N8与供应栅极截止电压VGH(例如，高电位电压)的栅极截止电压线VGHL之间。例如，第十八晶体管T18的一个电极可以通过接触孔连接到扫频信号线SWPL，另一电极可以通过接触孔连接到栅极截止电压线VGHL。

第十八晶体管T18可以响应于第三扫描信号将高电位电源VGH的电压供应到第八节点N8。

因此，在第十五晶体管T15和第十八晶体管T18同时导通的情况下，栅极截止电压VGH与初始化电源Vint之间的电压差可以存储在第二电容器C2的两端处。

第十九晶体管T19可以连接在第九节点N9与初始化电压线VIL之间。第十九晶体管T19的一个电极可以通过接触孔和与其连接的连接图案连接到第十一晶体管T11的栅电极。第十九晶体管T19的另一电极可以通过接触孔连接到初始化电压线VIL。

第十九晶体管T19的栅电极可以通过接触孔连接到控制扫描线GCL。第十九晶体管T19可以响应于控制扫描信号将初始化电源Vint的电压供应到第九节点N9。

第三电容器C3可以连接在第九节点N9与初始化电压线VIL之间。例如，第三电容器C3的下电极可以与第十五晶体管T15的栅电极成一体，第三电容器C3的上电极可以与其叠置以形成在第二栅极层GTL2中。第三电容器C3的上电极可以通过接触孔连接到初始化电压线VIL。

因此，初始化电源Vint的电压可以在第三电容器C3中充电，第九节点N9可以保持初始化电源Vint的电压。

在实施例中，第十九晶体管T19可以具有其中串联连接有其中共同地连接有栅电极的晶体管的形式。例如，如图22中所示，第十九晶体管T19的栅电极可以具有弯曲形状，两个部分可以与有源层ACTL叠置。

此后，在第五晶体管T5和第六晶体管T6导通的情况下，可以在第二电源线VDL2与第三电源线VSL之间形成电流路径以使第十一晶体管T11导通，发光元件ED可以发射光。例如，可以在第十二晶体管T12的截止状态下开始发光元件ED的发射。

PWM电路PWMC可以基于在第五节点N5处设定的电压来控制发光元件ED的发射时间。例如，PWM电路PWMC可以通过基于在第五节点N5处设定的电压控制第十一晶体管T11的操作来控制驱动电流的供应。

在实施例中，PWM数据电压V_PWM可以具有使第十二晶体管T12截止的电压范围。例如，可以在约10V至约15V的电压范围内确定PWM数据电压V_PWM。此时，第一电源VDD1的电压可以是约10V。因此，在第十六晶体管T16和第十七晶体管T17导通且第一电源VDD1的电压被供应到第六节点N6的情况下，第十二晶体管T12的栅极-源极电压大于或等于阈值电压，因此第十二晶体管T12可以截止。在第十二晶体管T12截止的情况下，第十一晶体管T11可以通过存储在第三电容器C3中的初始化电源Vint的电压保持导通状态，并且可以保持发光元件ED的发射时间。

然而，在第五节点N5的电压改变且第十二晶体管T12的栅极-源极电压降低为小于阈值电压的情况下，第十二晶体管T12可以导通，并且可以供应第一电源VDD1的电压以使第十一晶体管T11截止。因此，可以停止发光元件ED的发射。

具体地，可以与PAM发射控制信号和PWM发射控制信号的供应同步地改变提供到扫频信号线SWPL的扫频电压。例如，扫频电压可以具有在其中供应有PAM发射控制信号和PWM发射控制信号的时段期间减小的三角波形状。例如，扫频电压可以是从约15V线性地降低至约10V的电压，但不限于此。

由于扫频电压的改变通过第二电容器C2连接或结合到第五节点N5，因此第五节点N5的电压可以根据扫频电压的改变而改变。因此，第十二晶体管T12导通处的时间点可以根据通过PWM数据电压V_PWM的写入在第五节点N5处设定的电压的大小来确定，并且可以控制发光元件的发射时间。

发光亮度可以通过控制发光元件的发射时间来调节。

然而，像素电路的结构不受图21和图22的限制，各种像素电路结构是可以的。

图23是示出了图4的拼接显示装置的示例的框图。

在图23中，为了便于描述，示出了第一显示装置10-1和主机系统HOST。

参照图4和图23，根据实施例的拼接显示装置TD可以包括主机系统HOST、广播调谐器210、信号处理器220、显示器230、扬声器240、用户输入250、存储器260、网络通信器270、UI产生器280和控制器290。

主机系统HOST可以被实现为电视系统、家庭影院系统、机顶盒、导航系统、DVD播放器、蓝光播放器、个人计算机(PC)、移动电话系统和平板电脑中的任何一个。

用户的指令可以以各种格式输入到主机系统HOST。例如，通过用户的触摸输入的指令可以被输入到主机系统HOST。通过示例的方式，用户的指令可以通过遥控器的键盘输入或按钮输入被输入到主机系统HOST。

主机系统HOST可以从外部接收与原始图像相对应的原始视频数据。主机系统HOST可以将原始视频数据除以显示装置的数量。例如，响应于第一显示装置10-1、第二显示装置10-2、第三显示装置10-3和第四显示装置10-4，主机系统HOST可以将原始视频数据划分为与第一图像对应的第一视频数据、与第二图像对应的第二视频数据、与第三图像对应的第三视频数据和与第四图像对应的第四视频数据。

主机系统HOST可以将第一视频数据传输到第一显示装置10-1，将第二视频数据传输到第二显示装置10-2，将第三视频数据传输到第三显示装置10-3，并且将第四视频数据传输到第四显示装置10-4。

第一显示装置10-1可以根据第一视频数据显示第一图像，第二显示装置10-2可以根据第二视频数据显示第二图像，第三显示装置10-3可以根据第三视频数据显示第三图像，第四显示装置10-4可以根据第四视频数据显示第四图像。因此，用户可以观看其中组合有显示在第一显示装置至第四显示装置10-1、10-2、10-3和10-4上的第一图像至第四图像的原始图像。

第一显示装置10-1可以包括广播调谐器210、信号处理器220、显示器230、扬声器240、用户输入250、存储器260、网络通信器270、UI产生器280和控制器290。

广播调谐器210可以在控制器290的控制下调谐频道频率，并且通过天线接收对应的频道的广播信号。广播调谐器210可以包括频道检测模块和RF解调模块。

由广播调谐器210解调的广播信号由信号处理器220处理，并且被输出到显示器230和扬声器240。这里，信号处理器220可以包括解复用器221、视频解码器222、视频处理器223、音频解码器224和附加数据处理器225。

解复用器221将解调的广播信号划分为视频信号、音频信号和附加数据。划分的视频信号、音频信号和附加数据分别由视频解码器222、音频解码器224和附加数据处理器225恢复。此时，在传输有广播信号的情况下，视频解码器222、音频解码器224和附加数据处理器225恢复为与编码格式对应的解码格式。

解码的视频信号由视频处理器223转换以适应与显示器230的输出标准对应的竖直频率、分辨率、屏幕比等，解码的音频信号被输出到扬声器240。

显示器230可以包括在其上显示有图像的面板100和控制面板100的驱动的面板驱动器。

用户输入250可以接收从主机系统HOST传输的信号。可以提供用户输入250以接收用于由用户选择与其它显示装置(例如，图5中的显示装置10-2至10-4)的通信相关的指令的数据以及用于输入的输入数据以及与由主机系统HOST传输的频道的选择以及用户界面(UI)菜单的选择和操纵相关的数据。

存储器260存储包括OS程序、记录的广播程序、运动图片、照片和其它数据的各种软件程序，并且可以由诸如硬盘或非易失性存储器的存储介质形成。

网络通信器270用于与主机系统HOST和其它显示装置10-2至10-4的短距离通信，并且可以用包括天线图案的通信模块来实现，天线图案可以在公开的精神和范围内实现移动通信、数据通信、蓝牙、RF、以太网等。

网络通信器270可以在根据用于通过稍后将描述的天线图案的移动通信的技术标准或通信方法(例如，全球移动通信系统(GSM)、码分多址(CDMA)、码分多址2000(CDMA2000)、增强型语音数据优化或仅增强型语音数据(EV-DO)、宽带CDMA(WCDMA)、高速下行链路分组接入(HSDPA)、高速上行链路分组接入(HSUPA)、长期演进(LTE)、高级长期演进(LTE-A)、5G等)构建的移动通信网络上与基站、外部终端和服务器中的至少一个发送和接收无线信号。

网络通信器270可以通过稍后将描述的天线图案在根据无线互联网技术的通信网络中发送和接收无线信号。无线互联网技术可以包括例如无线LAN(WLAN)、无线保真(Wi-Fi)、无线保真(Wi-Fi)直连、数字生活网络联盟(DLNA)、无线宽带(WiBro)、全球微波接入互操作性(WiMAX)、高速下行链路分组接入(HSDPA)、高速上行链路分组接入(HSUPA)、长期演进(LTE)、高级长期演进(LTE-A)等，天线图案根据包括以上未列出的互联网技术的范围内的至少一种无线互联网技术来发送和接收数据。

UI产生器280产生用于与主机系统HOST和其它显示装置10-2至10-4通信的UI菜单，并且可以通过算法代码和OSD IC来实现。用于与主机系统HOST和其它显示装置通信的UI菜单可以是用于指定用于通信的对应数字TV且选择期望功能的菜单。

控制器290负责第一显示装置10-1的总体控制，并且负责主机系统HOST以及第二显示装置10-2、第三显示装置10-3和第四显示装置10-4的通信控制，存储用于控制的对应的算法代码，控制器290可以由其中进行所存储的算法代码的微控制器单元(MCU)来实现。

控制器290进行控制以根据用户输入250的输入和选择通过网络通信器270将对应的控制指令和数据传输到主机系统HOST以及第二显示装置10-2、第三显示装置10-3和第四显示装置10-4。当然，在从主机系统HOST以及第二显示装置10-2、第三显示装置10-3和第四显示装置10-4输入控制指令和数据的情况下，根据对应的控制指令进行操作。

由于第二显示装置10-2、第三显示装置10-3和第四显示装置10-4中的每个的框图与参照图23所描述的第一显示装置10-1的框图基本上相同，因此省略其描述。

虽然已经参照公开的实施例描述了公开，但是本领域技术人员将理解的是，在不脱离公开的精神和范围且如权利要求书中所公开的情况下，可以对公开进行各种修改和改变。

Claims (10)

1.一种显示装置，其特征在于，所述显示装置包括：

显示区域，其中，所述显示区域包括：第一像素行中的发光元件，在第一方向上设置；第一电路行中的像素电路，在所述第一方向上设置且电连接到所述第一像素行的所述发光元件；第二像素行中的发光元件，在所述第一方向上设置，所述第二像素行在所述第一像素行与所述第一电路行之间；第二电路行中的像素电路，在所述第一方向上设置且电连接到所述第二像素行的所述发光元件；以及栅极驱动器，包括设置在所述第一电路行的所述像素电路之间的第一级和设置在所述第二电路行的所述像素电路之间的第二级，所述第一级将栅极信号提供到所述第一电路行的所述像素电路，所述第二级将栅极信号提供到所述第二电路行的所述像素电路，并且

所述第一电路行中的与所述第一级相邻的像素电路之间的距离比所述第一电路行的其它像素电路之间的距离大，所述第一级设置在所述相邻的像素电路之间。

2.根据权利要求1所述的显示装置，其特征在于，所述第一级和所述第二级在相邻的单位像素列之间沿与所述第一方向相交的第二方向设置。

3.根据权利要求2所述的显示装置，其特征在于，所述像素电路和所述发光元件在与所述栅极驱动器相邻的单位像素列中相对于所述第二方向移位。

4.根据权利要求2所述的显示装置，其特征在于，同所述第一级相邻的像素电路与最靠近同所述第一级相邻的所述像素电路且不与所述第一级直接相邻的像素电路之间的距离比所述第一电路行的其它像素电路之间的距离小。

5.根据权利要求2所述的显示装置，其特征在于，所述显示区域包括：

第三像素行中的发光元件，在所述第一方向上设置，所述第三像素行在所述第一电路行与所述第二电路行之间；

第三电路行中的像素电路，在所述第一方向上设置，所述第三电路行在所述第二方向上与所述第二电路行相邻；以及

第三级，设置在所述第三电路行的所述像素电路之间，所述第三级将栅极信号提供到所述第三电路行的所述像素电路。

6.根据权利要求5所述的显示装置，其特征在于，

所述第一级与所述第二级之间的距离比所述第二级与所述第三级之间的距离大。

7.根据权利要求6所述的显示装置，其特征在于，所述显示区域包括：

第四像素行中的发光元件，在所述第一方向上设置，所述第四像素行在所述第二方向上与所述第三电路行相邻；

第五像素行中的发光元件，在所述第一方向上设置，所述第五像素行在所述第二方向上与所述第四像素行分隔开；

第四电路行中的像素电路和第五电路行中的像素电路，分别在所述第一方向上设置，所述第四电路行和所述第五电路行顺序地设置在所述第四像素行与所述第五像素行之间；

第四级，设置在所述第四电路行的所述像素电路之间，所述第四级将栅极信号提供到所述第四电路行的所述像素电路；以及

第五级，设置在所述第五像素行的所述像素电路之间，所述第五级将栅极信号提供到所述第五电路行的所述像素电路。

8.根据权利要求7所述的显示装置，其特征在于，

所述第三级与所述第四级之间的距离同所述第一级与所述第二级之间的所述距离基本上相同，并且

所述第四级与所述第五级之间的距离同所述第二级与所述第三级之间的距离基本上相同。

9.根据权利要求7所述的显示装置，其特征在于，

所述显示区域包括：

第六像素行中的发光元件，在所述第一方向上设置，所述第六像素行在所述第二方向上与所述第五像素行分隔开；

第六电路行中的像素电路，在所述第一方向上设置，所述第六电路行在所述第二方向上与所述第六像素行相邻；以及

第六级，设置在所述第六电路行的所述像素电路之间，所述第六级将栅极信号提供到所述第六电路行的所述像素电路，

像素电路不设置在所述第五像素行与所述第六像素行之间，并且

相邻的像素行之间的距离基本上相等。

10.根据权利要求9所述的显示装置，其特征在于，所述第五级与所述第六级之间的距离比所述第一级与所述第二级之间的所述距离大。

Images