TW202333405A - 顯示裝置及包含其之拼接顯示裝置 - Google Patents

顯示裝置及包含其之拼接顯示裝置 Download PDF

Info

Publication number
TW202333405A
TW202333405A TW111148071A TW111148071A TW202333405A TW 202333405 A TW202333405 A TW 202333405A TW 111148071 A TW111148071 A TW 111148071A TW 111148071 A TW111148071 A TW 111148071A TW 202333405 A TW202333405 A TW 202333405A
Authority
TW
Taiwan
Prior art keywords
pixel
circuit
column
display device
light
Prior art date
Application number
TW111148071A
Other languages
English (en)
Inventor
李啓旭
金玄俊
黃定桓
Original Assignee
南韓商三星顯示器有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 南韓商三星顯示器有限公司 filed Critical 南韓商三星顯示器有限公司
Publication of TW202333405A publication Critical patent/TW202333405A/zh

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09F—DISPLAYING; ADVERTISING; SIGNS; LABELS OR NAME-PLATES; SEALS
    • G09F9/00—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements
    • G09F9/30—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements
    • G09F9/302—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements characterised by the form or geometrical disposition of the individual elements
    • G09F9/3026—Video wall, i.e. stackable semiconductor matrix display modules
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09F—DISPLAYING; ADVERTISING; SIGNS; LABELS OR NAME-PLATES; SEALS
    • G09F9/00—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements
    • G09F9/30—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09F—DISPLAYING; ADVERTISING; SIGNS; LABELS OR NAME-PLATES; SEALS
    • G09F9/00—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements
    • G09F9/30—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements
    • G09F9/302—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements characterised by the form or geometrical disposition of the individual elements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09F—DISPLAYING; ADVERTISING; SIGNS; LABELS OR NAME-PLATES; SEALS
    • G09F9/00—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements
    • G09F9/30—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements
    • G09F9/33—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements being semiconductor devices, e.g. diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/167—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits comprising optoelectronic devices, e.g. LED, photodiodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
    • H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H01L27/156—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H01L33/382—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape the electrode extending partially in or entirely through the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Theoretical Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Multimedia (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Control Of El Displays (AREA)

Abstract

一種顯示裝置，包含顯示區域，其包含：第一像素列中的多個發光元件、在第一電路列中並且電性連接至第一像素列的多個像素電路、位於第一像素列與第一電路列之間的第二像素列中的多個發光元件、在第二電路列中並且電性連接至第二像素列的多個像素電路、以及包含設置於第一電路列的多個像素電路之間的第一級以及設置於第二電路列的多個像素電路之間的第二級的閘極驅動器。在第一電路列中設置有第一級的相鄰的像素電路之間的距離大於第一電路列的其他像素電路之間的距離。

Description

顯示裝置及包含其之拼接顯示裝置
本揭露涉及一種顯示裝置及包含其之拼接顯示裝置。
近年來，隨著對於資訊顯示的興趣的增加，對於顯示裝置的研究以及開發也不斷地在進行。例如，為了製造大螢幕顯示裝置，正在對其中連接有多個顯示裝置的拼接顯示裝置進行實際使用。拼接顯示裝置透過連接具有預定尺寸的顯示面板來實現大螢幕。
應當理解的是，技術部分的先前技術旨在為理解本技術而提供有用的先前技術。然而，先前技術部分也可以包含不屬於本文中所揭露的主題在相應的有效申請日期之前相關領域具有通常知識者所習知或理解的思想、概念、或者認知。
本揭露的目的在於提供一種顯示裝置，其中一些像素電路之間的距離被加寬，並且閘極驅動器的級(stage)設置於其間。
本揭露的另一個目的在於提供一種包含此顯示裝置的拼接顯示裝置。
然而，本揭露的目的不限定於上述目的，並且可以在不脫離本揭露的精神以及範圍的情況下進行變更。
一種顯示裝置可以包含：顯示區域；以及非顯示區域，其與顯示區域相鄰並且包含焊墊部分，其中顯示區域包含：複數個第一發光元件，其在第一方向上設置於第一像素列中；複數個第一像素電路，其在第一方向上設置於第一電路列中，並且電性連接至第一像素列的複數個第一發光元件；複數個第二發光元件，其在第一方向上設置於第一像素列與第一電路列之間的第二像素列中；複數個第二像素電路，其在第一方向上設置於第二電路列中，並且電性連接至第二像素列的複數個第二發光元件；以及閘極驅動器，其包含設置於第一電路列的複數個第一像素電路之間的第一級，其提供閘極訊號至第一電路列的複數個第一像素電路，以及設置於第二電路列的複數個第二像素電路之間的第二級，其提供閘極訊號至第二電路列的複數個第二像素電路，並且在第一電路列中其間設置有第一級的複數個第一像素電路中的相鄰的第一像素電路之間的距離大於第一電路列的複數個第一像素電路中的其他第一像素電路之間的距離。
根據一個實施例，第一級以及第二級可以在與第一方向相交的第二方向上設置於相鄰的多個單位像素行之間。
根據一個實施例，複數個第一像素電路以及複數個第二像素電路相對於與閘極驅動器相鄰的單位像素行中的複數個第一發光元件以及複數個第二發光元件而在第二方向上移位。
根據一個實施例，在複數個第一像素電路中，與第一級相鄰的像素電路與最鄰近於與第一級相鄰的像素電路的像素電路之間的距離小於第一電路列的其他像素電路之間的距離。
根據一個實施例，顯示區域包含：複數個第三發光元件，其在第一方向上設置於第一電路列與第二電路列之間的第三像素列中；複數個第三像素電路，其在第一方向上設置於在第二方向上與第二電路列相鄰的第三電路列中；以及第三級，其設置於第三電路列的複數個第三像素電路之間，其提供閘極訊號至第三電路列的複數個第三像素電路。
根據一個實施例，第一級與第二級之間的距離可以大於第二級與第三級之間的距離。
根據一個實施例，顯示區域包含：複數個第四發光元件，其在第一方向上設置於在第二方向上與第三電路列相鄰的一第四像素列中；複數個第五發光元件，其在第一方向上設置於在第二方向上與第四像素列分隔開的第五像素列中；複數個第四像素電路以及複數個第五像素電路，其在第一方向上分別設置於依序地設置於第四像素列與第五像素列之間的第四電路列以及第五電路列中；第四級，其設置於第四電路列的複數個第四像素電路之間，其提供閘極訊號至第四電路列的複數個第四像素電路；以及第五級，其設置於第五電路列的複數個第五像素電路之間，其提供閘極訊號至第五電路列的複數個第五像素電路。
根據一個實施例，第三級與第四級之間的距離以及第一級與第二級之間的距離可以實質上相同，並且第四級與第五級之間的距離以及第二級與第三級之間的距離可以實質上相同。
根據一個實施例，顯示區域包含：複數個第六發光元件，其在第一方向上設置於在第二方向上與第五像素列分隔開的第六像素列中；複數個第六像素電路，其在第一方向上設置於在第二方向上與第六像素列相鄰的第六電路列中；以及第六級，其設置於第六電路列的複數個第六像素電路之間，其提供閘極訊號至第六電路列的複數個第六像素電路，第五像素列與第六像素列之間不設置像素電路，並且相鄰的像素列之間的距離實質上相等。
根據一個實施例，第五級與第六級之間的距離可以大於第一級與第二級之間的距離。
根據一個實施例，顯示區域可以包含設置在第二像素列與第一電路列之間的解多工器(demux)。
根據一個實施例，顯示區域可以包含扇出區域，其包含設置於第一像素列與解多工器之間的多條扇出線，並且扇出線可以電性連接焊墊部分以及解多工器。
根據一個實施例，扇出線的至少一部分在平面圖中可以與第二像素列的複數個第二發光元件重疊。
根據一個實施例，顯示區域可以包含在平面圖中與第一像素列的複數個第一發光元件重疊的靜電放電電路。
根據一個實施例，在複數個第一發光元件以及複數個第二發光元件中，各發光元件可以為覆晶微型發光二極體。
一種拼接顯示裝置可以包含：複數個顯示裝置以及連接於複數個顯示裝置之間的接合區域，其中複數個顯示裝置中的至少一個包含：顯示區域；以及非顯示區域，其鄰近於顯示區域並且包含焊墊部分，顯示區域包含：複數個第一發光元件，其在第一方向上設置於第一像素列中；複數個第一像素電路，其在第一方向上設置於第一電路列中，並且電性連接至第一像素列的複數個第一發光元件。複數個第二發光元件，其在第一方向上設置於第一像素列與第一電路列之間的第二像素列中；複數個第二像素電路，其在第一方向上設置於第二電路列中，並且電性連接至第二像素列的複數個第二發光元件；以及閘極驅動器，其包含設置於第一電路列的複數個第一像素電路之間的第一級，其提供閘極訊號至第一電路列的複數個第一像素電路，以及設置於第二電路列的複數個第二像素電路之間的第二級，其提供閘極訊號至第二電路列的複數個第二像素電路，並且在第一電路列中其間設置有第一級的複數個第一像素電路中的相鄰的第一像素電路之間的距離大於第一電路列的複數個第一像素電路中的其他第一像素電路之間的距離。
根據一個實施例，第一級以及第二級可以在與第一方向相交的第二方向上設置於相鄰的多個單位像素行之間，並且複數個第一像素電路以及複數個第二像素電路相對於與閘極驅動器相鄰的單位像素行中的複數個第一發光元件以及複數個第二發光元件而在第一方向上移位。
根據一個實施例，在複數個第一像素電路中，與第一級相鄰的像素電路與最鄰近於與第一級相鄰的像素電路的像素電路之間的距離可以小於第一電路列的其他像素電路之間的距離。
根據一個實施例，複數個顯示裝置中的至少一個可以包含：基板；以及側表面連接線，其設置於基板的上表面、基板的後表面、以及基板的上表面與後表面之間的側表面上，並且連接至焊墊部分。焊墊部分可以設置於基板的上表面上。
根據一個實施例，複數個顯示裝置中的至少一個可以包含：後表面電極，其設置於基板的後表面上；以及可撓性薄膜，其透過導電黏合元件連接至後表面電極。側表面連接線可以電性連接至後表面電極。
根據一個實施例，在複數個第一發光元件以及複數個第二發光元件中，各發光元件可以為覆晶微型發光二極體。
在根據本揭露的實施例的顯示裝置中，解多工器區域、扇出區域、以及靜電放電區域可以透過在顯示區域中的第一至第三電路列的位置變更而包含在顯示區域中。因此，可以最小化顯示裝置的非顯示區域。
進一步地，透過藉由非顯示區域的最小化來最小化顯示裝置之間的距離，拼接顯示裝置可以設計為使得相鄰的顯示裝置之間的像素間距實質上與各顯示裝置內部的像素間距相同。因此，防止或者最小化了使用者對顯示裝置之間的接合區域的識別，可以改善顯示裝置之間的不連接感，且因此可以改善影像的集中度(concentrativeness)。
透過將相鄰的單位像素列的像素電路的設置距離設計為相較於其他部分相對較寬，閘極驅動器的級可以設置在與其對應的電路列中。因此，可以改善由於顯示區域中的解多工區域、扇出區域、以及靜電放電區域的設置而導致的像素區域中的像素電路與級的設置的不規則性。
因此，在檢查包含相同配置的圖案單元中的相對差異的自動光學檢查(auto optical inspection，AOI)中，可以檢查到的線(電路列)的數量會增加。因此，可以提高顯示裝置及包括此顯示裝置的拼接顯示裝置的可靠性。
然而，本揭露的功效不限定於上述功效，並且可以在不脫離本揭露的精神以及範圍的情況下進行各種延伸。
在下文中，將參照附圖以更詳細地說明本揭露的實施例。附圖中相同的組件使用相同的元件符號來標示，並且可以省略相同組件的重複說明。
由於在本說明書中所說明的實施例是為了向本揭露所屬領域具有通常知識者清楚地說明本揭露的精神，因此本揭露不限定於在本說明書中所說明的實施例，並且應理解為本揭露的範圍包含在本揭露的精神以及範圍內的修改或者變更。
本說明書所附的圖式旨在說明本揭露。由於附圖中所示的形狀可能在必要時被誇大以及示出以幫助理解本揭露，因此本揭露不受到這些附圖的限制。例如，在本文中所揭露的形狀也可以包含與本文中所揭露的形狀實質上相同的形狀。
在說明書中，當確定與本揭露相關的配置或者功能的詳細說明可能會混淆本揭露的主題時，可以根據需要來省略其詳細說明。
在附圖中，為了便於說明以及清楚起見，可能誇大了元件的尺寸、厚度、比率、以及規模。相同的元件符號始終表示相同的元件。
如本文所使用的，單數形式「一(a)」、「一(an)」、以及「該(the)」也意圖包含複數形式，除非上下文另有明確指示。
在說明書及申請專利範圍中，出於其含義以及解釋的目的，術語「及/或(and/or)」意圖包含術語「及(and)」以及「或(or)」的任意組合。例如，A及/或B(A and/or B)」可以理解為表示「A、B、或A及B」。術語「及(and)」以及「或(or)」可以結合使用或者分開使用，並且可以理解為等同於「及/或(and/or)」。
在說明書及申請專利範圍中，出於其含義以及解釋的目的，用語「中的至少一個(at least one of)」意圖包含「選自於群組中的至少一個(at least one selected from the group of)」的含意。例如，「A及B的至少一個(at least one of A and B)」可以理解為表示「A、B、或A及B」。
將可以理解的是，儘管術語「第一(first)」、「第二(second)」等用以說明各種元件，但是這些元件不應受這些術語的限制。這些術語僅用於將一個元件與另一個元件區分開來。例如，在不脫離本揭露的範圍的情況下，在第一元件可以被稱作第二元件，並且第二元件可以被稱作第一元件。
為了便於說明，在本文中可以使用空間相對術語「下(beneath)」、「下(below)」、「低於(lower)」、「下(under)」、「上(above)」、「上(upper)」及其相似詞來說明如附圖中所繪示一個元件或組件與另一元件或組件之間的關係。應當理解的是，除了附圖中所繪示的方向之外，空間相對術語也意圖含蓋在使用或操作中的裝置的不同方向。例如，在附圖中所繪示的裝置被翻轉的情況下，位於另一裝置「下(below)」或「下(beneath)」的裝置可以位於另一裝置「上(above)」。因此，說明性術語「下(below)」可以包含較低位置以及較高位置。此裝置也可以在其他方向上定向，且因此空間相對術語可以根據方向來進行不同的解釋。
當理解的是，當在說明書中一元件(或者區域、層、部分、或其相似物)被稱作在另一元件「之上(on)」，或者「連接至(connected to)」或「耦接至(coupled to)」另一元件時，其可以直接在上述的另一元件之上，直接地連接至或耦接至上述的另一元件，或者中間元件可以設置於其間。
應當理解的是，術語「連接至(connected to)」或「耦接至(coupled to)」可以包含物理或電性的連接或耦接。
術語「重疊(overlap)」或「重疊(overlapped)」表示第一物件可以在第二物件的上方、或下方、又或一側，反之亦然。此外，術語「重疊(overlap)」可以包含層疊、堆疊、面向或面對、延伸至、覆蓋、或部分地覆蓋、又或者本領域具有通常知識者所認同以及理解任意其他合適的術語。
當一元件被說明為「不重疊(not overlapping)」或「不重疊(to not overlap)」另一元件時，其可以包含元件彼此分隔開、彼此偏移、或者彼此隔離(set aside from each other)、又或者本領域具有通常知識者所認同以及理解任意其他合適的術語。
術語「面相(face)」以及「面向(facing)」表示第一元件可以直接地或者間接地與第二元件相對。在第三元件介於第一元件與第二元件之間的情況下，第一元件以及第二元件可以理解為間接地彼此相對，但其仍然面向彼此。
當在本說明書中使用術語「包含(comprises)」、「包含(comprising)」、「包含(includes)」、及/或「包含(including)」、「具有(has)」、「具有(have)」、及/或「具有(having)」、及其變體時，指定所陳述的特徵、整數、步驟、操作、元件、組件、及/或其群組，但不排除一個或多個其他特徵、整數、步驟、操作、元件、組件、及/或其群組的存在或者添加。
在本文中使用的「約(about)」或「約(approximately)」包含所述值，並且表示在考量到相關的測量以及與特定量的測量相關的誤差(即，測量系統的限制)的情況下，由本領域具有通常知識者所確定的特定值的可接受偏差範圍內。舉例來說，「約(about)」可以表示在一個或多個標準差內，或者在所述值的±30%、20%、10%、5%內。
除非另有定義或暗示，否則本文中所使用的所有術語(包含技術術語及科學術語)具有與本揭露所屬領域具有通常知識者所理解的相同的涵義。可以進一步理解的是，除非另有明確的定義，術語，例如在常用字典中所定義的術語，應解釋為具有在其相關領域及/或本說明書的上下文中的含義一致的含義，並且除非在本文中有明確的定義，否則不應理想化或過於正式的解釋。
第1圖為根據實施例的顯示裝置的示意圖；第2圖為包含在第1圖的顯示裝置中的像素的示例的示意圖；以及第3圖為包含在第1圖的顯示裝置中的像素的示例的示意圖。
參照第1圖、第2圖、以及第3圖，顯示裝置可以包含像素PX。
顯示裝置10為用於顯示影片或者靜態影像的裝置。顯示裝置10可以用作各種產品的顯示螢幕，例如行動電話、智慧型手機、平板個人電腦(PC)、智慧型手錶、手錶電話、行動通訊終端、電子筆記、電子書、可攜式多媒體播放器(portable multimedia players，PMP)、導航設備、以及超行動個人電腦(ultra-mobile PC，UMPC)，以及電視機、筆記型電腦、顯示器、告示牌、物聯網(IOT)裝置，但不限定於此。
顯示裝置10可以形成為具有矩形形狀的平坦表面，其具有第一方向DR1上的長邊以及與第一方向DR1相交的第二方向DR2上的短邊。第一方向DR1上的長邊與第二方向DR2上的短邊相交的角可以為倒圓角以具有合適的曲率(例如，預定曲率)或者可以形成為具有直角。顯示裝置10的平面形狀不限定於四邊形，也可以形成為其他多邊形、圓形、或者橢圓形。顯示裝置10可以形成為平坦的，但不限定於此。例如，顯示裝置10可以包含形成在左端及右端並且具有恆定曲率或者可變曲率的彎曲部分。此外，顯示裝置10可以可撓地形成為彎折、彎曲、折疊、或者捲曲。
各像素PX可以表示為如第2圖以及第3圖所示的單位像素UP。各單位像素UP可以包含第一像素SP1、第二像素SP2及第三像素SP3。第2圖以及第3圖示出了單位像素UP可以包含三個像素(第一像素SP1、第二像素SP2及第三像素SP3)，但是本說明書的實施例不限定於此。
第一像素SP1、第二像素SP2及第三像素SP3可以發射不同顏色的光。第一像素SP1、第二像素SP2及第三像素SP3各別可以具有矩形、正方形、或者菱形的平面形狀。例如，第一像素SP1、第二像素SP2及第三像素SP3各別可以具有如第2圖所示的矩形的平面形狀，其具有第一方向DR1的短邊以及第二方向DR2的長邊。例如，第一像素SP1、第二像素SP2及第三像素SP3各別可以具有如第3圖所示的正方形或者菱形的平面形狀。
在一個實施例中，如第2圖所示，第一像素SP1、第二像素SP2及第三像素SP3可以在第一方向DR1上佈置(或設置)。
舉例來說，第二像素SP2與第三像素SP3中的任意一個以及第一像素SP1可以在第一方向DR1上佈置，並且另一個以及第一像素SP1可以在第二方向DR2上佈置。例如，如第3圖所示，第二像素SP2可以相對於第一像素SP1在第一方向DR1上佈置，並且第三像素SP3可以相對於第一像素SP1在第二方向DR2佈置。
第一像素SP1可以發射第一光，第二像素SP2可以發射第二光，並且第三像素SP3可以發射第三光。在此，第一光可以為紅色波長帶的光，第二光可以為綠色波長帶的光，並且第三光可以為藍色波長帶的光。紅色波長帶可以為大約600nm至750nm的波長帶，綠色波長帶可以為大約480nm至560nm的波長帶，並且藍色波長帶可以為大約370nm至460nm的波長帶，但本說明書的實施例不限定於此。
第一像素SP1、第二像素SP2及第三像素SP3各別可以包含無機發光元件，其包含作為發射光的發光元件的無機半導體。例如，無機發光元件可以為覆晶型(flip chip type)的微型發光二極體(LED)，但本說明書的實施例不限定於此。
如第2圖以及第3圖所示，第一像素SP1的面積、第二像素SP2的面積、以及第三像素SP3的面積可以實質上相同，但不限定於此。在此，像素的面積可以理解為包含在對應像素中的發光元件(或光源)的平面面積，或者發光元件的發射區域的平面面積。
第一像素SP1的面積、第二像素SP2的面積、以及第三像素SP3的面積中的至少一者可以不同於另一個區域。舉例來說，第一像素SP1的面積、第二像素SP2的面積、以及第三像素SP3的面積中的任意兩者可以實質上相同，並且另一者可以與此兩個區域不相同。舉例來說，第一像素SP1的面積、第二像素SP2的面積、以及第三像素SP3的面積可以彼此不相同。
第4圖為根據實施例的拼接顯示裝置的示意圖。
參照第4圖，拼接顯示裝置TD可以包含顯示裝置10。
顯示裝置10可以以網格形狀來佈置，但不限定於此。由於顯示裝置10在第一方向DR1(或X軸方向)或者第二方向DR2(或Y軸方向)上連接，因此拼接顯示裝置TD可以具有特定的形狀。例如，各顯示裝置10可以具有相同的尺寸，但不限定於此。作為另一示例，顯示裝置10的至少一部分可以具有不同於其他顯示裝置的尺寸。
拼接顯示裝置TD可以包含第一顯示裝置10-1至第四顯示裝置10-4。顯示裝置10的數量以及連接或耦接關係不限定於第4圖的實施例。顯示裝置10的數量可以根據顯示裝置10的尺寸及/或拼接顯示裝置TD的尺寸來確定。
第一顯示裝置10-1至第四顯示裝置10-4可以固定至安裝框架以實現大螢幕影像。
各顯示裝置10可以具有包含長邊以及短邊的矩形形狀。顯示裝置10可以設置有彼此連接的長邊或者短邊。顯示裝置10的一部分可以設置在拼接顯示裝置TD的邊緣以形成拼接顯示裝置TD的一個側邊或一側。顯示裝置10的另一部分可以設置在拼接顯示裝置TD的角落處，並且可以形成拼接顯示裝置TD的兩個相鄰的側邊。顯示裝置10的另一部分可以設置在拼接顯示裝置TD的內側，並且可以由其他顯示裝置包圍。
各顯示裝置10可以包含顯示區域DA以及非顯示區域NDA。顯示區域DA可以包含單位像素UP並且可以顯示影像。各單位像素UP可以包含第一像素SP1、第二像素SP2及第三像素SP3。第一像素SP1、第二像素SP2及第三像素SP3各別可以包含微型發光二極體。然而，這僅是一個示例，並且第一像素SP1、第二像素SP2及第三像素SP3各別可以包含：包含有機發光層的有機發光二極體、包含量子點發光層的量子點發光二極體、以及包含無機半導體的無機發光二極體中的一者。在下文中，舉例來說，以第一像素SP1、第二像素SP2及第三像素SP3各別可以包含微型發光二極體為假設來進行說明。
非顯示區域NDA可以設置在顯示區域DA周圍，並且可以圍繞顯示區域DA的至少一部分。非顯示區域NDA可以不顯示影像。
顯示裝置10可以包含在顯示區域DA中沿列及行佈置的第一像素SP1、第二像素SP2及第三像素SP3。第一像素SP1、第二像素SP2及第三像素SP3各別可以包含由像素定義層或者擋牆所限定的發射區域或者開口區域，並且可以透過發射區域或者開口區域來發射具有峰值波長的光。發射區域可以為由第一像素SP1、第二像素SP2及第三像素SP3各別的發光元件產生的光發射至顯示裝置10的外部的區域。
第一像素SP1、第二像素SP2及第三像素SP3可以沿著顯示區域DA的第一方向DR1依序地且重複地設置。
拼接顯示裝置TD可以具有整體上的平面形狀，但不限定於此。拼接顯示裝置TD可以具有立體形狀，從而為使用者提供立體效果。例如，在拼接顯示裝置TD具有立體形狀的情況下，顯示裝置10的至少一部分可以具有彎曲形狀。作為另一示例，各顯示裝置10可以具有平面形狀，並且可以以一個角度彼此連接，因此拼接顯示裝置TD可以具有立體形狀。
拼接顯示裝置TD可以包含設置在顯示區域DA之間的接合區域SM。拼接顯示裝置TD可以透過連接相鄰的各顯示裝置10的非顯示區域NDA來形成。顯示裝置10可以透過設置在接合區域SM中的接合元件或者黏合元件來彼此連接。
各顯示裝置10的顯示區域DA之間的距離可以非常近以致於接合區域SM而不被使用者識別出。例如，第一顯示裝置10-1的像素與第二顯示裝置10-2的像素之間的第一水平像素間距HPP1可以與第二顯示裝置10-2的像素之間的第二水平像素間距HPP2實質上相同。第一顯示裝置10-1的像素與第三顯示裝置10-3的像素之間的第一垂直像素間距VPP1可以與第三顯示裝置10-3的像素之間的第二垂直像素間距VPP2實質上相同。
因此，拼接顯示裝置TD可以改善顯示裝置10之間的不連接感，並且透過防止顯示裝置10之間的接合區域SM被使用者識別出，以改善影像的集中度(concentrativeness)。
第5圖為根據本揭露的實施例的顯示裝置的示意平面圖；第6圖為第5圖的顯示裝置的一部分的示例的示意平面圖；以及第7圖為第5圖的顯示裝置的另一部分的示例的示意平面圖。
參照第4圖、第5圖、第6圖、以及第7圖，各顯示裝置10可以包含顯示區域DA以及非顯示區域NDA。第5圖表示第一顯示裝置10-1的一部分。
在下文中，基於第一顯示裝置10-1的配置來說明本揭露的實施例。第二顯示裝置10-2、第三顯示裝置10-3、以及第四顯示裝置10-4可以具有與第一顯示裝置10-1的配置實質上相同或相似的配置。
顯示區域DA可以包含像素電路區域CCA、解多工器區域DMA、扇出區域FOA、以及靜電放電區域ESA。在一個實施例中，解多工器區域DMA、扇出區域FOA、以及靜電放電區域ESA可以設置在顯示區域DA的至少一側邊或者一側邊的邊緣處。在第5圖中，解多工器區域DMA、扇出區域FOA、以及靜電放電區域ESA設置在顯示區域DA的上邊緣，但其設置位置不限定於此。作為另一示例，解多工器區域DMA、扇出區域FOA、以及靜電放電區域ESA中的至少一個可以進一步設置在第一顯示裝置10-1的下邊緣、左邊緣、以及右邊緣中的至少一處。
非顯示區域NDA可以包含焊墊部分PAD。在一個實施例中，焊墊部分PAD可以透過訊號線電性連接設置在第一顯示裝置10-1的後表面上的各種驅動電路以及顯示區域DA的電路。
單位像素UP可以包含第一像素SP1、第二像素SP2及第三像素SP3。第一像素SP1、第二像素SP2及第三像素SP3各別可以包含第一像素電極ETL1(陽極AND，或像素電極)以及第二像素電極ETL2(陰極CTD，或共用電極)。例如，在各像素列中，第一像素SP1的第一像素電極ETL1以及第二像素電極ETL2、第二像素SP2的第一像素電極ETL1以及第二像素電極ETL2以及第一像素的第一方向DR1、以及第三像素SP3的第一像素電極ETL1以及第二像素電極ETL2的佈置可以重複進行。
第一像素SP1可以包含電性連接至第一像素電極ETL1以及第二像素電極ETL2的第一發光元件ED1。此外，第一像素SP1可以進一步包含透過包含在其中的第一像素電極ETL1以電性連接至第一發光元件ED1的第一像素電路PC1。
第二像素SP2可以包含電性連接至第一像素電極ETL1以及第二像素電極ETL2的第二發光元件ED2。第二像素SP2可以進一步包含透過包含在其中的第一像素電極ETL1以電性連接至第二發光元件ED2的第二像素電路PC2。
第三像素SP3可以包含電性連接至第一像素電極ETL1以及第二像素電極ETL2的第三發光元件ED3。第三像素SP3可以進一步包含透過包含在其中的第一像素電極ETL1以電性連接至第三發光元件ED3的第三像素電路PC3。
在一個實施例中，第一發光元件ED1、第二發光元件ED2、以及第三發光元件ED3各別可以設置為重疊在與其對應的第一像素電極ETL1以及第二像素電極ETL2上。
在下文中，為了便於說明，第一像素SP1的第一像素電極ETL1及第二像素電極ETL2、及/或第一發光元件ED1在附圖中被描述為第一像素SP1。相似地，第二像素SP2的第一像素電極ETL1及第二像素電極ETL2、及/或第二發光元件ED2被描述為第二像素SP2，並且第三像素SP3的第一像素電極ETL1及第二像素電極ETL2、及/或第三發光元件ED3被描述為第三像素SP3。舉例來說，以各單位像素UP具有包含如上文所定義的第一像素SP1、第二像素SP2及第三像素SP3的配置來進行說明。
儘管在第5圖中在一個像素中設置有一個發光元件，但是本揭露不限定於此。例如，第一像素SP1、第二像素SP2及第三像素SP3各別可以包含至少兩個發光元件。例如，第一像素SP1、第二像素SP2及第三像素SP3各別可以包含主發光元件以及修復發光元件(repair light emitting element)。
第一像素SP1、第二像素SP2及第三像素SP3可以設置在靜電放電區域ESA、扇出區域FOA、解多工器區域DMA、以及像素電路區域CCA中。
單位像素UP可以佈置為具有實質上均勻的像素間距。例如，在第一方向DR1上相鄰的單位像素UP之間的像素間距(例如，水平距離)可以實質上一致。在第二方向DR2上相鄰的單位像素UP之間的像素間距(例如，垂直距離)可以實質上一致。
單位像素UP可以沿著像素列以及單位像素行來佈置。例如，第一像素SP1、第二像素SP2及第三像素SP3可以佈置在第一至第九像素列PROW1、PROW2、PROW3、PROW4、PROW5、PROW6、PROW7、PROW8及PROW9中。第一至第九像素列PROW1、PROW2、PROW3、PROW4、PROW5、PROW6、PROW7、PROW8及PROW9可以沿第二方向DR2依序地佈置。由於在需要以均勻的距離來佈置包含實際發射區域的第一至第九像素列PROW1、PROW2、PROW3、PROW4、PROW5、PROW6、PROW7、PROW8及PROW9的情況下，影像的差異感等可以被最小化，因此第一至第九像素列PROW1、PROW2、PROW3、PROW4、PROW5、PROW6、PROW7、PROW8及PROW9可以以實質上相同的距離來佈置(例如，第6圖以及第7圖所示的第五距離d5)。此外，所有的像素列可以以均勻的距離(例如，第五距離d5)來佈置。
在本說明書中，單位像素行可以理解為由沿第二方向DR2佈置(或設置)的單位像素UP定義的行(像素行)。例如，第5圖中示出了第一單位像素行UCOL1、第二單位像素行UCOL2、第三單位像素行UCOL3、以及第四單位像素行UCOL4。由於在基於第一單位像素行UCOL1、第二單位像素行UCOL2、第三單位像素行UCOL3及第四單位像素行UCOL4設置的單位像素UP也需要以實質上均勻的距離來設置的情況下，影像的差異感等可以被最小化，因此第一單位像素行UCOL1、第二單位像素行UCOL2、第三單位像素行UCOL3及第四單位像素行UCOL4的單位像素UP可以以實質上相同的距離(例如，第6圖以及第7圖所示的第一距離d1)來佈置。進一步地，所有單位像素行可以以均勻的距離(例如，第一距離d1)來佈置。應當理解的是，除了其他單位像素行之外，可以進一步包含第五單位像素行UCOL5。
像素電路PC可以設置在像素電路區域CCA中。像素電路PC可以包含第一像素電路PC1、第二像素電路PC2及第三像素電路PC3。第一像素電路PC1可以向第一像素SP1的第一發光元件ED1供應驅動電流，第二像素電路PC2可以向第二像素SP2的第二發光元件ED2供應驅動電流，並且第三像素電路PC3可以向第三像素SP3的第三發光元件ED3供應驅動電流。像素電路PC可以沿著電路列佈置。第一像素電路PC1、第二像素電路PC2及第三像素電路PC3可以在第一至第九電路列CROW1、CROW2、CROW3、CROW4、CROW5、CROW6、CROW7、CROW8及CROW9中沿第一方向DR1重複地佈置。第一至第九電路列CROW1、CROW2、CROW3、CROW4、CROW5、CROW6、CROW7、CROW8及CROW9可以在第二方向DR2上依序地佈置。
第一像素列PROW1可以設置在顯示區域DA的最外側(例如，最上端)。第一像素列PROW1可以設置在顯示區域DA的一個邊緣、或上邊緣、又或者邊緣處。
靜電放電區域ESA的靜電放電電路可以設置在與第一像素SP1、第二像素SP2及第三像素SP3不同的層上。在一個實施例中，第一像素列PROW1可以與靜電放電區域ESA重疊。因此，可以最小化及/或減少非顯示區域NDA的面積。
第一像素列PROW1以及第一電路列CROW1可以彼此電性連接。例如，第一像素列PROW1的像素(第一像素SP1、第二像素SP2及第三像素SP3)可以分別連接至第一電路列CROW1的像素電路(第一像素電路PC1、第二像素電路PC2及第三像素電路PC3)。
在一個實施例中，第一像素列PROW1以及第一電路列CROW1可以在第二方向DR2上彼此間隔開，並且其間具有另一種配置。例如，第二像素列PROW2可以設置在第一像素列PROW1與第一電路列CROW1之間。在一個實施例中，扇出區域FOA可以設置在第一像素列PROW1與第一電路列CROW1之間。扇出區域FOA的扇出線可以設置在與第一像素SP1、第二像素SP2及第三像素SP3不同的層上。例如，為了最小化非顯示區域NDA，扇出區域FOA可以設置在顯示區域DA內。
扇出區域FOA的扇出線可以與像素電路PC形成在同一層上。例如，扇出線可以形成在顯示區域DA中原本要設置第一電路列CROW1的空間中。由於第一像素列PROW1以及第二像素列PROW2需要與其他像素列維持相同的距離，因此第一電路列CROW1可以設置在第二像素列PROW2的下方(或內側)。
第二像素列PROW2可以相較於第一像素列PROW1設置在顯示區域DA的更內側。在一個實施例中，第二像素列PROW2可以與扇出區域FOA重疊。
第二像素列PROW2以及第二電路列CROW2可以在第二方向DR2上彼此分隔開。在一個實施例中，第一電路列CROW1以及第三像素列PROW3可以設置在第二像素列PROW2與第二電路列CROW2之間。
在一個實施例中，第二電路列CROW2可以設置在第三像素列PROW3與第四像素列PROW4之間。第二像素列PROW2以及第二電路列CROW2可以彼此電性連接。例如，第二像素列PROW2的像素(第一像素SP1、第二像素SP2及第三像素SP3)可以分別連接至第二電路列CROW2的像素電路(第一像素電路PC1、第二像素電路PC2及第三像素電路PC3)。
在一個實施例中，包含解多工器DMX的解多工器區域DMA可以設置在第二像素列PROW2與第一電路列CROW1之間。解多工器DMX可以以分時多工(time division)方法將從扇出線提供的資料訊號(或資料電壓)供應至對應的資料線。
解多工器DMX可以形成在與像素電路PC相同的層上。例如，解多工器DMX可以形成在原本要佈置第二電路列CROW2的空間中。由於第二像素列PROW2以及第三像素列PROW3需要與其他像素列維持相同的距離，因此第二電路列CROW2可以設置在第三像素列PROW3下方(或內側)。
第三像素列PROW3可以相較於第二像素列PROW2設置在顯示區域DA的更內側。第三像素列PROW3以及第三電路列CROW3可以在第二方向DR2上彼此分隔開。第二電路列CROW2可以設置在第三像素列PROW3與第三電路列CROW3之間。
第四像素列PROW4以及第五像素列PROW5可以相較於第三像素列PROW3設置在顯示區域DA的更內側。第四像素列PROW4以及第四電路列CROW4可以在第二方向DR2上彼此相鄰，並且第五像素列PROW5以及第五電路列CROW5可以在第二方向DR2上彼此相鄰。在一個實施例中，第四像素列PROW4以及第五電路列CROW5可以設置在第四像素列PROW4與第五像素列PROW5之間。
第六像素列PROW6以及第七像素列PROW7可以相較於第五像素列PROW5設置在顯示區域DA的更內側。第六像素列PROW6以及第七像素列PROW7可以設置在像素電路區域CCA中。第六像素列PROW6以及第六電路列CROW6可以在第二方向DR2上彼此相鄰，第七像素列PROW7以及第七電路列CROW7可以在第二方向DR2上彼此相鄰。第六像素列PROW6以及第七電路列CROW7可以設置在第六像素列PROW6與第七像素列PROW7之間。
如上所述，由於各像素列需要維持均勻的距離，因此可以在第五像素列PROW5與第六像素列PROW6之間形成可以設置兩個電路列的空間(例如，包含對應於第五距離d5的長度的空間)。訊號線可以在相應的空間中佈置或者延伸。
閘極驅動器GDR可以設置在像素電路區域CCA中。閘極驅動器GDR可以向連接至像素電路PC的閘極線供應閘極訊號。閘極驅動器GDR可以連接至從像素電路區域CCA延伸的時脈線、電壓線、以及訊號線。
在一個實施例中，閘極驅動器GDR可以設置在兩個相鄰的單位像素行之間。例如，如第5圖所示，閘極驅動器GDR可以設置在第二單位像素行UCOL2與第三單位像素行UCOL3之間。
在一個實施例中，閘極驅動器GDR可以包含初始化掃描驅動器、寫入掃描驅動器、控制掃描驅動器、掃掠(sweep)驅動器、PWM(例如，脈波寬度調變)發射驅動器、以及PAM(例如，脈波振幅調變)發射驅動器中的至少一者。例如，設置在第5圖的第二單位像素行UCOL2與第三單位像素行UCOL3之間的閘極驅動器GDR可以為初始化掃描驅動器、寫入掃描驅動器、控制掃描驅動器、掃掠驅動器、PWM發射驅動器、以及PAM發射驅動器中的一者。初始化掃描驅動器、寫入掃描驅動器、控制掃描驅動器、掃掠驅動器、PWM發射驅動器、以及PAM發射驅動器各別可以設置在不同的單位像素行之間。
閘極驅動器GDR可以包含級(stages)ST1、ST2、ST3、ST4、ST5、ST6、ST7、ST8及ST9。第一級ST1至第九級ST9各別可以設置在第一電路列CROW1至第九電路列CROW9中。第一級ST1至第九級ST9可以沿第二方向DR2佈置。
在閘極驅動器GDR可以包含寫入掃描驅動器的情況下，第一級ST1至第九級ST9各別可以輸出寫入掃描訊號。
第一級ST1可以向設置在第一電路列CROW1中的閘極線供應閘極訊號。在一個實施例中，第一級ST1可以設置在第一電路列CROW1的像素電路PC之間。第一級ST1可以透過閘極線向第一電路列CROW1的像素電路PC供應閘極訊號。
例如，第一級ST1可以設置在第一電路列CROW1上的第二單位像素行UCOL2與第三單位像素行UCOL3之間的空間中。在第6圖中，為了便於說明，基於連接至像素電路PC的單位像素UP的單位像素行，將設置在第一電路列CROW1中的像素電路PC分別定義為第一行像素電路PC_C1、第二行像素電路PC_C2、第三行像素電路PC_C3、第四行像素電路PC_C4、以及第五行像素電路PC_C5。第一行像素電路PC_C1、第二行像素電路PC_C2、第三行像素電路PC_C3、第四行像素電路PC_C4、以及第五行像素電路PC_C5各別可以包含第一像素電路PC1、第二像素電路PC2及第三像素電路PC3。
為了確保用以設置第一級ST1的空間，第一級ST1的相鄰像素電路(例如，第6圖的第二行像素電路PC_C2以及第三行像素電路PC_C3)可以分別設置在兩側，其距離(例如，第四距離d4)寬於第一電路列CROW1的其他像素電路之間的距離。例如，第二行像素電路PC_C2可以設置為相對於第二單位像素行UCOL2以及包含在其中的單位像素UP而向左側移位(shifted)。第三行像素電路PC_C3可以設置為相對於第三單位像素行UCOL3以及包含在其中的單位像素UP而向右側移位。
另一方面，第一電路列CROW1的不與第一級ST1相鄰的其他像素電路(例如，第一行像素電路PC_C1、第四行像素電路PC_C4、以及第五行像素電路PC_C5)可以設置為與對應於各其他像素電路的單位像素行對齊。
因此，第二行像素電路PC_C2與最靠近其的第一行像素電路PC_C1之間的距離可以為第三距離d3，並且可以小於第一電路列CROW1的其他像素電路之間的第二距離d2以及第四距離d4。第三行像素電路PC_C3與第四行像素電路PC_C4之間因第一級ST1的設置而移位的距離也可以為第三距離d3。然而，這僅是一個示例，根據設計，第二行像素電路PC_C2與第一行像素電路PC_C1之間的距離可以不同於第三行像素電路PC_C3與第四行像素電路PC_C4之間的距離。
在此，作為不與第一級ST1相鄰的像素電路的第四行像素電路PC_C4與第五行像素電路PC_C5之間的距離可以為第二距離d2。
如上所述，為了確保在第一電路列CROW1中設置第一級ST1的空間，第一級ST1的相鄰的第二行像素電路PC_C2以及第三行像素電路PC_C3可以移位並且設置在兩側。第二行像素電路PC_C2可以佈置為相對於第二單位像素行UCOL2的發光元件ED1、ED2及ED3在第二方向DR2的對角線方向上移位。第三行像素電路PC_C3可以佈置為相對於第三單位像素行UCOL3的發光元件ED1、ED2以及ED3在第二方向DR2的對角線方向上移位。
第二級ST2可以向設置在第二電路列CROW2中的閘極線供應閘極訊號。在一個實施例中，第二級ST2可以設置在第二電路列CROW2的像素電路PC之間。第二級ST2可以透過閘極線向第二電路列CROW2的像素電路PC供應閘極訊號。
例如，第二級ST2可以設置在第二電路列CROW2上的第二單位像素行UCOL2與第三單位像素行UCOL3之間的空間中。第二級ST2與第二電路列CROW2中的像素電路PC之間的位置關係(距離等)以及參照第6圖說明的第一級ST1與第一電路列CROW1中的像素電路PC之間的位置關係(距離等)可以實質上相同。
第三級ST3可以向佈置在第三電路列CROW3中的閘極線供應閘極訊號。在一個實施例中，第三級ST3可以設置在第三電路列CROW3的像素電路PC之間。例如，第三級ST3可以設置在第三電路列CROW3上的第二單位像素行UCOL2與第三單位像素行UCOL3之間的空間中。
相似地，第四級ST4至第九級ST9各別可以向設置在第四電路列CROW4至第九電路列CROW9中的閘極線供應閘極訊號。在一個實施例中，第四級ST4至第九級ST9可以分別地設置在第四電路列CROW4至第九電路列CROW9中的像素電路PC之間。例如，第四級ST4至第九級ST9可以設置在第二單位像素行UCOL2與第三單位像素行UCOL3之間的空間中。
第7圖示出了設置在第六像素列PROW6及第七像素列PROW7以及第六電路列CROW6及第七電路列CROW7中的組件之間的位置以及設置關係，其與上文中參照第5圖以及第6圖說明的內容實質上相同或者相似，因此將省略重複的說明。
如上所述，由於在顯示裝置10的顯示區域DA中的第一電路列CROW1、第二電路列CROW2、以及第三電路列CROW3的位置改變，因此解多工器區域DMA、扇出區域FOA、以及靜電放電區域ESA可以包含在顯示區域DA中。因此，可以最小化顯示裝置10的非顯示區域NDA。
此外，拼接顯示裝置TD可以透過非顯示區域NDA的最小化來最小化顯示裝置10之間的距離，因此相鄰的顯示裝置10之間的像素間距可以設計為與各顯示裝置10內部的像素間距相同。因此，可以防止或者最小化使用者對顯示裝置10之間的接合區域SM的識別，並且可以改善顯示裝置10之間的不連接感，從而改善影像的集中度(concentrativeness)。
透過將相鄰單位像素行的像素電路的設置距離設計為相較於其他部分更寬，使得閘極驅動器GDR的級ST1至ST9可以設置在與其對應的電路列CROW1至CROW9中。因此，可以改善由於顯示區域DA中的解多工器區域DMA、扇出區域FOA、以及靜電放電區域ESA的設置而導致的像素電路區域CCA中的像素電路以及級的設置的不規則性。例如，如第5圖所示，從第四像素列PROW4或者第五像素列PROW5在第二方向DR2上設置的像素電路以及級可以規則地佈置。
因此，在檢查包含相同配置的圖案單元中的相對差異的自動光學檢查(auto optical inspection，AOI)中，其能夠檢查的線路(電路列)的數量將會增加。因此，可以提高顯示裝置10以及包含其之拼接顯示裝置TD的可靠性。
第8圖為包含在第5圖的顯示裝置中的第一單位像素行中的發光元件與像素電路之間的連接關係的示例的示意圖。
參照第5圖以及第8圖，第一單位像素行UCOL1的第一像素電路PC1、第二像素電路PC2及第三像素電路PC3可以分別電性連接至與其對應的第一像素SP1、第二像素SP2及第三像素SP3。
第一像素列PROW1的第一像素SP1、第二像素SP2及第三像素SP3可以分別電性連接至第一電路列CROW1的第一像素電路PC1、第二像素電路PC2及第三像素電路PC3。第一像素列PROW1的第一像素SP1(例如，第一像素SP1的第一像素電極ETL1)可以透過第一陽極連接線ACL1電性連接至第一電路列CROW1的第一像素電路PC1。相似地，第一像素列PROW1的第二像素SP2可以透過陽極連接線電性連接至第一電路列CROW1的第二像素電路PC2。第一像素列PROW1的第三像素SP3可以透過陽極連接線電性連接至第一電路列CROW1的第三像素電路PC3。
第一陽極連接線ACL1可以在第二方向DR2上延伸。第一陽極連接線ACL1可以從像素電路區域CCA延伸至靜電放電區域ESA。第一陽極連接線ACL1可以與第二像素列PROW2重疊。第一陽極連接線ACL1可以與扇出區域FOA以及解多工器區域DMA重疊。
第二像素列PROW2的第一像素SP1(例如，第一像素SP1的第一像素電極ETL1)可以透過第二陽極連接線ACL2電性連接至第二電路列CROW2的第一像素電路PC1。相似地，第二像素列PROW2的第二像素SP2可以透過陽極連接線ACL電性連接至第二電路列CROW2的第二像素電路PC2。第二像素列PROW2的第三像素SP3可以透過陽極連接線ACL電性連接至第二電路列CROW2的第三像素電路PC3。
第二陽極連接線ACL2可以在第二方向DR2上延伸。第二陽極連接線ACL2可以與第一電路列CROW1以及第三像素列PROW3重疊。第二陽極連接線ACL2可以與解多工器區域DMA重疊。
第三像素列PROW3的第一像素SP1可以透過第三陽極連接線ACL3電性連接至第三電路列CROW3的第一像素電路PC1。相似地，第三像素列PROW3的第二像素SP2以及第三像素SP3可以透過與第三陽極連接線ACL3相似的連接形式來分別電性連接至第三電路列CROW3的第二像素電路PC2以及第三像素電路PC3。
第三陽極連接線ACL3可以與第二電路列CROW2重疊。
第四像素列PROW4的第一像素SP1可以透過第四陽極連接線ACL4電性連接至第四電路列CROW4的第一像素電路PC1。相似地，第四像素列PROW4的第二像素SP2以及第三像素SP3可以透過與第四陽極連接線ACL4相似的連接形式來分別電性連接至第四電路列CROW4的第二像素電路PC2以及第三像素電路PC3。
第五像素列PROW5的第一像素SP1可以透過第五陽極連接線ACL5電性連接至第五電路列CROW5的第一像素電路PC1。第五像素列PROW5的第二像素SP2以及第三像素SP3可以透過與第五陽極連接線ACL5相似的連接形式來分別電性連接至第五電路列CROW5的第二像素電路PC2以及第三像素電路PC3。
第六像素列PROW6的第一像素SP1可以透過第六陽極連接線ACL6電性連接至第六電路列CROW6的第一像素電路PC1。第六像素列PROW6的第二像素SP2以及第三像素SP3可以透過與第六陽極連接線ACL6相似的連接形式來分別電性連接至第六電路列CROW6的第二像素電路PC2以及第三像素電路PC3。
第七像素列PROW7的第一像素SP1可以透過第七陽極連接線ACL7電性連接至第七電路列CROW7的第一像素電路PC1。第七像素列PROW7的第二像素SP2以及第三像素SP3可以透過與第七陽極連接線ACL7相似的連接形式來分別電性連接至第七電路列CROW7的第二像素電路PC2以及第三像素電路PC3。
第9圖為包含在第5圖的顯示裝置中的第二單位像素行中的發光元件與像素電路之間的連接關係的示例的示意圖。
參照第5圖以及第9圖，第二單位像素行UCOL2的第一像素電路PC1、第二像素電路PC2及第三像素電路PC3可以分別電性連接至對應的第一像素SP1、第二像素SP2及第三像素SP3。
在一個實施例中，由於閘極驅動器GDR設置為與第二單位像素行UCOL2相鄰，因此對應於第二單位像素行UCOL2的第一像素電路PC1、第二像素電路PC2及第三像素電路PC3可以設置為移位至一個側邊或一側(例如，在與第一方向DR1相反的方向上)。例如，第一像素電路PC1、第二像素電路PC2及第三像素電路PC3可以佈置為相對於第二方向DR2從第一像素SP1、第二像素SP2及第三像素SP3移位。
在第二單位像素行UCOL2中，第一像素列PROW1的第一像素SP1可以透過第一陽極連接線ACL1'電性連接至第一電路列CROW1的第一像素電路PC1。
在第二單位像素行UCOL2中，第二像素列PROW2的第一像素SP1可以透過第二陽極連接線ACL2'電性連接至第二電路列CROW2的第一像素電路PC1。
相似地，在第二單位像素行UCOL2中，第三像素列PROW3至第七像素列PROW7的第一像素SP1可以透過第三至第七陽極連接線ACL3'、ACL4、ACL5'、ACL6'及ACL7'電性連接至第三像素電路列CROW3至第七像素電路列CROW7'。
其餘的陽極連接線也可以與上述說明相似地連接對應的像素電路與像素。因此，將省略與上述說明重複的說明。
由於第一像素電路PC1、第二像素電路PC2及第三像素電路PC3佈置為相對於第二方向DR2而從第一像素SP1、第二像素SP2及第三像素SP3移位，因此第一至第七陽極連接線ACL1'、ACL2'、ACL3'、ACL4'、ACL5'、ACL6'及ACL7'可以包含至少一個彎曲部分以及在第一方向DR1上延伸的部分。
第10圖為包含在第5圖的顯示裝置中的像素電路區域、解多工器區域、扇出區域、靜電放電區域、以及非顯示區域的示例的示意圖。
參照第5圖、第6圖、第7圖、以及第10圖，各顯示裝置10可以包含顯示區域DA以及非顯示區域NDA。為了便於說明，在第10圖中省略了像素列。
顯示區域DA可以包含靜電放電區域ESA、扇出區域FOA、解多工器區域DMA、以及像素電路區域CCA。在一個實施例中，靜電放電區域ESA、扇出區域FOA、以及解多工器區域DMA可以設置在顯示區域DA的至少一側邊或者一側邊的邊緣處。例如，靜電放電區域ESA、扇出區域FOA、以及解多工器區域DMA可以設置在顯示區域DA的上邊緣。作為另一示例，靜電放電區域ESA、扇出區域FOA、以及解多工器區域DMA可以設置在顯示裝置10的左邊緣及右邊緣或者上邊緣及下邊緣。作為另一示例，靜電放電區域ESA、扇出區域FOA、以及解多工器區域DMA中的至少一個可以設置在顯示裝置10的至少一個邊緣或者邊緣上。非顯示區域NDA可以包含焊墊部分PAD。
靜電放電區域ESA可以包含靜電放電電路ESD。在一個實施例中，靜電放電電路ESD可以與第一像素列PROW1的第一像素SP1、第二像素SP2及第三像素SP3的至少一部分重疊。
靜電放電電路ESD可以保護扇出線FOL、解多工器DMX、以及像素電路PC不受靜電影響。靜電放電電路ESD可以釋放從外部引入的靜電以防止靜電流入至顯示區域DA。
扇出區域FOA可以包含扇出線FOL。扇出線FOL可以與第二像素列PROW2的第一像素SP1、第二像素SP2及第三像素SP3重疊。
在一個實施例中，扇出線FOL可以從焊墊部分PAD延伸至解多工器DMX。扇出線FOL可以將從焊墊部分PAD接收的資料電壓(資料訊號)供應至解多工器DMX。
在一個實施例中，扇出線FOL可以從焊墊部分PAD延伸至像素電路區域CCA。扇出線FOL可以將從焊墊部分PAD接收的時脈訊號供應至驅動閘極驅動器GDR的時脈線，並且將從焊墊部分PAD接收的電源電壓或者控制電壓供應至用以驅動閘極驅動器GDR的電壓線。
解多工器區域DMA可以包含解多工器DMX。解多工器DMX可以以分時多工方法將從扇出線FOL接收的資料電壓供應至第一資料線DL1、第二資料線DL2及第三資料線DL3。由於各顯示裝置10可以包含解多工器DMX，因此可以減少扇出線FOL的數量，並且可以減少扇出區域FOA的面積。
像素電路區域CCA可以包含資料線DL。儘管未繪示出，但在本揭露的精神以及範圍內，像素電路區域CCA可以進一步包含用於驅動像素電路PC的閘極線、時脈線、電壓線、以及用於驅動閘極驅動器GDR的進位線(carry line)、及其相似物。
資料線DL可以連接於解多工器DMX與像素電路PC之間。資料線DL可以在第二方向DR2上延伸，並且可以在第一方向DR1上彼此分隔開。資料線DL可以將從解多工器DMX接收的資料電壓供應至像素電路PC。資料線DL可以包含第一資料線DL1、第二資料線DL2及第三資料線DL3。
第一資料線DL1可以連接至各單位像素行(例如，第一單位像素行UCOL1)的第一像素電路PC1。第一資料線DL1可以依序地向設置在各單位像素行中的第一像素電路PC1供應資料電壓。
第二資料線DL2可以連接至各單位像素行(例如，第一單位像素行UCOL1)的第二像素電路PC2。第二資料線DL2可以依序地向設置在各單位像素行中的第二像素電路PC2供應資料電壓。
第三資料線DL3可以連接至各單位像素行(例如，第一單位像素行UCOL1)的第三像素電路PC3。第三資料線DL3可以依序地向設置在各單位像素行中的第三像素電路PC3供應資料電壓。
閘極驅動器GDR可以設置在像素電路區域CCA的相鄰的單位像素行之間。在一個實施例中，閘極驅動器GDR可以包含設置在第二單位像素行UCOL2與第三單位像素行UCOL3之間的級ST1至ST7。然而，這僅是一個示例，級ST1至ST7的設置位置不限定於此。例如，級ST1至ST7可以設置在第一單位像素行UCOL1與第二單位像素行UCOL2之間，或者在第三單位像素行UCOL3與第四單位像素行UCOL4之間。輸出與級ST1至ST7不相同的閘極訊號(掃描訊號等)的其他級可以進一步設置在不同像素行之間。
第一級ST1至第七級ST7可以分別設置在第一電路列CROW1至第七電路列CROW7中。第一級ST1至第七級ST7可以沿第二方向DR2佈置。
第一級ST1可以向設置在第一電路列CROW1中的閘極線供應閘極訊號。第二級ST2向設置在第二電路列CROW2中的閘極線供應閘極訊號。相似地，第三級ST3至第七級ST7可以分別向設置在第三電路列CROW3至第七電路列CROW7中的閘極線供應閘極訊號。
相鄰的級之間在第二方向DR2上的距離可以根據上述電路列(例如，CROW1至CROW7)的佈置位置來確定。在一個實施例中，由於第三像素列PROW3設置於第一電路列CROW1與第二電路列CROW2之間，因此第一級ST1與第二級ST2在第二方向DR2上的距離可以設定為第六距離d6。
第二電路列CROW2以及第三電路列CROW3可以彼此相鄰，並且第二級ST2與第三級ST3之間在第二方向DR2上的距離可以設定為第七距離d7。第七距離d7可以小於第六距離d6。
第四像素列PROW4可以設置在第三電路列CROW3與第四電路列CROW4之間，並且第三級ST3與第四級ST4之間在第二方向DR2上的距離可以設定為第六距離d6。
第四電路列CROW4以及第五電路列CROW5可以彼此相鄰，第四級ST4與第五級ST5之間在第二方向DR2上的距離可以為第七距離d7。
第五像素列PROW5以及第六像素列PROW6可以設置在第五電路列CROW5與第六電路列CROW6之間。可以進一步在第五像素列PROW5與第六像素列PROW6之間插入額外的空間，使得第五像素列PROW5與第六像素列PROW6之間的距離與其他相鄰像素列(例如，第四像素列PROW4以及第五像素列PROW5)相等。因此，第五級ST5與第六級ST6之間在第二方向DR2上距離可以設置為第八距離d8。第八距離d8可以大於第六距離d6。
第六電路列CROW6以及第七電路列CROW7可以彼此相鄰，並且第六級ST6與第七級ST7之間在第二方向DR2上距離可以為第七距離d7。
第八級ST8可以設置在與第七級ST7相距第八距離d8處。例如，第七級ST7之後的級的佈置可以具有可交替重複第八距離d8以及第七距離d7的形式。
因此，包含第二單位像素行UCOL2以及第三單位像素行UCOL3的區域的電路佈置可以具有源自於第四電路列CROW4的規則型態(pattern)。因此，在對顯示區域DA的上部分的不規則電路列的佈置執行自動光學檢查的情況下，可以檢查的電路列的數量可以增加。
第11圖為第10圖的靜電放電區域以及扇出區域的一部分的示例的放大圖。
參照第10圖以及第11圖，連接至焊墊部分PAD的扇出線FOL可以包含第一線電阻器R1以及第二線電阻器R2。在一個實施例中，第一線電阻器R1以及第二線電阻器R2各別可以以Z字形(zigzag)圖案形成。
第一線電阻器R1以及第二線電阻器R2各別的長度可以根據扇出線FOL的位置而不同地進行設計。例如，透過調整扇出線FOL的第一線電阻器R1以及第二線電阻器R2各別的長度，扇出線FOL可以具有實質上相同的電阻值。
靜電放電電路ESD可以設置為鄰近扇出線FOL。一些或多個靜電放電電路ESD可以連接於扇出線FOL與閘極關斷(gate-off)電壓線VGHL之間，並且其他靜電放電電路ESD可以連接於扇出線FOL以及閘極導通(gate-on)電壓線VGLL之間。
閘極關斷電壓線VGHL可以為傳輸閘極關斷電壓的訊號線，閘極關斷電壓用以關斷包含在顯示區域DA中的電晶體。閘極導通電壓線VGLL可以為傳輸閘極導通電壓的訊號線，閘極導通電壓用以導通包含在顯示區域DA中的電晶體。在閘極關斷電壓為邏輯高位準的情況下，閘極導通電壓可以為邏輯低位準。相反地，在閘極關斷電壓為邏輯低位準的情況下，閘極導通電壓可以為邏輯高位準。
靜電放電電路ESD可以連接至扇出線FOL的第一線電阻器R1與第二線電阻器R2之間的部分，但不限定於此。靜電放電電路ESD可以釋放從外部引入的靜電，以防止靜電流入至顯示區域DA。
第12圖為包含在第5圖的顯示裝置中的級(stages)以及閘極線的示例的示意圖。
參照第5圖、第10圖、以及第12圖，閘極驅動器GDR可以設置在像素電路區域CCA中。
閘極驅動器GDR可以向連接至像素電路PC的閘極線GL1至GL7供應閘極訊號。閘極驅動器GDR可以包含向電路列CROW1至CROW7各別的像素電路PC供應閘極訊號的級ST1至ST7。
第一級ST1至第七級ST7可以分別設置在第一至第七電路列CROW1至CROW7中。例如，第一級ST1可以設置在透過分別在相反的方向上移位對應於第一電路列CROW1的第二單位像素行UCOL2的像素電路PC以及對應於第一電路列CROW1的第三單位像素行UCOL3的像素電路PC而提供的空間中。
因此，對應於第二單位像素行UCOL2的像素電路PC與對應於第三單位像素行UCOL3的像素電路PC之間在第一方向DR1上的距離可以大於對應於第一單位像素行UCOL1的像素電路PC與對應於第二單位像素行UCOL2的像素電路PC之間在第一方向DR1上的距離。
在一個實施例中，第一級ST1可以連接至在第一方向DR1上以及在與第一方向DR1相反的方向上延伸的第一閘極線GL1。第一閘極線GL1可以連接至第一電路列CROW1的各像素電路PC。
第二級ST2可以連接至在第一方向DR1上以及在與第一方向DR1相反的方向上延伸的第二閘極線GL2。第二閘極線GL2可以連接至第二電路列CROW2的各像素電路PC。
第三級ST3可以連接至在第一方向DR1上以及在與第一方向DR1相反的方向上延伸的第三閘極線GL3。第三閘極線GL3可以連接至第三電路列CROW3的各像素電路PC。
第四級ST4至第七級ST7可以分別連接至第四閘極線GL4至第七閘極線GL7。第四閘極線GL4至第七閘極線GL7可以分別連接至第四電路列CROW4至第七電路列CROW7的像素電路PC。
第13圖為包含在第5圖的顯示裝置中的像素列的級以及閘極線的示例的示意圖。
參照第5圖、第10圖、以及第13圖，閘極驅動器GDR可以包含輸出不同閘極訊號的驅動器。各驅動器可以包含級。
在一個實施例中，不同的驅動器的級可以設置在不同單位像素行之間。為了便於說明，第13圖示出了對應於一個電路列的級及閘極線以及像素電路PC。可以理解的是，第13圖的佈置關係將擴展及/或應用至其他電路列。
在一個實施例中，閘極驅動器GDR可以包含初始化掃描驅動器GIDR、寫入掃描驅動器GWDR、控制掃描驅動器GCDR、掃掠驅動器SWDR、PWM發射驅動器PWDR、以及PAM發射驅動器PADR。
初始化掃描驅動器GIDR可以包含初始化掃描級GIST。寫入掃描驅動器GWDR可以包含寫入掃描級GWST。控制掃描驅動器GCDR可以包含控制掃描級GCST。掃掠驅動器SWDR可以包含掃掠級SWST。PWM發射驅動器PWDR可以包含PWM級PWST。PAM發射驅動器PADR可以包含PAM級PAST。
在一個實施例中，初始化掃描級GIST、寫入掃描級GWST、控制掃描級GCST、掃掠級SWST、PWM級PWST、以及PAM級PAST可以設置在相同的電路列CROW中。初始化掃描級GIST、寫入掃描級GWST、控制掃描級GCST、掃掠級SWST、PWM級PWST、以及PAM級PAST可以設置在不同的單位像素行之間。例如，對應於至少三個單位像素行的像素電路PC(例如，至少三個像素電路)可以設置在初始化掃描級GIST與寫入掃描級GWST之間。
在一個實施例中，閘極線GL可以包含初始化掃描線GIL、寫入掃描線GWL、控制掃描線GCL、掃掠訊號線SWPL、PAM發射控制線PAEL、以及PWM發射控制線PWEL。例如，第12圖的第一閘極線GLl可以包含第一初始化掃描線、第一寫入掃描線、第一控制掃描線、第一掃掠訊號線、第一PAM發射控制線、以及第一PWM發射控制線。
初始化掃描級GIST可以透過初始化掃描線GIL向電路列CROW的像素電路PC供應初始化掃描訊號。
寫入掃描級GWST可以透過寫入掃描線GWL向電路列CROW的像素電路PC供應寫入掃描訊號。
控制掃描級GCST可以透過控制掃描線GCL向電路列CROW的像素電路PC供應控制掃描訊號。
掃掠級SWST可以透過掃掠訊號線SWPL向電路列CROW的像素電路PC供應掃描訊號。
PWM級PWST可以透過PWM發射控制線PWEL向電路列CROW的像素電路PC供應PWM發射控制訊號。
PAM級PAST可以透過PAM發射控制線PAEL向電路列CROW的像素電路PC供應PAM發射控制訊號。
第14圖為包含在第5圖的顯示裝置中的閘極驅動器的配置的示例的示意圖。
參照第5圖、第12圖、第13圖、以及第14圖，閘極驅動器GDR可以設置在第一顯示裝置10-1的顯示區域DA中。
如參照第5圖、第12圖、以及第13圖所說明的，閘極驅動器GDR可以包含插入至電路列中的級。
在一個實施例中，閘極驅動器GDR可以包含初始化掃描驅動器GIDR、寫入掃描驅動器GWDR、控制掃描驅動器GCDR、掃掠驅動器SWDR、PWM發射驅動器PWDR、以及PAM發射驅動器PADR。在一個實施例中，初始化掃描驅動器GIDR、寫入掃描驅動器GWDR、控制掃描驅動器GCDR、掃掠驅動器SWDR、PWM發射驅動器PWDR、以及PAM發射驅動器PADR各別可以由行(columns)來形成。
例如，相同初始化掃描驅動器GIDR的級可以相對於顯示區域DA的虛擬中心軸CX對稱地設置。相對於中心軸CX的左右兩側的初始化掃描驅動器GIDR可以實質上被相同地驅動(可以輸出相同的訊號)。
相似地，相同寫入掃描驅動器GWDR的級可以相對於中心軸CX對稱地設置。相同控制掃描驅動器GCDR的級可以相對於中心軸CX對稱地設置。
相同掃掠驅動器SWDR的級可以相對於中心軸CX對稱地設置。相同PWM發射驅動器PWDR的級可以相對於中心軸CX對稱地設置。相同PAM發射驅動器PADR的級可以相對於中心軸CX對稱地設置。
因此，可以改善在水平方向(例如，平行於第一方向DR1的方向)上從閘極驅動器GDR供應的訊號的電阻電容(RC)延遲、訊號失真、及其相似情況。
在一個實施例中，掃掠驅動器SWDR、PWM發射驅動器PWDR、以及PAM發射驅動器PADR各別可以包含四行的級。例如，也可以在中心軸CX的左側配置兩行的級，並且在中心軸CX的右側對稱地配置兩行的級。
然而，這僅是示例，初始化掃描驅動器GIDR、寫入掃描驅動器GWDR、控制掃描驅動器GCDR、掃掠驅動器SWDR、PWM發射驅動器PWDR、以及PAM發射驅動器PADR各別的位置，以及設置有級的行的數量不限定於此。初始化掃描驅動器GIDR、寫入掃描驅動器GWDR、控制掃描驅動器GCDR、掃掠驅動器SWDR、PWM發射驅動器PWDR、以及PAM發射驅動器PADR的配置可以設計為最小化訊號失真及/或訊號損失。
第15A圖為用於第5圖的顯示裝置的自動光學檢查的檢測圖案的示例的示意圖。
參照第5圖以及第15A圖，可以以預設圖案單元對像素電路區域CCA執行自動光學檢查。
自動光學檢查可以將包含兩個水平像素(包含發光元件以及像素電路的配置)以及兩個垂直像素(包含發光元件以及像素電路的配置)的區域設定為檢測圖案AOI_PAT1。例如，檢測圖案AOI_PAT1可以包含2列×2行的像素。
自動光學檢查可以在將檢測圖案AOI_PAT1沿第二方向DR2移動檢測圖案AOI_PAT1的垂直寬度的同時，重複地檢查對應行中的檢測圖案AOI_PAT1之間是否存在差異。由此，可以檢測在諸如光製程(photo process)以及蝕刻製程的圖案化單元製程中可能發生的缺陷(短路/開路、縫隙、針孔、殘留物、異物、及其相似物)。
作為自動光學檢查的條件，對應於檢測圖案AOI_PAT1的區域的結構需要實質上相同。
在相關技術的顯示裝置設計中，級可以形成在像素列之間的空的空間中。例如，級形成在第五像素列PROW5之後，並且形成在第五像素列PROW5與第六像素列PROW6之間的空間以及第七像素列PROW7與第八像素列PROW8之間的空間中。因此，相關技術的像素電路區域的規則性需要從第十三電路列開始，而對於第一電路列至第十二電路列的自動光學檢查是不可能的。
然而，在根據本揭露的實施例的顯示裝置10中，級ST1至ST9被插入至電路列CROW1至CROW9中的每一列中，因此電路可以從第四像素列PROW4開始在從第四像素列PROW4的向下方向上規則地設置。在所有像素列以及電路列皆設定為偶數的情況下，可以設定從第五電路列CROW5開始的檢測圖案AOI_PAT1，如第15A圖所示。
因此，可以在其上執行自動光學檢查的線路(電路列以及像素列)的數量可以增加。因此，可以提高顯示裝置10以及包含其之拼接顯示裝置TD的可靠性。
第15B圖為用於第5圖的顯示裝置的自動光學檢查的檢測圖案的示例的示意圖。
參照第5圖以及第15B圖，可以以預設圖案單元來對像素電路區域CCA執行自動光學檢查。
檢測圖案AOI_PAT2可以設定為包含2列×2行的像素的區域。在一個實施例中，在所有像素列以及電路列設定為偶數的情況下，檢測圖案AOI_PAT2可以設定為從第四電路列CROW4開始，如第15B圖所示。
第16圖為第5圖的顯示裝置的示例的示意剖面圖。
參照第16圖，各顯示裝置10可以包含基板SUB、像素電路層PCL、以及顯示元件層DPL。
堆疊結構可以形成在基板SUB的前表面以及後表面中的每一個上。例如，像素電路層PCL以及顯示元件層DPL可以設置在基板SUB的前表面上。
像素電路層PCL可以包含光阻擋層BML、緩衝層BF、主動層ACTL、第一閘極絕緣層GI1、第一閘極層GTL1、第二閘極絕緣層GI2、第二閘極層GTL2、層間絕緣層ILD、第一源極金屬層SDL1、第一通孔層VIA1、第一保護層PAS1、第二源極金屬層SDL2、第二通孔層VIA2、第二保護層PAS2、第三源極金屬層SDL3、第三通孔層VIA3，以及第三保護層PAS3。
顯示元件層DPL可以包含第四源極金屬層SDL4、陽極層ANDL、第四通孔層VIA4、以及第四保護層PAS4。
第五保護層PAS5、後表面電極BTE、引線LDL、第五通孔層VIA5、第六保護層PAS6、以及可撓性薄膜FPCB可以設置在基板SUB的後表面上。
電性連接於基板SUB的前表面以及後表面的側表面連接線SCL可以設置在基板SUB的側表面上。
基板SUB可以支撐各顯示裝置10。基板SUB可以為基底基板或基底元件。在本揭露的精神以及範圍內，基板SUB可以為能夠彎曲、折疊、捲曲等的可撓性基板。例如，基板SUB可以包含諸如聚醯亞胺(polyimide，PI)的聚合物樹脂的絕緣材料，但不限定於此。作為另一示例，基板SUB可以為包含玻璃材料的剛性基板。
光阻擋層BML可以設置在基板SUB上。光阻擋層BML可以為由鉬(Mo)、鋁(Al)、鉻(Cr)、金(Au)、鈦(Ti)、鎳(Ni)、釹(Nd)、以及銅(Cu)、或者其合金。
在一個實施例中，光阻擋層BML可以連接至電晶體TFT(例如，驅動電晶體)的一個電極(例如，源電極)。舉例來說，光阻擋層BML可以與電晶體TFT的主動層ACTL的至少一部分重疊，並且阻擋入射至主動層ACTL的光，從而穩定電晶體TFT的操作特性。
緩衝層BF可以設置在基板SUB上。緩衝層BF可以包含能夠防止空氣或者濕氣滲透的無機材料。緩衝層BF可以包含彼此交替堆疊的多個無機層。例如，緩衝層BF可以為多層，其中氮化矽層、氮氧化矽層、氧化矽層、氧化鈦層、以及氧化鋁層中的一個或多個無機層可以彼此交替堆疊。
主動層ACTL可以設置在緩衝層BF上。主動層ACTL可以包含電晶體TFT的通道CH、源極SE、以及汲極DE。在此，電晶體TFT可以為構成像素電路PC的電晶體。可以透過對主動層ACTL進行熱處理而使得源極SE以及汲極DE變為導電的。例如，主動層ACTL可以包含多晶矽、單晶矽、低溫多晶矽、非晶矽、或者氧化物半導體。作為另一個示例，主動層ACTL可以包含設置在不同層上的第一主動層以及第二主動層。第一主動層可以包含多晶矽、單晶矽、低溫多晶矽、或者非晶矽，並且第二主動層可以包含氧化物半導體。
第一閘極絕緣層GI1可以設置在主動層ACTL上。第一閘極絕緣層GI1可以使得電晶體TFT的閘極GE與通道CH絕緣。第一閘極絕緣層GI1可以包含無機層。例如，第一閘極絕緣層GI1可以包含氮化矽層、氮氧化矽層、氧化矽層、氧化鈦層、以及氧化鋁層中的一者。
第一閘極層GTL1可以設置在第一閘極絕緣層GI1上。第一閘極層GTL1可以包含扇出線FOL、電晶體TFT的閘極GE、以及第一電容器C1的第一電容器電極CE1(例如，下電極)(參照第21圖)。第一閘極層GTL1可以為由鉬(Mo)、鋁(Al)、鉻(Cr)、金(Au)、鈦(Ti)、鎳(Ni)、釹(Nd)、以及銅(Cu)、或者其合金中的任意一者形成的單層或者多層。
扇出線FOL可以連接至穿透過第一保護層PAS1、第二保護層PAS2、第三保護層PAS3、層間絕緣層ILD、以及第二閘極絕緣層GI2的焊墊部分PAD。扇出線FOL可以從焊墊部分PAD延伸至顯示區域DA，從而減小非顯示區域NDA的尺寸。
第二閘極絕緣層GI2可以設置在第一閘極層GTL1上。第二閘極絕緣層GI2可以使得第一閘極層GTL1與第二閘極層GTL2絕緣。第二閘極絕緣層GI2可以包含無機層。例如，第二閘極絕緣層GI2可以包含氮化矽層、氮氧化矽層、氧化矽層、氧化鈦層、以及氧化鋁層中的一者。
第二閘極層GTL2可以設置在第二閘極絕緣層GI2上。第二閘極層GTL2可以包含第一電容器C1的第二電容器電極CE2。第二閘極層GTL2可以為由鉬(Mo)、鋁(Al)、鉻(Cr)、金(Au)、鈦(Ti)、鎳(Ni)、釹(Nd)、以及銅(Cu)、或者其合金中的任意一者形成的單層或者多層。
層間絕緣層ILD可以設置在第二閘極層GTL2上。層間絕緣層ILD可以使得第一源極金屬層SDL1與第二閘極層GTL2絕緣。層間絕緣層ILD可以包含無機層。例如，層間絕緣層ILD可以包含氮化矽層、氮氧化矽層、氧化矽層、氧化鈦層、以及氧化鋁層中的一者。
第一源極金屬層SDL1可以設置在層間絕緣層ILD上。第一源極金屬層SDL1可以包含連接電極CCE。連接電極CCE可以連接至穿透過第一保護層PAS1以及第一通孔層VIA1的陽極連接線ACL(參照第8圖以及第9圖)。連接電極CCE可以透過穿透過層間絕緣層ILD、第二閘極絕緣層GI2、以及第一閘極絕緣層GI1以連接至電晶體TFT的汲極DE。因此，連接電極CCE可以電性連接陽極連接線ACL與汲極DE。
第一源極金屬層SDL1可以為由鉬(Mo)、鋁(Al)、鉻(Cr)、金(Au)、鈦(Ti)、鎳(Ni)、釹(Nd)、以及銅(Cu)、或者其合金中的任意一者形成的單層或者多層。
第一通孔層VIA1可以設置在第一源極金屬層SDL1上。第一通孔層VIA1可以平坦化第一源極金屬層SDL1的上端。第一通孔層VIA1可以包含諸如丙烯酸樹脂、環氧樹脂、酚醛樹脂、聚醯胺樹脂、或者聚醯亞胺樹脂的有機層。
第一保護層PAS1可以設置在第一通孔層VIA1上，以保護第一源極金屬層SDL1。第一保護層PAS1可以包含無機層。例如，第一保護層PAS1可以包含氮化矽層、氮氧化矽層、氧化矽層、氧化鈦層、以及氧化鋁層中的一者。
第二源極金屬層SDL2可以設置在第一通孔層VIA1上。第二源極金屬層SDL2可以包含陽極連接線ACL。陽極連接線ACL可以連接至穿透過第二保護層PAS2以及第二通孔層VIA2的陽極連接電極ACE。
陽極連接線ACL可以透過穿透過第一保護層PAS1以及第一通孔層VIA1以連接至連接電極CCE。因此，陽極連接線ACL可以電性連接陽極連接電極ACE與連接電極CCE。
第二源極金屬層SDL2可以為由鉬(Mo)、鋁(Al)、鉻(Cr)、金(Au)、鈦(Ti)、鎳(Ni)、釹(Nd)、以及銅(Cu)、或者其合金中的任意一者形成的單層或者多層。
第二通孔層VIA2可以設置在第二源極金屬層SDL2上。第二通孔層VIA2可以平坦化第二源極金屬層SDL2的上端。第二通孔層VIA2可以包含諸如丙烯酸樹脂、環氧樹脂、酚醛樹脂、聚醯胺樹脂、或者聚醯亞胺樹脂的有機層。
第二保護層PAS2可以設置在第二通孔層VIA2上，以保護第二源極金屬層SDL2。第二保護層PAS2可以包含無機層。例如，第二保護層PAS2可以包含氮化矽層、氮氧化矽層、氧化矽層、氧化鈦層、以及氧化鋁層中的一者。
第三源極金屬層SDL3可以設置在第二通孔層VIA2上。第三源極金屬層SDL3可以包含陽極連接電極ACE。陽極連接電極ACE可以連接至穿透過第三保護層PAS3以及第三通孔層VIA3的第一陽極電極AND1。陽極連接電極ACE可以透過穿透過第二保護層PAS2以及第二通孔層VIA2以連接至陽極連接線ACL。因此，陽極連接電極ACE可以電性連接陽極AND與陽極連接線ACL。
第三源極金屬層SDL3可以為由鉬(Mo)、鋁(Al)、鉻(Cr)、金(Au)、鈦(Ti)、鎳(Ni)、釹(Nd)、以及銅(Cu)、或者其合金中的任意一者形成的單層或者多層。
第三通孔層VIA3可以設置在第三源極金屬層SDL3上。第三通孔層VIA3可以平坦化第三源極金屬層SDL3的上端。第三通孔層VIA3可以包含諸如丙烯酸樹脂、環氧樹脂、酚醛樹脂、聚醯胺樹脂、或者聚醯亞胺樹脂的有機層。
第三保護層PAS3可以設置在第三通孔層VIA3上，以保護第三源極金屬層SDL3。第三保護層PAS3可以包含無機層。例如，第三保護層PAS3可以包含氮化矽層、氮氧化矽層、氧化矽層、氧化鈦層、以及氧化鋁層中的一者。
第四源極金屬層SDL4可以設置在第三保護層PAS3上。第四源極金屬層SDL4可以包含第一陽極電極AND1、第一陰極電極CTD1、以及第一焊墊電極PAD1。第一陽極電極AND1可以透過穿透過第三保護層PAS3以及第三通孔層VIA3以連接至陽極連接電極ACE。第一陰極電極CTD1可以透過穿透過第三保護層PAS3以及第三通孔層VIA3以連接至電源線。第一焊墊電極PAD1可以透過穿透過第一保護層PAS1、第二保護層PAS2、第三保護層PAS3、層間絕緣層ILD、以及第二閘極絕緣層GI2以連接至扇出線FOL。
第四源極金屬層SDL4可以為由鉬(Mo)、鋁(Al)、鉻(Cr)、金(Au)、鈦(Ti)、鎳(Ni)、釹(Nd)、以及銅(Cu)、或者其合金中的任意一者形成的單層或者多層。
陽極層ANDL可以設置在第四源極金屬層SDL4上。陽極層ANDL可以包含第二陽極電極AND2、第二陰極電極CTD2、以及第二焊墊電極PAD2。陽極層ANDL可以包含諸如氧化銦錫(ITO)或者氧化銦鋅(IZO)的透明導電材料(transparent conductive material，TCO)。
第一陽極電極AND1以及第二陽極電極AND2可以形成陽極AND，並且第一陰極電極CTD1以及第二陰極電極CTD2可以形成陰極CTD。第一焊墊電極PAD1以及第二焊墊電極PAD2可以形成焊墊部分PAD。
焊墊部分PAD可以設置在非顯示區域NDA中的第三保護層PAS3上。焊墊部分PAD可以將從側表面連接線SCL接收的電壓或訊號供應至扇出線FOL。第二焊墊電極PAD2可以透過側表面連接線SCL電性連接至引線LDL。
第四通孔層VIA4可以設置在其中未形成陽極AND以及陰極CTD的第三保護層PAS3上。第四通孔層VIA4可以平坦化第三保護層PAS3的上端。第四通孔層VIA4可以包含諸如丙烯酸樹脂、環氧樹脂、酚醛樹脂、聚醯胺樹脂、或者聚醯亞胺樹脂的有機層。
第四保護層PAS4可以設置在第四通孔層VIA4上，並且可以覆蓋陽極AND、陰極CTD、以及焊墊部分PAD的一部分。第四保護層PAS4可以包含無機層。例如，第四保護層PAS4可以包含氮化矽層、氮氧化矽層、氧化矽層、氧化鈦層、以及氧化鋁層中的一者。
第四保護層PAS4可以不覆蓋並且可以暴露出陽極AND的上表面的一部分。發光元件ED可以接觸未被第四保護層PAS4覆蓋的陽極AND以及陰極CTD。
第五保護層PAS5可以設置在基板SUB的後表面上，以平坦化基板SUB的後表面。第五保護層PAS5可以包含無機層。例如，第五保護層PAS5可以包含氮化矽層、氮氧化矽層、氧化矽層、氧化鈦層、以及氧化鋁層中的一者。
後表面電極BTE可以設置在第五保護層PAS5的一個表面、或表面、又或後表面之上。後表面電極BTE可以將從可撓性薄膜FPCB接收的電壓或者訊號透過引線LDL供應至側表面連接線SCL。後表面電極BTE可以透過導電黏合元件ACF電性連接至可撓性薄膜FPCB。
後表面電極BTE可以包含第一後表面電極BTE1以及第二後表面電極BTE2。第一後表面電極BTE1可以設置在第五保護層PAS5的一個表面、或表面、又或後表面之上。第一後表面電極BTE1可以為由鉬(Mo)、鋁(Al)、鉻(Cr)、金(Au)、鈦(Ti)、鎳(Ni)、釹(Nd)、以及銅(Cu)、或者其合金中的任意一者形成的單層或者多層。
第二後表面電極BTE2可以設置在第一後表面電極BTE1的一個表面、或表面、又或後表面之上。第二後表面電極BTE2可以包含諸如氧化銦錫(ITO)或者氧化銦鋅(IZO)的透明導電材料(TCO)。
引線LDL可以設置在第五保護層PAS5的一個表面、或表面、又或後表面之上。引線LDL可以由與第一後表面電極BTE1同層的相同材料或者類似材料來形成。引線LDL可以將從後表面電極BTE接收的電壓或者訊號供應至側表面連接線SCL。
側表面連接線SCL可以設置在基板SUB的下表面邊緣、側表面、以及上表面邊緣之上。側表面連接線SCL的一個端部或者一端可以連接至引線LDL，並且側表面連接線SCL的另一端可以連接至焊墊部分PAD。
側表面連接線SCL可以穿透過基板SUB、緩衝層BF、第一閘極絕緣層GI1、第二閘極絕緣層GI2、層間絕緣層ILD、第一保護層PAS1、第二保護層PAS2、以及第三保護層PAS3。
第五通孔層VIA5可以覆蓋後表面電極BTE的後表面以及引線LDL的至少一部分。第五通孔層VIA5可以平坦化基板SUB的下端。第五通孔層VIA5可以包含諸如丙烯酸樹脂、環氧樹脂、酚醛樹脂、聚醯胺樹脂、或者聚醯亞胺樹脂的有機層。
第六保護層PAS6可以設置在第五通孔層VIA5的一個表面、或表面、又或後表面之上，以保護後表面電極BTE以及引線LDL。第六保護層PAS6可以包含無機層。例如，第六保護層PAS6可以包含氮化矽層、氮氧化矽層、氧化矽層、氧化鈦層、以及氧化鋁層中的一者。
可撓性薄膜FPCB可以設置在第六保護層PAS6的一個表面、或表面、又或後表面之上。可撓性薄膜FPCB可以使用黏合元件來附接至第六保護層PAS6的後表面。可撓性薄膜FPCB的一個側邊或一側可以透過後表面電極BTE、引線LDL、以及側表面連接線SCL向設置在基板SUB上的焊墊部分PAD供應電壓或者訊號。可撓性薄膜FPCB的另一側可以連接至基板SUB下方或下側的源極電路板、或其相似物。可撓性薄膜FPCB可以將從源電路板提供的訊號傳輸至顯示裝置10。
導電黏合元件ACF可以將可撓性薄膜FPCB附接至後表面電極BTE的後表面。例如，導電黏合元件ACF可以包含各向異性導電膜。在導電黏合元件ACF可以包含各向異性導電膜的情況下，導電黏合元件ACF可以在後表面電極BTE與可撓性薄膜FPCB接觸的區域中具有導電性，並且可以將可撓性薄膜FPCB電性連接至後表面電極BTE。
顯示裝置10可以透過包含設置在基板SUB下方或下側的可撓性薄膜FPCB、設置在基板SUB上的焊墊部分PAD、以及電性連接可撓性薄膜FPCB以及焊墊部分PAD的後表面電極BTE、引線LDL及側表面連接線SCL，以最小化非顯示區域NDA的面積。
發光元件ED可以設置在陽極AND以及陰極CTD上。在實施例中，發光元件ED可以包含覆晶型微型發光二極體，其包含分別面向陽極AND以及陰極CTD的第一接觸電極CTE1以及第二接觸電極CTE2。
發光元件ED可以由諸如氮化鎵(GaN)的無機材料形成。發光元件ED的寬度、長度及高度的各尺寸可以為數微米至數百微米。例如，發光元件ED的寬度、長度及高度的各尺寸可以為約100微米或者更小。
可以透過在諸如矽晶片的半導體基板上進行生長以形成發光元件ED。發光元件ED可以從矽晶片轉移或者直接轉移至基板SUB的陽極AND以及陰極CTD上。舉例來說，發光元件ED可以透過使用靜電頭的靜電方法，或者使用諸如聚二甲基矽氧烷(polydimethylsiloxane，PDMS)或矽的彈性聚合物材料作為轉移基板的沖壓(stamp)方法，來轉移至基板SUB的陽極AND以及陰極CTD上。
發光元件ED可以包含基底基板SSUB、n型半導體NSEM、主動層MQW、p型半導體PSEM、第一接觸電極CTE1、以及第二接觸電極CTE2。
基底基板SSUB可以為藍寶石基板，但本說明書的實施例不限定於此。
n型半導體NSEM可以設置在基底基板SSUB的一個表面或表面上。例如，n型半導體NSEM可以設置在基底基板SSUB的下表面上。n型半導體NSEM可以由摻雜有諸如矽(Si)、硒(Se)、鍺(Ge)、或錫(Sn)的n型導電摻雜物的氮化鎵(GaN)形成。
主動層MQW可以設置在n型半導體NSEM的一個表面或表面的一部分上。主動層MQW可以包含單量子井結構或者多量子井結構的材料。在主動層MQW可以包含多量子井結構的材料的情況下，主動層MQW可以具有井層以及阻障層可彼此交替堆疊的結構。此時，井層可以由氮化銦鎵(InGaN)形成，阻障層可由氮化鎵(GaN)或氮化鋁鎵(AlGaN)形成，但不限定於此。舉例來說，主動層MQW可以具有大帶隙能量的半導體材料以及小帶隙能量的半導體材料可彼此交替堆疊的結構，並且可以根據發射的光的波長帶而進一步包含不同的III族至V族的半導體材料。
p型半導體PSEM可以設置在主動層MQW的一個表面或表面上。p型半導體PSEM可以由摻雜有諸如鎂(Mg)、鋅(Zn)、鈣(Ca)、或者鋇(Ba)的p型導電摻雜物的氮化鎵(GaN)形成。
第一接觸電極CTE1可以設置在p型半導體PSEM上，並且第二接觸電極CTE2可以設置在n型半導體NSEM的一個表面或表面的另一部分上。其上設置有第二接觸電極CTE2的n型半導體NSEM的一個表面或表面的另一部分可以設置為與其上設置有主動層MQW的n型半導體NSEM的一個表面或表面的一部分分隔開。
第一接觸電極CTE1以及陽極AND可以透過諸如各向異性導電膜或者各向異性導電膏的導電黏合元件來彼此黏合。舉例來說，第一接觸電極CTE1以及陽極AND可以透過焊接製程來彼此黏合。
在一個實施例中，第二接觸電極CTE2以及陰極CTD可以透過諸如各向異性導電膜或者各向異性導電膏的導電黏合元件來彼此黏合。舉例來說，第二接觸電極CTE2以及陰極CTD可以透過焊接製程來彼此黏合。
第17圖為第5圖的顯示裝置的示例的示意剖面圖。
在第17圖中，使用與參照第16圖說明的元件符號相同的符號，並且將省略對這些組件的重複說明。除了在第17圖中添加了擋牆BNK之外，第17圖的顯示裝置可以與第16圖的顯示裝置實質上相同。
參照第17圖，各顯示裝置10可以包含基板SUB、像素電路層PCL、以及顯示元件層DPL。
在一個實施例中，顯示元件層DPL可以進一步包含擋牆BNK。擋牆BNK可以與發光元件ED相鄰設置。擋牆BNK可以為限定像素的發射區域的結構。擋牆BNK可以包含至少一種光阻擋材料及/或反射材料，以防止光(或射線)在相鄰像素(或發光元件ED)之間洩漏。根據一個實施例，可以在擋牆BNK上各別地設置及/或形成反射材料層，以進一步提高從各像素發射的光的效率。擋牆BNK可以包含增強發光元件ED與陽極AND及陰極CTD之間的黏合力，且同時穩定地固定發光元件ED的有機材料。
擋牆BNK可以吸收外部光線以提高螢幕的對比度。根據一個實施例，擋牆BNK可以具有黑色。
第18圖為第5圖的顯示裝置的示例的示意剖面圖。
在第18圖中，使用與參照第16圖說明的元件符號相同的符號，並且將省略對這些組件的重複說明。除了在第18圖中添加了覆蓋層COV之外，第18圖的顯示裝置可以與第16圖的顯示裝置實質上相同。
參照第18圖，各顯示裝置10可以包含基板SUB、像素電路層PCL、以及顯示元件層DPL。
在一個實施例中，顯示裝置10可以進一步包含覆蓋層COV。覆蓋層COV可以使用中間層CTL來設置在顯示元件層DPL上。覆蓋層COV可以突出至基板SUB的側表面(或顯示裝置的非顯示區域NDA)之外。
中間層CTL可以為用於加強顯示元件層DPL以及覆蓋層COV之間的黏合力的透明黏合層(或黏合層)，例如光學透明黏合層，但不限定於此。根據一個實施例，中間層CTL可以包含由具有絕緣特性以及黏合特性的絕緣材料形成的填充物。
覆蓋層COV可以包含依序設置在中間層CTL上的第一層FL以及第二層SL。
第一層FL可以為透光率控制層，其設計為降低外部光或從顯示裝置10反射的光的透射率的透光率控制層。可以透過第一層FL來防止相鄰的顯示裝置10之間的距離被從外部視覺識別。第一層FL可以包含相位延遲層，但不限定於此。
第二層SL可以為防眩光層，其設計為漫反射外部光以防止由於外部光的反射而導致影像的可見度降低。由顯示裝置10顯示的影像的對比度可以透過第二層SL來增加。第二層SL可以包含偏光板，但不限定於此。
第19圖為第5圖的顯示裝置的示例的示意剖面圖。
在第19圖中，使用與參照第16圖說明的元件符號相同的符號，並且將省略對這些組件的重複說明。除了在第19圖中包含倒角部分CHM之外，第19圖的顯示裝置可以與第16圖的顯示裝置實質上相同。
參照第19圖，各顯示裝置10可以包含基板SUB、像素電路層PCL、以及顯示元件層DPL。
在一個實施例中，基板SUB可以包含形成在上表面與側表面及/或後表面與側表面之間的倒角部分CHM(或倒角表面)。基板SUB的側表面SF3可以透過倒角部分CHM而具有傾斜度。因此，可以防止圍繞基板SUB的上表面、側表面、以及後表面的側表面連接線SCL斷開。在顯示裝置10實現拼接顯示裝置TD的情況下，倒角部分CHM可以防止各顯示裝置10的基板SUB受到碰撞以及損壞。
第20圖為包含在第4圖的拼接顯示裝置中的顯示裝置彼此連接的示例的示意剖面圖。
參照第4圖、第16圖、第17圖、第18圖、第19圖、以及第20圖，拼接顯示裝置TD可以包含彼此相鄰地連接的第一顯示裝置10-1以及第二顯示裝置10-2。
第一顯示裝置10-1可以包含第一基板SUB1、發光元件ED、以及第一覆蓋層COV1。第一基板SUB1、發光元件ED、以及第一覆蓋層COV1可以沿第三方向DR3依序地堆疊。第二顯示裝置10-2可以包含第二基板SUB2、發光元件ED、以及第二覆蓋層COV2。第二基板SUB2、發光元件ED、以及第二覆蓋層COV2可以沿第三方向DR3依序地堆疊。
第一覆蓋層COV1以及第二覆蓋層COV2各別可以具有與參照第18圖說明的覆蓋層COV實質上相同的配置。
第一基板SUB1以及第二基板SUB2各別可以包含參照第16圖至第19圖說明的基板SUB以及像素電路層PCL。
第一顯示裝置10-1以及第二顯示裝置10-2各別可以包含倒角部分CHM。在第一顯示裝置10-1與第二顯示裝置10-2組合的情況下，倒角部分CHM可以防止第一基板SUB1以及第二基板SUB2發生碰撞以及損壞。
發光元件ED以及位於發光元件ED之間的擋牆BNK可以設置在第一基板SUB1以及第二基板SUB2中的每一個上。
第一覆蓋層COV1可以設置為覆蓋第一基板SUB1以及安裝在其上的發光元件ED，以保護第一基板SUB1以及發光元件ED不受外部影響。
第二覆蓋層COV2可以設置為覆蓋第二基板SUB2以及安裝在其上的發光元件ED，以保護第二基板SUB2以及發光元件ED不受外部影響。
第一覆蓋層COV1以及第二覆蓋層COV2可以降低由形成在第一基板SUB1(或顯示裝置10-1)以及第二基板SUB2(或第二顯示裝置10-2)之間形成的間隙G所形成的接合區域SM的可見度，並且可以改善第一顯示裝置10-1以及第二顯示裝置10-2之間的顏色偏差(color deviation)。
第一覆蓋層COV1可以突出至第一基板SUB1的邊緣EDG之外，並且第二覆蓋層COV2可以突出至第二基板SUB2的邊緣EDG之外。第一基板SUB1與第二基板SUB2之間的間隙G可以大於第一覆蓋層COV1與第二覆蓋層COV2之間的間隙。
在一個實施例中，附加元件ADL可以設置在第一基板SUB1與第二基板SUB2之間的間隙G中。
可以設置附加元件ADL以吸收入射於間隙G上的光。附加元件ADL可以覆蓋第一基板SUB1以及第二基板SUB2的倒角部分CHM。附加元件ADL可以填充第一基板SUB1與第一覆蓋層COV1之間以及第二基板SUB2與第二覆蓋層COV2之間的空間。附加元件ADL可以防止異物或濕氣被引入至第一基板SUB1與第一覆蓋層COV1之間以及第二基板SUB2與第二覆蓋層COV2之間的各別空間中。附加元件ADL可以包含吸收光的材料。作為示例，附加元件ADL可以包含感光材料，但不限定於此。
第21圖為包含在第5圖的顯示裝置中的像素的等效電路的示意圖。第22圖為包含在第21圖的像素中的像素電路的示例的示意平面圖。
參照第16圖、第21圖、以及第22圖，像素PX可以包含像素電路PC以及發光元件ED。
發光元件ED可以為微米尺寸或奈米尺寸的無機發光二極體。
在一個實施例中，像素電路PC可以包含PWM電路PWMC以及電流產生電路CGC。電流產生電路CGC可以產生供應至發光元件ED的一個大小的定電流(在下文中，稱作驅動電流)。PWM電路PWMC可以基於PWM資料電壓V_PWM來控制驅動電流供應至發光元件ED的時間。
如第22圖所示，初始化電壓線VIL、初始化掃描線GIL、寫入掃描線GWL、PWM發射控制線PWEL、水平電源線HVDL、閘極關斷電壓線VGHL、掃掠訊號線SWPL、控制掃描線GCL、PAM發射控制線PAEL、測試訊號線TSTL以及第三電源線VSL可以在第一方向DR1上延伸，並且可以在第二方向DR2上分隔開。初始化電壓線VIL、初始化掃描線GIL、寫入掃描線GWL、PWM發射控制線PWEL、水平電源線HVDL、閘極關斷電壓線VGHL、掃掠訊號線SWPL、控制掃描線GCL、PAM發射控制線PAEL、測試訊號線TSTL、以及第三電源線VSL可以由設置在層間絕緣層ILD上的第一源極金屬層SDL1形成。
例如，初始化掃描線GIL、寫入掃描線GWL、PWM發射控制線PWEL、控制掃描線GCL、PAM發射控制線PAEL、以及測試訊號線TSTL可以分別通過穿透過層間絕緣層ILD以及第二閘極絕緣層GI2的接觸孔以連接至各個對應電晶體的閘極。
例如，初始化電壓線VIL、水平電源線HVDL、閘極關斷電壓線VGHL、掃掠訊號線SWPL、以及第三電源線VSL可以分別通過穿透過第一閘極絕緣層GI1以及第二閘極絕緣層GI2的接觸孔以連接至各個對應電晶體的源極SE或者汲極DE。
資料線DL、垂直電源線VVDL、以及PAM資料線RDL可以在第二方向DR2上延伸，並且可以在第一方向DR1上分隔開。資料線DL、垂直電源線VVDL、以及PAM資料線RDL可以由設置在第一保護層PAS1上的第二源極金屬層SDL2形成。
資料線DL以及PAM資料線RDL可以通過穿透過第一保護層PAS1、第一通孔層VIA1、層間絕緣層ILD、第二閘極絕緣層GI2、以及第一閘極絕緣層GI1的接觸孔以連接至各個對應電晶體的源極SE或者汲極DE、。
在一個實施例中，垂直電源線VVDL以及水平電源線HVDL可以設置在不同的層上，並且可以通過穿透過第一保護層PAS1以及第一通孔層VIA1的接觸孔彼此連接。垂直電源線VVDL以及水平電源線HVDL可以形成第一電源線VDL1。
在一個實施例中，雖然未示出，第二電源線VDL2可以由設置在第二保護層PAS2上的第三源極金屬層SDL3形成。第二電源線VDL2可以通過穿透過第二保護層PAS2、第二通孔層VIA2、第一保護層PAS1、以及第一通孔層VIA1的接觸孔連接至第六電晶體T6以及第七電晶體T7。
第一電晶體T1至第十九電晶體T19各別可以以與參照第16圖說明的電晶體TFT的結構相似的結構來堆疊。例如，第一電晶體T1至第十九電晶體T19中的每一個可以包含通道CH、源極SE、形成在主動層ACTL中的汲極DE、以及形成在第一閘極層GTL1中的閘極GE。為了便於說明，在第22圖中，形成在第一閘極層GTL1中的閘極以及與閘極重疊的主動層ACTL的通道CH部分被定義為第一電晶體T1至第十九電晶體T19。可以理解的是，主動層ACTL的通道CH的兩側分別為源極SE以及汲極DE(或一個電極以及另一個電極)。
在一個實施例中，包含通道CH的主動層ACTL、第一電晶體T1至第十九電晶體T19的源極SE以及汲極DE可以彼此整合。
第一電容器C1、第二電容器C2、以及第三電容器C3中的每一個可以以與參照第16圖說明的第一電容器C1的結構相似的結構來堆疊。例如，第一電容器C1、第二電容器C2、以及第三電容器C3各別可以包含形成在第一閘極層GTL1中的下電極以及形成在第二閘極層GTL2中的上電極。
在一個實施例中，電流產生電路CGC可以包含第一電晶體T1至第十一電晶體T11以及第一電容器C1。
第一電晶體T1可以產生在發光週期期間供應至發光元件ED的驅動電晶體以作為驅動電晶體。
第二電晶體T2可以連接於PAM資料線RDL與第二節點N2之間。第二電晶體T2的閘極可以通過接觸孔連接至寫入掃描線GWL。第二電晶體T2可以響應於供應至寫入掃描線GWL的寫入掃描訊號而導通。
PAM資料電壓V_PAM可以供應至PAM資料線RDL。PAM資料電壓V_PAM可以確定驅動電流的大小。與有機發光二極體不同，作為無機發光二極體的發光元件ED的發光亮度對於驅動電流變化不敏感。因此，發光元件ED的發光亮度可以透過供應驅動電流的時間而非驅動電流的大小來進行控制。
在一個實施例中，在本揭露的精神以及範圍內，PAM資料電壓V_PAM可以以相同的大小供應至發射相同顏色的光的相同類型的子像素，而不論灰度級或其相似參數。然而，這僅是示例，PAM資料電壓V_PAM可以根據參考值而改變。
第三電晶體T3可以電性連接於第一電晶體T1的閘極(例如，第一節點N1)與第一電晶體T1的汲極(例如，第三節點N3)之間。第三電晶體T3的閘極可以連接至寫入掃描線GWL。
第三電晶體T3可以與第二電晶體T2共同地導通，以二極體連接第一電晶體T1，從而補償第一電晶體T1的閾值電壓。在一個實施例中，第三電晶體T3可以具有閘極共連接的電晶體串聯連接的形式。例如，如第22圖所示，第三電晶體T3的閘極可以劃分為兩個分支，並且兩個分支各別可以與主動層ACTL重疊。
第四電晶體T4可以連接於第一節點N1與供應初始化電源Vint的電壓的初始化電壓線VIL之間。第四電晶體T4的閘極可以通過接觸孔連接至初始化掃描線GIL。第四電晶體T4可以響應於供應至初始化掃描線GIL的初始化掃描訊號而導通。在第四電晶體T4導通的情況下，初始化電源Vint的電壓可以供應至第一節點N1。例如，可以初始化第一電晶體T1的閘極電壓。
在一個實施例中，第四電晶體T4可以採用閘極共連接的電晶體串聯連接的形式。例如，如第22圖所示，第四電晶體T4的閘極可以劃分為兩個分支，並且兩個分支各別可以與主動層ACTL重疊。
初始化電源Vint的電壓可以足夠低以導通電晶體。
第五電晶體T5可以連接於第三節點N3與發光元件ED的陽極電極(例如，第四節點N4)之間。例如，第五電晶體T5的汲極可以通過接觸孔連接至陽極連接電極ACE。陽極連接電極ACE可以通過接觸孔連接至第16圖的上部陽極AND。
第五電晶體T5的閘極可以通過接觸孔連接至PAM發射控制線PAEL。第五電晶體T5可以響應於供應至PAM發射控制線PAEL的PAM發射控制訊號而導通。
第六電晶體T6可以連接於供應第二電源VDD2的電壓的第二電源線VDL2與第二節點N2之間。第六電晶體T6的閘極可以通過接觸孔連接至PWM發射控制線PWEL。第六電晶體T6可以響應於供應至PWM發射控制線PWEL的PWM發射控制訊號而導通。在一個實施例中，PWM發射控制訊號以及PAM發射控制訊號可以同時地提供。
第七電晶體T7可以連接於第二電源線VDL2與第一電容器C1的第二電容器電極CE2(如第16圖所示，例如上電極)之間。第一電容器C1的第二電容器電極CE2可以形成在第二閘極層GTL2中。第七電晶體T7的閘極可以通過接觸孔連接至PWM發射控制線PWEL。
第七電晶體T7可以響應於PWM發射控制訊號而導通。因此，第一電容器C1的第二電容器電極CE2可以在發射期間連接至第二電源VDD2。
第八電晶體T8可以連接於供應第一電源VDD1的電壓的第一電源線VDL1與第一電容器C1的第二電容器電極CE2之間。例如，第八電晶體T8的一個電極可以通過接觸孔連接至垂直電源線VVDL，並且另一個電極可以通過接觸孔連接至第一電容器C1的第二電容器電極CE2。
第八電晶體T8的閘極可以通過接觸孔連接至控制掃描線GCL。第八電晶體T8可以響應於控制掃描訊號而導通。在第八電晶體T8導通的情況下，第一電源VDD1的電壓可以供應至第一電容器C1的第二電容器電極CE2。
第一電源VDD1的電壓以及第二電源VDD2的電壓可以相同也可以不相同。
寫入掃描訊號、初始化掃描訊號、以及控制掃描訊號可以在非發射周期中供應。可以在寫入掃描訊號之前供應初始化掃描訊號。可以在與寫入掃描訊號相同的時序供應控制掃描訊號。然而，這僅是示例，可以在供應寫入掃描訊號之後供應控制掃描訊號。
第一電容器C1的第一電容器電極CE1可以連接至第一電晶體T1的閘極，例如第一節點N1。例如，第一電容器C1的第一電容器電極CE1以及第一電晶體T1的閘極可以彼此整合。第一電晶體T1的閘極與第一電容器C1的第二電容器電極CE2重疊的部分可以理解為第一電容器電極CE1。
第一電容器C1可以用作儲存PAM資料電壓V_PAM的儲存電容器。
第九電晶體T9可以連接在對應於第四節點N4的第五電晶體T5的汲極與初始化電壓線VIL之間。第九電晶體T9的一個電極可以通過接觸孔連接至初始化電壓線VIL。
第九電晶體T9的閘極可以通過接觸孔連接至控制掃描線GCL。第九電晶體T9可以響應於控制掃描訊號將初始化電源Vint的電壓供應至第四節點N4。因此，初始化電源Vint的電壓可以透過陽極連接電極ACE供應至陽極AND。
第十電晶體T10可以連接於第四節點N4與供應第三電源VSS的第三電源線VSL之間。第十電晶體T10可以響應於供應至測試訊號線TSTL的測試電壓而導通。
在製造過程中，在連接發光元件ED與像素電路PC之前，第十電晶體T10可以根據測試電壓而導通以檢查像素電路PC是否異常。第十電晶體T10的一個電極可以通過接觸孔電性連接至陽極連接電極ACE，並且另一個電極可以通過接觸孔連接至第三電源線VSL。供應至第三電源線VSL的第三電源VSS的電壓可以低於第一電源VDD1以及第二電源VDD2的電壓。例如，第三電源VSS的電壓可以對應於接地電壓。
第十電晶體T10的閘極可以通過接觸孔連接至測試訊號線TSTL。
第十一電晶體T11可以連接於第三節點N3與第五電晶體T5之間。例如，第十一電晶體T11可以形成於第一電晶體T1與第五電晶體T5之間。
第十一電晶體T11的閘極可以連接至第三電容器C3的下電極。第十一電晶體T11的閘極以及第三電容器C3的下電極可以連接至第九節點N9。
第十一電晶體T11可以基於第九節點N9的電壓而導通。第十一電晶體T11的導通時間可以對應於發光元件ED的發光週期(發光佔空比)。
PWM電路PWMC可以基於PWM資料電壓V_PWM來控制第十一電晶體T11的導通時間。PWM電路PWMC可以包含第十二電晶體T12至第十九電晶體T19、第二電容器C2、以及第三電容器C3。
第十二電晶體T12可以在發射周期期間基於PWM資料電壓V_PWM以及供應至掃掠訊號線SWPL的掃掠電壓而導通。第十二電晶體T12可以連接於第六節點N6與第七節點N7之間。第十二電晶體T12的閘極可以對應於第五節點N5。
第十三電晶體T13可以連接於資料線DL與第六節點N6(例如，第十二電晶體T12的一個電極)之間。
第十三電晶體T13的閘極可以通過接觸孔連接至寫入掃描線GWL。第十三電晶體T13可以響應於寫入掃描訊號將PWM資料電壓V_PWM供應至第六節點N6。
第十四電晶體T14可以連接於第五節點N5與第七節點N7之間。例如，第十二電晶體T12以及第十四電晶體T14可以透過第二源極金屬層SDL2的連接圖案彼此連接。
第十四電晶體T14的閘極可以通過接觸孔連接至寫入掃描線GWL。第十四電晶體T14可以響應於寫入掃描訊號透過將第十二電晶體T12二極體連接來補償第十二電晶體T12的閾值電壓。閾值電壓受到補償的PWM資料電壓V_PWM可以供應至第五節點N5。
在一個實施例中，第十四電晶體T14可以具有閘極共連接的電晶體串聯連接的形式。例如，如第22圖所示，第十四電晶體T14的閘極可以劃分為兩個分支，並且兩個分支各別可以與主動層ACTL重疊。
第十五電晶體T15可以連接於第五節點N5與初始化電壓線VIL之間。第十五電晶體T15的閘極可以通過接觸孔連接至初始化掃描線GIL。第十五電晶體T15可以響應於供應至初始化掃描線GIL的初始化掃描訊號將初始化電源Vint的電壓供應至第五節點N5。
在一個實施例中，第十五電晶體T15可以具有閘極共連接的電晶體串聯連接的形式。例如，如第22圖所示，第十五電晶體T15的閘極可以劃分為兩個分支，並且兩個分支各別可以與主動層ACTL重疊。
第十六電晶體T16可以連接於第一電源線VDL1與第六節點N6之間。第十六電晶體T16的閘極可以通過接觸孔連接至PWM發射控制線PWEL。
第十七電晶體T17可以連接於第七節點N7與第九節點N9之間。第十七電晶體T17的閘極可以通過接觸孔連接至PWM發射控制線PWEL。
第十六電晶體T16以及第十七電晶體T17可以響應於PWM發射控制訊號而導通。例如，第十六電晶體T16以及第十七電晶體T17可以提供第一電源線VDL1與第九節點N9之間的導電路徑。
第十八電晶體T18可以連接於連接有掃掠訊號線SWPL的第八節點N8與供應閘極關斷電壓VGH(例如，高電位電壓)的閘極關斷電壓線VGHL之間。例如，第十八電晶體T18的一個電極可以通過接觸孔連接至掃掠訊號線SWPL，並且另一個電極可以透過接觸孔連接至閘極關斷電壓線VGHL。
第十八電晶體T18可以響應於第三掃描訊號將高電位電源的電壓(閘極關斷電壓VGH)供應至第八節點N8。
因此，在第十五電晶體T15以及第十八電晶體T18同時導通的情況下，可以在第二電容器C2的兩端儲存閘極關斷電壓VGH以及初始化電源Vint之間的電壓差。
第十九電晶體T19可以連接於第九節點N9與初始化電壓線VIL之間。第十九電晶體T19的一個電極可以通過接觸孔並且透過與其連接的連接圖案來連接至第十一電晶體T11的閘極。第十九電晶體T19的另一個電極可以通過接觸孔連接至初始化電壓線VIL。
第十九電晶體T19的閘極可以通過接觸孔連接至控制掃描線GCL。第十九電晶體T19可以響應於控制掃描訊號將初始化電源Vint的電壓供應至第九節點N9。
第三電容器C3可以連接於第九節點N9與初始化電壓線VIL之間。例如，第三電容C3的下電極可以與第十五電晶體T15的閘極整合地形成，並且第三電容C3的上電極可以與其重疊以形成在第二閘極層GTL2中。第三電容器C3的上電極可以通過接觸孔連接至初始化電壓線VIL。
因此，可以在第三電容器C3中充電初始化電源Vint的電壓，並且第九節點N9可以維持初始化電源Vint的電壓。
在一個實施例中，第十九電晶體T19可以具有閘極共連接的電晶體串聯連接的形式。例如，如第22圖所示，第十九電晶體T19的閘極可以具有彎曲形狀，並且兩個部分可以與主動層ACTL重疊。
此後，在第五電晶體T5以及第六電晶體T6導通的情況下，可以在第二電源線VDL2與第三電源線VSL之間形成電流路徑以導通第十一電晶體T11，並且發光元件ED可以發射光。例如，發光元件ED的發射可以在第十二電晶體T12的關斷狀態下開始。
PWM電路PWMC可以基於在第五節點N5處設定的電壓來控制發光元件ED的發射時間。例如，PWM電路PWMC可以透過基於在第五節點N5處設定的電壓控制第十一電晶體T11的操作來控制驅動電流的供應。
在一個實施例中，PWM資料電壓V_PWM可以具有使得第十二電晶體T12關斷的電壓範圍。例如，PWM資料電壓V_PWM可以確定在約10V至約15V的電壓範圍內。此時，第一電源VDD1的電壓可以為約10V。因此，在第十六電晶體T16以及第十七電晶體T17導通，並且第一電源VDD1的電壓供應至第六節點N6的情況下，第十二電晶體T12的閘極-源極電壓大於或等於閾值電壓，因此第十二電晶體T12可以關斷。在第十二電晶體T12關斷的情況下，第十一電晶體T11可以透過儲存在第三電容器C3中的初始化電源Vint的電壓來維持導通狀態，並且可以維持發光元件ED的發射時間。
然而，在第五節點N5的電壓發生變化，並且第十二電晶體T12的閘極-源極電壓降低至小於閾值電壓的情況下，則第十二電晶體T12可以導通，並且可以供應第一電源VDD1以關斷第十一電晶體T11。因此，可以停止發光元件ED的發射。
具體地，供應至掃掠訊號線SWPL的掃掠電壓可以與PAM發射控制訊號以及PWM發射控制訊號的供應同步地改變。例如，掃掠電壓可以具有在供應PAM發射控制訊號以及PWM發射控制訊號的周期期間減小的三角波形。例如，掃掠電壓可以為從約15V線性減少至約10V的電壓，但不限定於此。
由於掃掠電壓的變化透過第二電容器C2連接或者耦接至第五節點N5，因此第五節點N5的電壓可以根據掃掠電壓的變化而變化。因此，第十二電晶體T12導通的時間點可以根據PWM資料電壓V_PWM的寫入而設定在第五節點N5的電壓大小來確定，並且可以控制發光元件的發射時間。
可以透過控制發光元件的發射時間來調節發光亮度。
然而，像素電路的結構受到第21圖以及第22圖的限制，並且各種像素電路結構皆是可能的。
第23圖為第4圖的拼接顯示裝置的示例的方塊圖。
在第23圖中，為了便於說明，示出了第一顯示裝置10-1以及主機系統HOST。
參照第4圖以及第23圖，根據一個實施例的拼接顯示裝置TD可以包含廣播調諧部分210、訊號處理器220、顯示器230、揚聲器240、使用者輸入端250、硬碟260、網路通訊器270、使用者介面(UI)產生器280、以及控制器290。
主機系統HOST可以實現為電視系統、家庭電影院系統、機上盒、導航系統、DVD播放器、藍光播放器、個人電腦(personal computer，PC)、行動電話系統、以及平板電腦中的一種。
使用者的命令可以以各種格式輸入至主機系統HOST。例如，可以將透過使用者的觸碰輸入的命令輸入至主機系統HOST。此外，可以將透過鍵盤輸入或遙控器的按鈕輸入的使用者的命令輸入至主機系統HOST。
主機系統HOST可以從外部接收對應於原始影像的原始影片資料。主機系統HOST可以以顯示裝置的數量來劃分原始影片資料。例如，主機系統HOST可以響應於第一顯示裝置10-1、第二顯示裝置10-2、第三顯示裝置10-3、以及第四顯示裝置10-4，而將原始影片資料劃分為對應於第一影像的第一影片資料、對應於第二影像的第二影片資料、對應於第三影像的第三影片資料、以及對應於第四影像的第四影片資料。
主機系統HOST可以將第一影片資料傳輸至第一顯示裝置10-1，將第二影片資料傳輸至第二顯示裝置10-2，將第三影片資料傳輸至第三顯示裝置10-3，並且將第四影片資料傳輸至第四顯示裝置10-4。
第一顯示裝置10-1可以根據第一影片資料來顯示第一影像，第二顯示裝置10-2可以根據第二影片資料來顯示第二影像，第三顯示裝置10-3可以根據第三影片資料來顯示第三影像，並且第四顯示裝置10-4可以根據第四影片資料來顯示第四影像。因此，使用者可以觀看在第一顯示裝置10-1、第二顯示裝置10-2、第三顯示裝置10-3、以及第四顯示裝置10-4上顯示的由第一影像至第四影像組合的原始影像。
第一顯示裝置10-1可以包含廣播調諧部分210、訊號處理器220、顯示器230、揚聲器240、使用者輸入端250、硬碟260、網路通訊器270、使用者介面產生器280、以及控制器290。
廣播調諧部分210可以根據控制器290的控制，以透過調諧期望的頻道頻率(例如，預定頻道頻率)來經由天線接收相應頻道的廣播訊號。廣播調諧部分210可以包含頻道檢測模組以及射頻解調模組。
由廣播調諧部分210解調的廣播訊號可以由訊號處理器220來處理，並且輸出至顯示器230以及揚聲器240。在此，訊號處理器220可以包含解多工器221、視訊解碼器222、視訊處理器223、音訊解碼器224、以及附加資料處理器225。
解多工器221可以將解調的廣播訊號分離成視訊訊號、音訊訊號、以及附加資料。分離的視訊訊號、音訊訊號、以及附加資料可以分別由視訊解碼器222、音訊解碼器224、以及附加資料處理器225來進行恢復。此時，在傳輸廣播訊號的情況下，視訊解碼器222、音訊解碼器224、以及附加資料處理器225可以將訊號恢復為與編碼格式相對應的解碼格式。
在一個或多個實施例中，經解碼的視訊訊號可由視訊處理器223轉換以適應滿足顯示器230的輸出標準的垂直頻率、解析度、螢幕比例、及其相似參數，且經解碼的音訊訊號可以輸出至揚聲器240。
顯示器230可以包含其上顯示影像的顯示面板以及用於控制顯示面板的驅動的面板驅動器。
使用者輸入端250可以接收由主機系統HOST發送的訊號。使用者輸入端250可以設置為用以接收使用者的與其他顯示裝置(例如，第5圖的顯示裝置10-2至10-4)通訊相關的命令的選擇的資料、由主機系統HOST發送的頻道選擇相關的資料、以及使用者介面(UI)目錄的選擇及操作來進行輸入。
儲存裝置260可以儲存包含作業系統程式、記錄的廣播節目、動態影像、照片、以及其他資料的各種軟體程式，並且可以實現為諸如硬碟(hard disk)或非揮發性記憶體的儲存媒介。
網路通訊器270可以用於與主機系統HOST以及其他顯示裝置10-2至10-4的近距離通訊，並且可以在本揭露的精神及範圍內實現為行動通訊、資料通訊、藍牙、射頻、乙太網路、及其相似物的包含天線場型(antenna pattern)的通訊模組。
網路通訊器270可以為透過將在稍後說明的天線場型(antenna pattern)的用於行動通訊的技術標準或者通訊方法(例如，全球行動通訊系統(Global System for Mobile communication，GSM)、分碼多重進接(Code Division Multi Access，CDMA)、分碼多重進接2000(CDMA2000)、增強型語音資料最佳化或增強型語音資料(Enhanced Voice-Data Optimized or Enhanced Voice-Data Only，EV-DO)、寬頻分碼多重進接(Wideband CDMA，WCDMA)、高速下列封包存取(High Speed Uplink Packet Access，HSDPA)、高速上列封包存取(High Speed Uplink Packet Access，HSUPA)、長期演進技術(Long Term Evolution，LTE)、進階長期演進技術(Long Term Evolution-Advanced，LTE-A)、5G、及其相似技術)，而可以與行動通訊網路上的基站、外部終端、以及伺服器中的至少一個發送/接收無線電訊號。
網路通訊器270可以透過將在稍後說明的天線場型來根據無線網路技術在通訊網路中發送以及接收無線訊號。無線網路技術可以包含，例如無線區域網路(Wireless LAN，WLAN)、無線保真(Wireless Fidelity，Wi-Fi)、無線保真直連(Wireless Fidelity Direct，Wi-Fi Direct)、數位生活網路聯盟(Digital Living Network Alliance，DLNA)、無線寬頻(Wireless Broadband，WiBro)、全球互通微波存取(World Interoperability for Microwave Access，WiMAX)、高速下列封包存取(High Speed Uplink Packet Access，HSDPA)、高速上列封包存取(High Speed Uplink Packet Access，HSUPA)、長期演進技術(Long Term Evolution，LTE)、進階長期演進技術(Long Term Evolution-Advanced，LTE-A)、及其相似技術，並且天線場型在包含上面未列出的網路技術的範圍內根據至少一種無線網路技術來發送及接收資料。
使用者介面產生器280產生用於與主機系統HOST以及其他顯示裝置10-2至10-4通訊的使用者介面目錄，並且可以透過演算法代碼以及螢幕上顯示積體電路(on-screen display IC，OSD IC)來實現。用於供主機系統HOST與其他顯示裝置通訊的使用者介面目錄可以為用於指定對口的數位電視進行通訊並且選擇期望功能的目錄。
控制器290可以負責第一顯示裝置10-1的整體控制，也可以負責主機系統HOST與其他顯示裝置10-2、10-3及10-4的通訊控制，並儲存有對應的用於控制的演算法代碼，並且其可以透過可在其中執行所儲存的演算法代碼的微控制器單元(micro controller unit，MCU)來實現。
控制器290控制根據使用者輸入端250的輸入以及選擇來透過網路通訊器270向主機系統HOST以及第二顯示裝置10-2、第三顯示裝置10-3及第四顯示裝置10-4發送對應的控制命令以及資料。當然地，在從主機系統HOST以及第二顯示裝置10-2、第三顯示裝置10-3及第四顯示裝置10-4輸入控制命令以及資料的情況下，可以根據對應的控制命令來執行操作。
在一個或多個實施例中，第二顯示裝置10-2、第三顯示裝置10-3及第四顯示裝置10-4各別的方塊圖可以與參照第23圖說明的第一顯示裝置10-1的方塊圖實質上相同，因此將省略重複的說明。
雖然本揭露已經參照實施例來說明，但是本領域具有通常知識者將理解的是，在不脫離所附申請專利範圍所揭露的本揭露的精神以及範圍的情況下，本揭露可以進行各種修改以及變更。
TD:拼接顯示裝置 10,10-1,10-2,10-3,10-4:顯示裝置 210:廣播調諧部分 220:訊號處理器 221:解多工器 222:視訊解碼器 223:視訊處理器 224:音訊解碼器 225:附加資料處理器 230:顯示器 240:揚聲器 250:使用者輸入端 260:硬碟 270:網路通訊器 280:使用者介面產生器 290:控制器 HOST:主機系統 SM:接合區域 PX:像素 HPP1:第一水平像素間距 HPP2:第二水平像素間距 VPP1:第一垂直像素間距 VPP2:第二垂直像素間距 UP:單位像素 SP1:第一像素 SP2:第二像素 SP3:第三像素 ED1,ED2,ED3:發光元件 ETL1:第一像素電極 ETL2:第二像素電極 PC:像素電路 PC1:第一像素電路 PC2:第二像素電路 PC3:第三像素電路 PC_C1:第一行像素電路 PC_C2:第二行像素電路 PC_C3:第三行像素電路 PC_C4:第四行像素電路 PC_C5:第五行像素電路 UCOL1:第一單位像素行 UCOL2:第二單位像素行 UCOL3:第三單位像素行 UCOL4:第四單位像素行 UCOL5:第五單位像素行 AND:陽極 AND1:第一陽極電極 AND2:第二陽極電極 CTD:陰極 CTD1:第一陰極電極 CTD2:第二陰極電極 DMX:解多工器 NDA:非顯示區域 DA:顯示區域 ESA:靜電放電區域 FOA:扇出區域 DMA:解多工器區域 CCA:像素電路區域 PAD:焊墊部分 PAD1:第一焊墊電極 PAD2:第二焊墊電極 GDR:閘極驅動器 SUB:基板 SUB1:第一基板 SUB2:第二基板 DPL:顯示元件層 PCL:像素電路層 BML:光阻擋層 BF:緩衝層 ADL:附加元件 ACTL,MQW:主動層 CH:通道 GE:閘極 SE:源極 DE:汲極 GI1:第一閘極絕緣層 GI2:第二閘極絕緣層 GTL1:第一閘極層 GTL2:第二閘極層 ILD:層間絕緣層 CE1:第一電容器電極 CE2:第二電容器電極 VIA1:第一通孔層 VIA2:第二通孔層 VIA3:第三通孔層 VIA4:第四通孔層 VIA5:第五通孔層 PAS1:第一保護層 PAS2:第二保護層 PAS3:第三保護層 PAS4:第四保護層 PAS5:第五保護層 PAS6:第六保護層 SDL1:第一源極金屬層 SDL2:第二源極金屬層 SDL3:第三源極金屬層 SDL4:第四源極金屬層 ANDL:陽極層 CCE:連接電極 ACE:陽極連接電極 ED:發光元件 CTE1:第一接觸電極 CTE2:第二接觸電極 PSEM:p型半導體 NSEM:n型半導體 SSUB:基底基板 BTE:後表面電極 BTE1:第一後表面電極 BTE2:第二後表面電極 SCL:側表面連接線 LDL:引線 ACF:導電黏合元件 FPCB:可撓性薄膜 TFT:電晶體 BNK:擋牆 CTL:中間層 COV:覆蓋層 COV1:第一覆蓋層 COV2:第二覆蓋層 FL:第一層 SL:第二層 CHM:倒角部分 SF3:側表面 EDG:邊緣 G:間隙 PROW1,PROW2,PROW3,PROW4,PROW5,PROW6,PROW7,PROW8,PROW9:像素列 CROW,CROW1,CROW2,CROW3,CROW4,CROW5,CROW6,CROW7,CROW8,CROW9:電路列 ST1,ST2,ST3,ST4,ST5,ST6,ST7,ST8,ST9:級 ACL,ACL1,ACL2,ACL3,ACL4,ACL5,ACL6,ACL7,ACL’,ACL1’,ACL2’,ACL3’,ACL4’,ACL5’,ACL6’,ACL7’:陽極連接線 GL,GL1,GL2,GL3,GL4,GL5,GL6,GL7:閘極線 DL,DL1,DL2,DL3:資料線 V_PWM:PWM資料電壓 RDL:PAM資料線 V_PAM:PAM資料電壓 ESD:靜電放電電路 AOI_PAT1,AOI_PAT2:檢測圖案 FOL:扇出線 R1:第一線電阻器 R2:第二線電阻器 GIL:初始化掃描線 GWL:寫入掃描線 GCL:控制掃描線 SWPL:掃掠訊號線 PAEL:PAM發射控制線 PWEL:PWM發射控制線 GIST:初始化掃描級 GWST:寫入掃描級 GCST:控制掃描級 SWST:掃掠級 PWST:PWM級 PAST:PAM級 GDR:閘極驅動器 GIDR:初始化掃描驅動器 GWDR:寫入掃描驅動器 GCDR:控制掃描驅動器 SWDR:掃掠驅動器 PWDR:PWM發射驅動器 PADR:PAM發射驅動器 VGHL:閘極關斷電壓線 VGH:閘極關斷電壓 VIL:初始化電壓線 Vint:初始化電源 VGLL:閘極導通電壓線 VDL1:第一電源線 VDL2:第二電源線 VSL:第三電源線 VDD1:第一電源 VDD2:第二電源 VSS:第三電源 TSTL:測試訊號線 VVDL:垂直電源線 HVDL:水平電源線 d1:第一距離 d2:第二距離 d3:第三距離 d4:第四距離 d5:第五距離 d6:第六距離 d7:第七距離 d8:第八距離 CX:中心軸 PWMC:PWM電路 CGC:電流產生電路 T1:第一電晶體 T2:第二電晶體 T3:第三電晶體 T4:第四電晶體 T5:第五電晶體 T6:第六電晶體 T7:第七電晶體 T8:第八電晶體 T9:第九電晶體 T10:第十電晶體 T11:第十一電晶體 T12:第十二電晶體 T13:第十三電晶體 T14:第十四電晶體 T15:第十五電晶體 T16:第十六電晶體 T17:第十七電晶體 T18:第十八電晶體 T19:第十九電晶體 N1:第一節點 N2:第二節點 N3:第三節點 N4:第四節點 N5:第五節點 N6:第六節點 N7:第七節點 N8:第八節點 N9:第九節點 C1:第一電容器 C2:第二電容器 C3:第三電容器 DR1:第一方向 DR2:第二方向 DR3:第三方向
透過參照所附圖式以更詳細地說明其實施例，本揭露的上述以及其他特徵將變得更加清楚，其中： 第1圖為根據實施例的顯示裝置的示意圖； 第2圖為包含在第1圖的顯示裝置中的像素的示例的示意圖； 第3圖為包含在第1圖的顯示裝置中的像素的示例的示意圖； 第4圖為根據實施例的拼接顯示裝置的示意圖。 第5圖為根據實施例的顯示裝置的示意平面圖； 第6圖為第5圖的顯示裝置的一部分的示例的示意平面圖； 第7圖為第5圖的顯示裝置的另一部分的示例的示意平面圖； 第8圖為包含在第5圖的顯示裝置中的第一單位像素行中的發光元件與像素電路之間的連接關係的示例的示意圖； 第9圖為包含在第5圖的顯示裝置中的第二單位像素行中的發光元件與像素電路之間的連接關係的示例的示意圖； 第10圖為包含在第5圖的顯示裝置中的像素電路區域、解多工器區域、扇出區域、靜電放電區域、以及非顯示區域的示例的示意圖； 第11圖為第10圖的靜電放電區域以及扇出區域的一部分的示例的放大圖； 第12圖為包含在第5圖的顯示裝置中的級(stages)以及閘極線的示例的示意圖； 第13圖為包含在第5圖的顯示裝置中的像素列的級以及閘極線的示例的示意圖； 第14圖為包含在第5圖的顯示裝置中的閘極驅動器的配置的示例的示意圖； 第15A圖為用於第5圖的顯示裝置的自動光學檢查的檢測圖案的示例的示意圖； 第15B圖為用於第5圖的顯示裝置的自動光學檢查的檢測圖案的示例的示意圖； 第16圖為第5圖的顯示裝置的示例的示意剖面圖； 第17圖為第5圖的顯示裝置的示例的示意剖面圖； 第18圖為第5圖的顯示裝置的示例的示意剖面圖； 第19圖為第5圖的顯示裝置的示例的示意剖面圖； 第20圖為包含在第4圖的拼接顯示裝置中的顯示裝置彼此連接的示例的示意剖面圖； 第21圖為包含在第5圖的顯示裝置中的像素的等效電路的示意圖； 第22圖為包含在第21圖的像素中的像素電路的示例的示意平面圖；以及 第23圖為第4圖的拼接顯示裝置的示例的方塊圖。
UP:單位像素
SP1:第一像素
SP2:第二像素
SP3:第三像素
ED1,ED2,ED3:發光元件
ETL1:第一像素電極
ETL2:第二像素電極
PC:像素電路
PC1:第一像素電路
PC2:第二像素電路
PC3:第三像素電路
UCOL1:第一單位像素行
UCOL2:第二單位像素行
UCOL3:第三單位像素行
UCOL4:第四單位像素行
AND:陽極
CTD:陰極
DMX:解多工器
NDA:非顯示區域
DA:顯示區域
ESA:靜電放電區域
FOA:扇出區域
DMA:解多工器區域
CCA:像素電路區域
PAD:焊墊部分
GDR:閘極驅動器
PROW1,PROW2,PROW3,PROW4,PROW5,PROW6,PROW7,PROW8,PROW9:像素列
CROW1,CROW2,CROW3,CROW4,CROW5,CROW6,CROW7,CROW8,CROW9:電路列
ST1,ST2,ST3,ST4,ST5,ST6,ST7,ST8,ST9:級
DR1:第一方向
DR2:第二方向

Claims (20)

  1. 一種顯示裝置，包含： 一顯示區域；以及 一非顯示區域，係與該顯示區域相鄰並且包含一焊墊部分，其中 該顯示區域包含： 複數個第一發光元件，係在一第一方向上設置於一第一像素列中； 複數個第一像素電路，係在該第一方向上設置於一第一電路列中，並且電性連接至該第一像素列的該複數個第一發光元件； 複數個第二發光元件，係在該第一方向上設置於該第一像素列與該第一電路列之間的一第二像素列中； 複數個第二像素電路，係在該第一方向上設置於一第二電路列中，並且電性連接至該第二像素列的該複數個第二發光元件；以及 一閘極驅動器，係包含設置於該第一電路列的該複數個第一像素電路之間的一第一級，其提供閘極訊號至該第一電路列的該複數個第一像素電路，以及設置於該第二電路列的該複數個第二像素電路之間的一第二級，其提供閘極訊號至該第二電路列的該複數個第二像素電路，並且 在該第一電路列中其間設置有該第一級的該複數個第一像素電路中的相鄰的該第一像素電路之間的距離大於該第一電路列的該複數個第一像素電路中的其他該第一像素電路之間的距離。
  2. 如請求項1所述之顯示裝置，其中該第一級以及該第二級在與該第一方向相交的一第二方向上設置於相鄰的多個單位像素行之間。
  3. 如請求項2所述之顯示裝置，其中該複數個第一像素電路以及該複數個第二像素電路相對於與該閘極驅動器相鄰的該單位像素行中的該複數個第一發光元件以及該複數個第二發光元件而在該第二方向上移位。
  4. 如請求項2所述之顯示裝置，其中在該複數個第一像素電路中，與該第一級相鄰的像素電路與最鄰近於與該第一級相鄰的像素電路的像素電路之間的距離小於該第一電路列的其他像素電路之間的距離。
  5. 如請求項2所述之顯示裝置，其中該顯示區域包含： 複數個第三發光元件，係在該第一方向上設置於該第一電路列與該第二電路列之間的一第三像素列中； 複數個第三像素電路，係在該第一方向上設置於在該第二方向上與該第二電路列相鄰的一第三電路列中；以及 一第三級，係設置於該第三電路列的該複數個第三像素電路之間，其提供閘極訊號至該第三電路列的該複數個第三像素電路。
  6. 如請求項5所述之顯示裝置，其中 該第一級與該第二級之間的距離大於該第二級與該第三級之間的距離。
  7. 如請求項6所述之顯示裝置，其中該顯示區域包含： 複數個第四發光元件，係在該第一方向上設置於在該第二方向上與該第三電路列相鄰的一第四像素列中； 複數個第五發光元件，係在該第一方向上設置於在該第二方向上與該第四像素列分隔開的一第五像素列中； 複數個第四像素電路以及複數個第五像素電路，係在該第一方向上分別設置於依序地設置於該第四像素列與該第五像素列之間的一第四電路列以及一第五電路列中； 一第四級，係設置於該第四電路列的該複數個第四像素電路之間，其提供閘極訊號至該第四電路列的該複數個第四像素電路；以及 一第五級，係設置於該第五電路列的該複數個第五像素電路之間，其提供閘極訊號至該第五電路列的該複數個第五像素電路。
  8. 如請求項7所述之顯示裝置，其中 該第三級與該第四級之間的距離以及該第一級與該第二級之間的距離實質上相同，並且 該第四級與該第五級之間的距離以及該第二級與該第三級之間的距離實質上相同。
  9. 如請求項7所述之顯示裝置，其中 該顯示區域包含： 複數個第六發光元件，係在該第一方向上設置於在該第二方向上與該第五像素列分隔開的一第六像素列中； 複數個第六像素電路，係在該第一方向上設置於在該第二方向上與該第六像素列相鄰的一第六電路列中；以及 一第六級，係設置於該第六電路列的該複數個第六像素電路之間，其提供閘極訊號至該第六電路列的該複數個第六像素電路， 該第五像素列與該第六像素列之間不設置像素電路，並且 相鄰的像素列之間的距離實質上相等。
  10. 如請求項9所述之顯示裝置，其中該第五級與該第六級之間的距離大於該第一級與該第二級之間的距離。
  11. 如請求項1所述之顯示裝置，其中該顯示區域包含設置在該第二像素列與該第一電路列之間的一解多工器。
  12. 如請求項11所述之顯示裝置，其中 該顯示區域包含一扇出區域，其包含設置於該第一像素列與該解多工器之間的多條扇出線，並且 該扇出線電性連接該焊墊部分以及該解多工器。
  13. 如請求項12所述之顯示裝置，其中該扇出線的至少一部分在平面圖中與該第二像素列的該複數個第二發光元件重疊。
  14. 如請求項12所述之顯示裝置，其中該顯示區域包含在平面圖中與該第一像素列的該複數個第一發光元件重疊的一靜電放電電路。
  15. 如請求項1所述之顯示裝置，其中在該複數個第一發光元件以及該複數個第二發光元件中，各發光元件為覆晶微型發光二極體。
  16. 一種拼接顯示裝置，包含： 複數個顯示裝置以及連接於該複數個顯示裝置之間的一接合區域，其中 該複數個顯示裝置中的至少一個包含： 一顯示區域；以及 一非顯示區域，係鄰近於該顯示區域並且包含一焊墊部分， 該顯示區域包含： 複數個第一發光元件，係在一第一方向上設置於一第一像素列中； 複數個第一像素電路，係在該第一方向上設置於一第一電路列中，並且電性連接至該第一像素列的該複數個第一發光元件； 複數個第二發光元件，係在該第一方向上設置於該第一像素列與該第一電路列之間的一第二像素列中； 複數個第二像素電路，係在該第一方向上設置於一第二電路列中，並且電性連接至該第二像素列的該複數個第二發光元件；以及 一閘極驅動器，係包含設置於該第一電路列的該複數個第一像素電路之間的一第一級，其提供閘極訊號至該第一電路列的該複數個第一像素電路，以及設置於該第二電路列的該複數個第二像素電路之間的一第二級，其提供閘極訊號至該第二電路列的該複數個第二像素電路，並且 在該第一電路列中其間設置有該第一級的該複數個第一像素電路中的相鄰的該第一像素電路之間的距離大於該第一電路列的該複數個第一像素電路中的其他該第一像素電路之間的距離。
  17. 如請求項16所述之拼接顯示裝置，其中 該第一級以及該第二級在與該第一方向相交的一第二方向上設置於相鄰的多個單位像素行之間，並且 該複數個第一像素電路以及該複數個第二像素電路相對於與該閘極驅動器相鄰的該單位像素行中的該複數個第一發光元件以及該複數個第二發光元件而在該第一方向上移位。
  18. 如請求項17所述之拼接顯示裝置，其中在該複數個第一像素電路中，與該第一級相鄰的像素電路與最鄰近於與該第一級相鄰的像素電路的像素電路之間的距離小於該第一電路列的其他像素電路之間的距離。
  19. 如請求項16所述之拼接顯示裝置，其中 該複數個顯示裝置中的至少一個包含： 一基板；以及 一側表面連接線，係設置於該基板的上表面、該基板的後表面、以及該基板的上表面與後表面之間的側表面上，並且連接至該焊墊部分，並且 該焊墊部分設置於該基板的上表面上。
  20. 如請求項19所述之拼接顯示裝置，其中 複數個顯示裝置中的至少一個包含： 一後表面電極，係設置於該基板的後表面上；以及 一可撓性薄膜，係透過一導電黏合元件連接至該後表面電極， 該側表面連接線係電性連接至該後表面電極，並且 在該複數個第一發光元件以及該複數個第二發光元件中，各發光元件為覆晶微型發光二極體。
TW111148071A 2022-01-21 2022-12-14 顯示裝置及包含其之拼接顯示裝置 TW202333405A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020220009542A KR20230113474A (ko) 2022-01-21 2022-01-21 표시 장치 및 이를 포함하는 타일형 표시 장치
KR10-2022-0009542 2022-01-21

Publications (1)

Publication Number Publication Date
TW202333405A true TW202333405A (zh) 2023-08-16

Family

ID=86193128

Family Applications (1)

Application Number Title Priority Date Filing Date
TW111148071A TW202333405A (zh) 2022-01-21 2022-12-14 顯示裝置及包含其之拼接顯示裝置

Country Status (5)

Country Link
US (1) US20230238493A1 (zh)
KR (1) KR20230113474A (zh)
CN (2) CN218996720U (zh)
TW (1) TW202333405A (zh)
WO (1) WO2023140478A1 (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20210043604A (ko) * 2018-09-07 2021-04-21 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치, 표시 모듈, 및 전자 기기
US12080225B2 (en) 2022-10-11 2024-09-03 Samsung Display Co., Ltd. Display device and tiled display device including the same

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102156785B1 (ko) * 2014-09-15 2020-09-16 엘지디스플레이 주식회사 유기 발광 표시 장치
US10424602B2 (en) * 2017-05-12 2019-09-24 Au Optronics Corporation Display panel
US10514569B2 (en) * 2017-07-24 2019-12-24 Wuhan China Star Optoelectronics Technology Co., Ltd Array substrate, display panel and display device
US11373584B2 (en) * 2019-11-29 2022-06-28 Boe Technology Group Co., Ltd. Array substrate, display panel, spliced display panel and display driving method
KR20210131853A (ko) * 2020-04-24 2021-11-03 삼성전자주식회사 디스플레이 모듈

Also Published As

Publication number Publication date
WO2023140478A1 (ko) 2023-07-27
US20230238493A1 (en) 2023-07-27
CN116487402A (zh) 2023-07-25
KR20230113474A (ko) 2023-07-31
CN218996720U (zh) 2023-05-09

Similar Documents

Publication Publication Date Title
TW202333405A (zh) 顯示裝置及包含其之拼接顯示裝置
US11961822B2 (en) Display device, and tiled display device including the display device
CN220155545U (zh) 显示设备和包括该显示设备的拼接显示设备
CN219226297U (zh) 显示装置
EP4318447A1 (en) Display device and tiled display device
US20230246147A1 (en) Display device and tiled display device
CN219658364U (zh) 显示装置
US20240194127A1 (en) Display device and a tiled display device including the same
EP4213207A1 (en) Display device and tiled display device including the same
US20240097088A1 (en) Backplane substrate, display device, and tiled display device
US12080225B2 (en) Display device and tiled display device including the same
EP4390905A1 (en) Display device and tiled display device
US20230238398A1 (en) Display device and tile-shaped display device including the same
US12039914B2 (en) Display device and tiled display device
US20230230964A1 (en) Display device
KR20230112522A (ko) 표시 장치와 이의 제조 방법 및 이를 포함한 타일형 표시 장치
KR20230112020A (ko) 표시 장치
CN116454108A (zh) 显示装置及包括该显示装置的拼接型显示装置
KR20230112017A (ko) 표시 장치