CN218957760U - 一种发光二极管倒装芯片 - Google Patents

一种发光二极管倒装芯片 Download PDF

Info

Publication number
CN218957760U
CN218957760U CN202222001053.8U CN202222001053U CN218957760U CN 218957760 U CN218957760 U CN 218957760U CN 202222001053 U CN202222001053 U CN 202222001053U CN 218957760 U CN218957760 U CN 218957760U
Authority
CN
China
Prior art keywords
electrode
layer
height
etching
pss
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202222001053.8U
Other languages
English (en)
Inventor
任加洛
李冬梅
王思博
廖汉忠
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Huaian Aucksun Optoelectronics Technology Co Ltd
Original Assignee
Huaian Aucksun Optoelectronics Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Huaian Aucksun Optoelectronics Technology Co Ltd filed Critical Huaian Aucksun Optoelectronics Technology Co Ltd
Priority to CN202222001053.8U priority Critical patent/CN218957760U/zh
Application granted granted Critical
Publication of CN218957760U publication Critical patent/CN218957760U/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Led Devices (AREA)

Abstract

一种发光二极管倒装芯片,包括衬底、N‑GaN半导体层、发光区、P‑GaN半导体层、CBL电流阻挡层、ITO透明导电层、ISO刻蚀槽、N‑GaN台阶处、第一电极N‑Finger、第一电极P‑Finger、PV绝缘层/DBR反射层、第一电极P‑Finger通孔、第二电极P‑METAL、第一电极N‑Finger通孔、第二电极N‑METAL、DIEL绝缘保护层、电极焊盘层P‑PAD和电极焊盘层N‑PAD,所述衬底的表面为带有PSS微图形的衬底;所述ISO刻蚀槽中设置有高度为H的GaN半导体缓冲层,所述微图形PSS的漏出高度为h;所述GaN半导体缓冲层的高度H>0,微图形PSS漏出高度h>0,且H+h等于PSS的总高度。本实用新型通过设置在ISO刻蚀槽中的GaN半导体缓冲层,可以增加微图形PSS底部的间距,加大光能够传播出去的临界角,降低光产生全反射的概率,降低损耗,提升芯片的发光亮度。

Description

一种发光二极管倒装芯片
技术领域
本实用新型涉及半导体照明技术领域,具体涉及一种发光二极管倒装芯片。
背景技术
LED芯片的出光效率在于外量子效率和内量子效率,其中外量子效率大于等于内量子效率与光的逃逸率之积。当前,商业化LED的内量子小笼包已经接近100%,但是外量子效率仅有3-30%,这主要是由于光的逃逸低造成的。因此,外量子效率成为高亮度LED芯片的主要技术瓶颈。
引起光逃逸的因素有:晶格缺陷对光的吸收、衬底对光的吸收、光出射过程中各个界面由于全反射造成的损失等等。对于后者,是因为GaN和空气的反射系数分别是2.5和1,因此在量子阱发光层产生的光能够传播出去的临界角约为23度,大于23度出射角的光就产生全反射,大大限制了GaN基发光二极管的外量子效率。
目前,在LED高压芯片制造过程中,将芯片的发光半导体层切割成独立发光半导体单元是极其重要的步骤,并且为了提升芯片的发光亮度,往往会通过ISO刻蚀GaN缓冲层,将ISO刻蚀槽的PSS图形完全暴露出来,这样有利于光波的进行漫反射作用,增加光子的逃逸几率,最终提高LED的发光亮度的效果。
但是,将GaN缓冲层全部刻净,往往会导致现有的PSS图形底角距离过小,密度相对较高,有一部分光会在内部全反射时损耗,不利于光子的逃逸、不利于提升芯片的发光亮度。
实用新型内容
针对上述的技术问题,本技术方案提供了一种发光二极管倒装芯片,通过在ISO刻蚀槽中设置的高度为H的GaN半导体缓冲层,使得PSS漏出一部分的高度,加大了PSS漏出部分底部的间距,加大光能够传播出去的临界角,降低光产生全反射的概率,降低光线在芯片内部多次反射造成的损耗,增加GaN基发光二极管的外量子效率,提升芯片的发光亮度;能有效的解决上述问题。
本实用新型通过以下技术方案实现:
一种发光二极管倒装芯片,包括衬底、N-GaN半导体层、发光区、P-GaN半导体层、CBL电流阻挡层、ITO透明导电层、ISO刻蚀槽、N-GaN台阶处、第一电极N-Finger、第一电极P-Finger、PV绝缘层/DBR反射层、第一电极P-Finger通孔、第二电极P-METAL、第一电极N-Finger通孔、第二电极N-METAL、DIEL绝缘保护层、电极焊盘层P-PAD和电极焊盘层N-PAD,所述衬底的表面为带有PSS微图形的衬底;所述的ISO刻蚀槽中设置有高度为H的GaN半导体缓冲层,所述微图形PSS的漏出高度为h;所述N-GaN半导体层的高度H>O,微图形PSS漏出高度h>0,且H+h等于PSS的总高度。
进一步的,所述ISO刻蚀槽中的GaN半导体缓冲层的保留部分高H-hH+h<1。
进一步的,所述衬底的材料选用Al2O3或SiO2或SiC或AlN的衬底材料,所述衬底的形状选用半圆形或圆台形或三角锥的衬底形状。
进一步的,在刻蚀结束后,得到MESA台阶,MESA台阶与刻蚀后得到的ISO刻蚀槽之间的角度e的关系为:50°<e<53°。
进一步的,在刻蚀结束后,光刻胶剩余的高度为H3,设定ISO刻蚀槽刻蚀前光刻胶的高度为H2,刻蚀前光刻胶的高度为H2与刻蚀后光刻胶剩余的高度为H3之间的关系为:2μm<H2-H3<3μm。
进一步的,所述的第一电极N-Finger和第一电极P-Finger结构可采用Cr/Al/Ti/Ni/PT/Au电极结构。
进一步的,所述的第二电极P-METAL和第二电极N-METAL之间设置有用于将两者隔开的DEIL绝缘保护层,DEIL绝缘保护层的宽度≥15μm。
有益效果
本实用新型提出的一种发光二极管倒装芯片,与现有技术相比较,其具有以下有益效果:
(1)本技术方案中通过调整ISO刻蚀槽中的GaN半导体缓冲层的保留部分高度H和PSS漏出高度h之间的关系,加大PSS漏出部分底部的间距,加大光能够传播出去的临界角,降低光产生全反射的概率,降低损耗,增加GaN基发光二极管的外量子效率,提升芯片的发光亮度。
(2)本技术方案采用在ISO刻蚀槽保留一部分GaN的方式来调节PSS漏出部分底部的间距,可以减少ISO刻蚀槽刻蚀GaN的时间,还减少刻蚀时所需的气体。在增加了芯片亮度的同时,还降低了生产成本,并增加生产效率和产能。
附图说明
图1是常见的LED结构芯片示意图。
图2是本实用新型中ISO刻蚀槽关键部位刻蚀前的结构示意图。
图3是本实用新型中ISO刻蚀槽关键部位刻蚀后的结构示意图。
图4是图3切割后的结构示意图。
图5是本实用新型中ISO刻蚀槽刻蚀前和刻蚀后光刻胶部位的对比示意图。
图(a)是ISO刻蚀槽刻蚀前结构示意图,
图(b)是ISO刻蚀槽刻蚀后结构示意图。
附图中的标记为:1-衬底、1.1-微图形PSS、2-N-GaN半导体层、3-发光区、4-P-GaN半导体层、5-CBL电流阻挡层、6-ITO透明导电层、7-ISO刻蚀槽、8-N-GaN台阶处、9-第一电极N-Finger、10-第一电极P-Finger、11-PV绝缘层/DBR反射层、12-第一电极P-Finger通孔、13-第二电极P-METAL、14-第一电极N-Finger通孔、15第二电极N-METAL、16-DIEL绝缘保护层、17-电极焊盘层P-PAD、18-电极焊盘层N-PAD、19-光刻胶、20-MESA台阶、21-ISO刻蚀槽中未刻完的GaN缓冲层。
具体实施方式
下面将结合本实用新型实施例中的附图,对本实用新型实施例中的技术方案进行清楚、完整地描述。所描述的实施例仅仅是本实用新型一部分实施例,而不是全部的实施例。在不脱离本实用新型设计构思的前提下,本领域普通人员对本实用新型的技术方案做出的各种变型和改进,均应落入到本实用新型的保护范围。
实施例1:
如图1所示,一种发光二极管倒装芯片,包括衬底1、N-GaN半导体层2、发光区3、P-GaN半导体层4、CBL电流阻挡层5、ITO透明导电层6、ISO刻蚀槽7、N-GaN台阶处8、第一电极N-Finger9、第一电极P-Finger10、PV绝缘层/DBR反射层11、第一电极P-Finger通孔12、第二电极P-METAL13、第一电极N-Finger通孔14、第二电极N-METAL15、DIEL绝缘保护层16、电极焊盘层P-PAD17和电极焊盘层N-PAD18,所述衬底1的表面为带有PSS微图形的衬底。上述的结构均为常见的LED结构芯片,具体的连接关系与位置关系采用本领域中的常规结构。
本实施例的创新点在于:如图3-4所示,所述ISO刻蚀槽7中的N-GaN半导体层2在刻蚀时,保留高度为H的刻蚀槽中GaN半导体缓冲层,漏出高度为h的PSS;所述GaN半导体缓冲层的保留高度H>0,PSS漏出高度h>0,且H+h等于PSS的总高度。同时,所述ISO刻蚀槽7中的GaN半导体缓冲层的保留部分高度H和PSS漏出高度h之间的关系还需满足下H-hH+h<1。
所述衬底的材料选用Al2O3或SiO2或SiC或AlN等常见的衬底材料,所述衬底的形状选用半圆形或圆台形或三角锥等常见的衬底形状。
在刻蚀结束后,得到MESA台阶,MESA台阶与刻蚀后得到的ISO刻蚀槽之间的角度e的关系为:50°<e<53°。
在刻蚀结束后,光刻胶剩余的高度为H3,设定ISO刻蚀槽刻蚀前光刻胶的高度为H2,刻蚀前光刻胶的高度为H2与刻蚀后光刻胶的高度为H3之间的关系为:2μm<H2-H3<3μm。
所述的第一电极N-Finger和第一电极P-Finger结构可采用Cr/Al/Ti/Ni/PT/Au电极结构。
所述的第二电极P-METAL和第二电极N-METAL之间设置有用于将两者隔开的DEIL绝缘保护层,DEIL绝缘保护层宽度≥15μm。
本实施例的发光二极管倒装芯片与常规的发光二极管芯片测试:
测试仪器:LOP封装数据的检测采用夕电半导体设备生产的LED倒装测试一体机,型号为L-11DM-PM。
刻蚀槽内的GaN被全刻蚀完与刻蚀槽内保留一部分GaN进行对比:
Figure BDA0003772912890000051
Figure BDA0003772912890000061
通过表1的数据可知,本实施例提供的一种发光二极管倒装芯片,通过控制ISO槽内PSS高度与GaN高度的值,通过调整两者高度之间的比值,能够使其发光亮度可提升约0.5%-2%。
一种发光二极管倒装芯片的制作步骤为:
步骤1:提供衬底1,依次在衬底1上制作N-GaN半导体层2,发光区3和P-GaN型半导体层4。
步骤2:PECVD沉积SiO2后,通过黄光工艺和刻蚀工艺形成CBL电流阻挡层5;所述的PECVD沉积SiO2是采用PECVD机台,在晶圆整面沉积SiO2,然后通过光刻,将多余部分的SiO2腐蚀去除。
步骤3:采用磁控溅射或者蒸镀出沉积的方式沉积后,通过黄光工艺,腐蚀形成ITO薄膜,即ITO透明导电层6后,进行ICP刻蚀露出N-GaN台阶。
步骤4:在对ISO刻蚀槽进行刻蚀时,通过黄光工艺,将不需要刻蚀的刻蚀槽部分保护住,需要刻蚀的刻蚀槽部分裸露出来,再利用ICP刻蚀对裸露的ISO刻蚀槽部分进行刻蚀;刻蚀结束后,保留了部分GaN缓冲层,以及部分露出的PSS图形;
在ICP机台进行干法刻蚀,当片源上机后,机器臂通过传输腔将片源输送到刻蚀腔体中,主要的刻蚀气体主要有氯气(C12)和三氯化硼(BCl3),分别使用两个气体管道,同时将气体通入到ICP刻蚀腔体中进行刻蚀,刻蚀时,材料表面GaN中的Ga-N键会在离子轰击下断裂,产生活性的Ga原子和N原子,其中N原子容易相互结合形成容易析出的N2,而Ga原子和Cl离子通过化学反应,生成易挥发的GaCl2或GaCl3,进而对ISO隔离槽中GaN缓冲层进行刻蚀,通过调整通入刻蚀腔体内的氯气Cl2和三氯化硼BCl3的气体流量及刻蚀时间,可以达到调节GaN在ISO刻蚀槽中的高度和PSS图形高度之间的比值的作用;Cl2的气体流量要求为:120sccm~180sccm,BCl3气体流量要求为10sccm~20sccm,刻蚀时间为300s~600s;刻蚀过程中,GaN刻蚀速率v与刻蚀时间t之间的关系需满足:0μm<v·t<5μm;
利用ICP刻蚀对ISO刻蚀槽进行刻蚀后,需满足下列的条件:
(1)原始胶厚H2和ICP刻蚀后的剩余胶厚H3应该满足条件:2μm<H2-H3<3μm;
(2)ISO刻蚀槽7中的GaN半导体缓冲层的保留部分高度H和PSS漏出高度h之间H-hH+h<1;
(3)MESA台阶与刻蚀后得到的ISO刻蚀槽之间的角度e满足关系:50°<e<53°;
(4)光刻胶19的高度为H3,设定ISO刻蚀槽刻蚀前光刻胶19的高度为H2,刻蚀前光刻胶19的高度为H2与刻蚀后光刻胶19剩余的高度为H3之间的关系为:2μm<H2-H3<3μm。
步骤5:根据图案进行黄光工艺操作,形成光刻胶形貌,沉积得到第一电极N-Finger9和第一电极P-Finger10;电极结构可采用Cr/Al/Ti/Ni/PT/Au电极结构。
步骤6:通过沉积氧化硅和DBR反射层制备PV绝缘层/DBR反射层11,并通过光刻技术在第一电极N-Finger9和第一电极P-Finger10的上方刻蚀,漏出第一电极P-Finger通孔12和第一电极N-Finger通孔14;并蒸镀第二电极P-METAL13和第二电极N-METAL15;为防止短路,第二电极P-METAL13和第二电极N-METAL15之间用DEIL绝缘保护层16隔开,DEIL绝缘保护层16的宽度应≥15μm。
步骤7:在第二电极P-METAL13和第二电极N-METAL15上覆盖第二绝缘层DEIL16,形成绝缘保护层结构,绝缘保护层的厚度为
Figure BDA0003772912890000081
Figure BDA0003772912890000082
并制备电极焊盘层P-PAD17和电极焊盘层N-PAD18。
步骤8:进行研磨、划裂形成芯粒,其中研磨厚度范围为80μm~300μm。

Claims (6)

1.一种发光二极管倒装芯片,包括衬底(1)、 N-GaN半导体层(2)、发光区(3)、 P-GaN半导体层(4)、CBL电流阻挡层(5)、ITO透明导电层(6)、ISO刻蚀槽(7)、N-GaN台阶处(8)、第一电极N-Finger(9)、第一电极P-Finger(10)、PV绝缘层/DBR反射层(11)、 第一电极P-Finger通孔(12)、第二电极P-METAL(13)、第一电极N-Finger通孔(14)、第二电极N-METAL(15)、DIEL绝缘保护层(16)、电极焊盘层P-PAD(17)和电极焊盘层N-PAD(18),衬底的表面为带有PSS微图形的衬底;其特征在于:所述的ISO刻蚀槽(7)中设置有高度为H的GaN半导体缓冲层,所述PSS微图形的漏出高度为h;所述N-GaN半导体层的高度H>0,PSS微图形漏出高度h>0,且H+h等于PSS微图形的总高度。
2.根据权利要求1所述的一种发光二极管倒装芯片,其特征在于:所述ISO刻蚀槽(7)中的GaN半导体缓冲层的保留部分高度H和PSS微图形漏出高度h之间的关系为:0<
Figure QLYQS_1
<1 。
3.根据权利要求1所述的一种发光二极管倒装芯片,其特征在于:所述衬底的材料选用Al2O3或SiO2或SiC或AlN的衬底材料,所述衬底的形状选用半圆形或圆台形或三角锥的衬底形状。
4.根据权利要求1所述的一种发光二极管倒装芯片,其特征在于:在刻蚀结束后,得到MESA台阶,MESA台阶与刻蚀后得到的ISO刻蚀槽之间的角度ɵ的关系为:50°<ɵ< 53°。
5.根据权利要求1所述的一种发光二极管倒装芯片,其特征在于:在刻蚀结束后,光刻胶(19)剩余的高度为H3,设定ISO刻蚀槽刻蚀前光刻胶(19)的高度为H2,刻蚀前光刻胶(19)的高度为H2与刻蚀后光刻胶(19)剩余的高度为H3之间的关系为:2μm<H2-H3<3μm。
6.根据权利要求1所述的一种发光二极管倒装芯片,其特征在于:所述的第二电极P-METAL(13)和第二电极N-METAL(15)之间设置有用于将两者隔开的DIEL绝缘保护层(16),DIEL绝缘保护层(16)宽度≥15μm。
CN202222001053.8U 2022-07-29 2022-07-29 一种发光二极管倒装芯片 Active CN218957760U (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202222001053.8U CN218957760U (zh) 2022-07-29 2022-07-29 一种发光二极管倒装芯片

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202222001053.8U CN218957760U (zh) 2022-07-29 2022-07-29 一种发光二极管倒装芯片

Publications (1)

Publication Number Publication Date
CN218957760U true CN218957760U (zh) 2023-05-02

Family

ID=86140195

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202222001053.8U Active CN218957760U (zh) 2022-07-29 2022-07-29 一种发光二极管倒装芯片

Country Status (1)

Country Link
CN (1) CN218957760U (zh)

Similar Documents

Publication Publication Date Title
US7071494B2 (en) Light emitting device with enhanced optical scattering
US7947995B2 (en) Gallium nitride-based compound semiconductor light emitting device
US20110204412A1 (en) Method for manufacturing semiconductor light emitting element
JP5250856B2 (ja) 窒化ガリウム系化合物半導体発光素子の製造方法
EP2156478B1 (en) Semiconductor light emitting device and method of manufacturing the same
KR101060830B1 (ko) 질화갈륨계 화합물 반도체 발광 소자의 제조 방법, 질화갈륨계 화합물 반도체 발광 소자 및 이를 이용한 램프
KR101735670B1 (ko) 발광 소자
US9153739B2 (en) Light emitting devices with textured active layer
US20090008672A1 (en) Light-emitting device, manufacturing method thereof, and lamp
JP2002353504A (ja) メサ上に高反射誘電被覆が施された半導体ledフリップチップ
JP2009218569A (ja) Iii族窒化物半導体からなる発光素子とその製造方法
US8618563B2 (en) Light emitting device with vertically adjustable light emitting pattern
KR100735488B1 (ko) 질화갈륨계 발광다이오드 소자의 제조방법
CN102263173A (zh) 发光二极管及其制造方法
KR20060134254A (ko) 발광 소자 및 이의 제조 방법
CN114400276A (zh) 一种高压led芯片的制作方法
CN102130252B (zh) 发光二极管及其制造方法
US8309381B2 (en) Group III nitride semiconductor light-emitting device and production method therefor
CN102983231B (zh) 具有四方环状结构反射层的发光二极管的制造方法
KR20060134491A (ko) 질화물 반도체 발광 다이오드 및 그 제조 방법
CN218957760U (zh) 一种发光二极管倒装芯片
US20120208308A1 (en) Method manufacturing semiconductor light emitting device
KR20120005662A (ko) 발광 소자
KR20080013341A (ko) 질화물계 발광 소자 및 그 제조방법
TW201324843A (zh) 發光二極體之製作方法

Legal Events

Date Code Title Description
GR01 Patent grant
GR01 Patent grant