CN218957183U - 量子芯片的封装装置、量子芯片、以及量子计算机 - Google Patents

Abstract

本实用新型公开了一种量子芯片的封装装置、量子芯片、以及量子计算机。其中，该方案涉及量子技术领域，该量子芯片的封装装置包括：用于承载多比特量子电路的基板，以及从基板引出的多条信号线，其中，多条信号线排布在不同的信号线层，不同的信号线层之间设置有第一隔离层，第一隔离层用于隔离不同信号线层信号线之间的串扰。本实用新型解决了相关技术中，在对量子芯片的信号线进行封装时存在串扰的技术问题。

Description

量子芯片的封装装置、量子芯片、以及量子计算机

技术领域

本实用新型涉及量子技术领域，具体而言，涉及一种量子芯片的封装装置、量子芯片、以及量子计算机。

背景技术

在相关技术中，在对量子芯片进行封装时，从芯片主体引出的信号线是均匀排布在芯片主体外部的一层封装体上。但随着量子芯片集成的比特数量越来越多，信号线的数量也越来越多，信号线之间的串扰也越来越严重。

因此，在相关技术中，在对量子芯片的信号线进行封装时存在串扰的问题。

针对上述的问题，目前尚未提出有效的解决方案。

实用新型内容

本实用新型实施例提供了一种量子芯片的封装装置、量子芯片、以及量子计算机，以至少解决相关技术中，在对量子芯片的信号线进行封装时存在串扰的技术问题。

根据本实用新型实施例的一个方面，提供了一种量子芯片的封装装置，包括：用于承载多比特量子电路的基板，以及从所述基板引出的多条信号线，其中，所述多条信号线排布在不同的信号线层，不同的信号线层之间设置有第一隔离层，所述第一隔离层用于隔离不同信号线层信号线之间的串扰。

可选地，相邻的信号线层之间设置的第一隔离层的数量为一层或多层。

可选地，同层信号线层的信号线间设置有第二隔离层。

可选地，所述第一隔离层为接地层，所述第二隔离层为接地层，所述第一隔离层和所述第二隔离层通过接地金属化孔电连接。

可选地，不同的信号线层中的信号线之间重叠分布或交叠分布。

可选地，所述多条信号线排布的信号线层的数量为两层或两层以上。

可选地，同层信号线层中的信号线之间均匀排布。

可选地，所述多比特量子电路包括的量子比特为Fluxonium量子比特。

根据本实用新型实施例的另一方面，提供了一种量子芯片，采用上述任一项所述的封装装置进行封装得到。

根据本实用新型的还一方面，提供了一种量子计算机，包括量子芯片，其中，所述量子芯片采用上述任一项所述的封装装置进行封装得到。

在本实用新型实施例中，采用多条信号线排布在不同的信号线层，不同的信号线层之间设置有第一隔离层的方式，通过第一隔离层隔离不同信号线层信号线之间的串扰，有效减少同一层信号线的数量，间接增大同层信号线之间的距离，从而减小同层信号线中信号之间的串扰，另外，在不同信号线层间的第一隔离层能够有效隔离不同层间的串扰，达到了整体减小信号线之间信号串扰的目的，从而实现了有效降低多比特量子芯片中多条信号线之间串扰的技术效果，进而解决了相关技术中，在对量子芯片的信号线进行封装时存在串扰的技术问题。

附图说明

此处所说明的附图用来提供对本实用新型的进一步理解，构成本申请的一部分，本实用新型的示意性实施例及其说明用于解释本实用新型，并不构成对本实用新型的不当限定。在附图中：

图1是相关技术中集成有一个或者两个量子比特的量子芯片的整体封装设计的全局版图；

图2是相关技术中集成有一个或者两个量子比特的量子芯片的版图中间区域的放大图；

图3是根据本实用新型实施例提供的量子芯片的封装装置的结构示意图；

图4是根据本实用新型实施例提供的量子芯片的封装装置的另一结构示意图；

图5是本实用新型可选实施方式提供的一种六层板叠层设计的示意图；

图6是本实用新型可选实施方式提供的另一种六层板叠层设计的示意图；

图7是根据本实用新型可选实施方式提供的封装整体信号线的设计图；

图8是根据本实用新型可选实施方式提供的量子芯片的外围信号线的设计图；

图9是根据本实用新型可选实施方式提供的一种量子芯片的外围信号线一种排布的放大图；

图10是根据本实用新型可选实施方式提供的另一种量子芯片的外围信号线另一种排布的放大图；

图11是根据本实用新型实施例提供的量子计算机的结构框图。

具体实施方式

为了使本技术领域的人员更好地理解本实用新型方案，下面将结合本实用新型实施例中的附图，对本实用新型实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本实用新型一部分的实施例，而不是全部的实施例。基于本实用新型中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都应当属于本实用新型保护的范围。

需要说明的是，本实用新型的说明书和权利要求书及上述附图中的术语“第一”、“第二”等是用于区别类似的对象，而不必用于描述特定的顺序或先后次序。应该理解这样使用的数据在适当情况下可以互换，以便这里描述的本实用新型的实施例能够以除了在这里图示或描述的那些以外的顺序实施。此外，术语“包括”和“具有”以及他们的任何变形，意图在于覆盖不排他的包含，例如，包含了一系列步骤或单元的过程、方法、系统、产品或设备不必限于清楚地列出的那些步骤或单元，而是可包括没有清楚地列出的或对于这些产品或设备固有的其它步骤或单元。

首先，在对本申请实施例进行描述的过程中出现的部分名词或术语适用于如下解释：

多比特量子芯片，量子芯片就是将量子线路集成在基片上，进而承载量子信息处理的功能，多比特量子芯片是指集成有多个比特的量子芯片。

PCB(Printed Circuit Board)，即印制电路板，又称印刷线路板，是重要的电子部件，是电子元器件的支撑体，是电子元器件电气相互连接的载体。由于它是采用电子印刷术制作的，故被称为“印刷”电路板。

封装，Package，是把集成电路装配为芯片最终产品的过程，简单地说，就是把铸造厂生产出来的集成电路裸片(Die)放在一块起到承载作用的基板上，把管脚引出来，然后固定包装成为一个整体。

量子计算机，是一类遵循量子力学规律进行高速数学和逻辑运算、存储及处理量子信息的物理装置。量子计算机的特点主要有运行速度较快、处置信息能力较强、应用范围较广等。与一般计算机比较起来，信息处理量愈多，对于量子计算机实施运算也就愈加有利，也就更能确保运算具备精准性。对于量子计算机而言，位于量子芯片上的量子比特的数量越多，执行量子计算的能力越强。

在相关技术中，在对集成有一个量子比特或者两个量子比特的量子芯片进行封装时，所采用的方法是直接将由芯片主体引出的信号线排布在一个封装体，例如，封装在一个排线板上，但如果量子芯片中集成的量子比特越多时，信号线的数量也越多，因此，信号线之间的串扰也会更严重。

图1，图2提供了应用于一个或者两个量子比特的量子芯片的封装设计的封装PCB电路视图。图1是相关技术中集成有一个或者两个量子比特的量子芯片的整体封装设计的全局版图，图2是相关技术中集成有一个或者两个量子比特的量子芯片的版图中间区域的放大图，如图1，2所示，在该封装PCB电路视图中，该封装技术的特点是，(1)比特数量少，一个或者二个比特，封装中需要设计的信号线少，上述展示的是28路信号线。(2)因为只有28路信号线，因此电路空间较为宽裕，即使将信号线设置在同一个叠层，也可保证信号线之间的距离间隔较远，有效的保证了信号线之间的串扰保持在较低水平。该封装技术所存在的缺点是当信号线达到一定数量后，信号线间距下降较多，从而导致串扰增大，无法满设计要求。

为解决上述问题，在本实用新型实施例中，提供了一种量子芯片的封装装置，图3是根据本实用新型实施例提供的量子芯片的封装装置的结构示意图，如图3所示，该量子芯片的封装装置包括：用于承载多比特量子电路的基板32，以及从基板32引出的多条信号线34，其中，多条信号线排布在不同的信号线层36，不同的信号线层之间设置有第一隔离层38，第一隔离层38用于隔离不同信号线层信号线之间的串扰。

通过上述设计，采用多条信号线排布在不同的信号线层，不同的信号线层之间设置有第一隔离层的方式，通过第一隔离层隔离不同信号线层信号线之间的串扰，有效减少同一层信号线的数量，间接增大同层信号线之间的距离，从而减小同层信号线中信号之间的串扰，另外，在不同信号线层间的第一隔离层能够有效隔离不同层间的串扰，达到了整体减小信号线之间信号串扰的目的，从而实现了有效降低多比特量子芯片中多条信号线之间串扰的技术效果，进而解决了相关技术中，在对量子芯片的信号线进行封装时存在串扰的技术问题。

作为一种可选的实施例，上述第一隔离层是用于隔离不同层间信号线中信号的串扰，由于第一隔离层的隔离作用，多比特量子芯片的信号线可以设置在不同层，可以有效减小排布在一层的信号线的数量，避免将多比特的量子芯片的信号线集中排布在一层上，导致信号线的间隔过小而串扰过大的问题。

作为一种可选的实施例，相邻的信号线层之间设置的第一隔离层的数量可以为一层，也可以为多层。相邻的信号线层之间设置多层第一隔离层时，各层的第一隔离层的材料可以是相同的，也可以是不同。当多层第一隔离层为相同材料时，可以是增加相同材料第一隔离层的厚度，从而达到满足隔离的作用。

作为一种可选的实施例，同层信号线层的信号线间还可以设置有第二隔离层，

图4是根据本实用新型实施例提供的量子芯片的封装装置的另一结构示意图，如图4所示，除包括图3所示的结构外，包括了图中接地层的接地方式。不同层间的隔离层和同层内的隔离层采用接地金属化孔30进行电连接。

作为一种可选的实施例，上述第一隔离层可以为接地层。当接地层为多层时，可以设置接地层的厚度增加到满足隔离要求即可。上述第二隔离层也可以为接地层，该第一隔离层的接地层和第二隔离层的接地层可以通过接地金属化孔电连接，实现整个封装结构的接地层的统一。因此，采用上述同层信号线的两边设置有隔离地层，不同层信号线之间设置有至少一个接地平面，通过设置接地金属化孔，实现所有接地层的电连接，从而减小同层和不同线信号线之间的串扰。

作为一种可选的实施例，不同的信号线层中的信号线之间的分布可以是多种，例如，不同的信号线层中的信号线之间可以是重叠分布，也可以是交叠分布，还可以是重叠分布和交叠分布结合。需要说明的是，不同信号线层是交叠分布，还是重叠分布，只要能够有效避免信号间的串扰就满足要求。采用均匀分布交叠分布和重叠分布，能够有效顾及所有信号线间的串扰，使得串扰更为容易地达到设计要求。

作为一种可选的实施例，集成了不同数量比特的量子芯片的信号线的数量不同。一般来说，集成的量子比特的数量越多，对应的信号线也越多。因此，在从多比特芯片主体引出的信号线在满足串扰标准的情况下，即低于串扰标准的情况下，可以直接将多比特芯片主体引出的信号线排布在两层信号线层上，当从多比特芯片主体引出的信号线排布在两层信号线层上时，对应的串扰不能达到串扰标准所要求的值时，则可以将多比特芯片主体引出的信号线排布在更多层信号线层上。即多条信号线排布的信号线层的数量可以为两层或两层以上。

作为一种可选的实施例，同层信号线层中的信号线之间可以是均匀排布的，采用均匀排布的方式，可以顾及全部信号线之间的排布间隔，使得全部信号线间的串扰均是可控的。

作为一种可选的实施例，上述多比特量子电路包括的量子比特的类型可以为多种，例如，可以为Transmon量子比特，也可以为Fluxonium量子比特。

为实现量子芯片的更为丰富的功能，需要进行多比特(例如，二十比特)量子芯片设计，需要设计相匹配的低串扰封装用于后续多比特量子芯片测量，这是多比特量子芯片设计和测量的必要环节。

下面提供一种可选实施方式，在该可选实施方式中，多比特以20比特为例进行说明。

针对于二十个比特量子芯片，封装中需要进行设计的信号线至少达到84条，如果采用信号线位于同一叠层的设计方案，那么在量子芯片外围的封装电路区域的信号线间距会大幅缩小，仿真评估后不满足设计指标。

在本实用新型实施例中，提供了一种封装方案，在该封装方案中，信号线分布在多层叠层中。图5是本实用新型可选实施方式提供的一种六层板叠层设计的示意图，如图5所示，84个信号线同时位于ART02层和ART04层，中间有GND03进行隔离，这样设计的好处是，保证同层信号线之间间隔较大，保证同层线号线间串扰达标；同时，不同层间信号线虽然间隔较小，但是由于中间层GND03的作用，保证不同层间串扰达到设计要求。

上述方式是在信号线层间隔一个接地层的方案，20比特量子芯片的设计给出了一个GND层，上述不同层信号线之间也可以设置多个GND层。图6是本实用新型可选实施方式提供的另一种六层板叠层设计的示意图，如图6所示，84个信号线同时位于ART02层和ART05层，中间有GND03，GND04进行隔离。这样设计也达到了，保证同层信号线之间间隔较大，保证同层信号线串扰达标；同时，不同层间信号线虽然间隔较小，但是由于中间层GND03，GND04的隔离作用，保证不同层间串扰达到设计要求。

需要说明的是，上述仅给出了在不同信号线层隔离一个第一隔离层和两个第一隔离层的举例，即仅给出了设计一个GND层和2个GND层的举例，为隔离需要也可以设计多个第一隔离层，或者直接将GND的隔离厚度增强，达到满足需要的隔离作用。

另外，在同层信号线层也可以设置第二隔离层，例如，在ART02层中的信号线间设置第二隔离层(比如，可以是接地层)，在ART05层中的信号线间也设置第二隔离层。这样，同层信号线的两边设置有隔离地层，不同层信号线之间设置有至少一个接地平面，通过设置接地金属化孔，实现所有接地层的电连接，从而减小同层和不同线信号线之间的串扰。

因此，采用上述设计，信号线分布在多层叠层中，不同信号层间设置隔离层，以及在同层信号线层的信号线间也设置隔离层，同时信号线以某种规律排布，从而保证位于同一层之间的信号线间隔增大，同一层的信号线串扰大幅减小。不同层间信号线由于中间地层的隔离作用，串扰也可以保持在较低水平，最终整个设计信号线之间的串扰都可以保持在较低水平。

图7是根据本实用新型可选实施方式提供的封装整体信号线的设计图，如图7所示，信号线包括ART02层信号线和ART04层信号线，ART02层信号线和ART04层信号线是间隔设置的。在ART02层与ART04层之间设置有GND层。

图8是根据本实用新型可选实施方式提供的量子芯片的外围信号线的设计图，如图8所示，中间短实线对应的是ART02层信号线，中间长实线对应的是ART04层信号线，其中，ART02层信号线和ART04层信号线是交叠设计的。而且，ART02层信号线和ART04层信号线都是均匀设计的。

图9是根据本实用新型可选实施方式提供的一种量子芯片的外围信号线一种排布的放大图，如图9所示，短实线对应的是ART02层信号线，长实线对应的是ART04层信号线，其中，不同层的ART02层信号线与ART04层信号线是交叠设计的。并且同层信号线是等间距分布的。

需要说明的是，上述不同层的信号线之间是交叠设计的仅为一种举例，不同层的信号线之间也可以是重叠设计。图10是根据本实用新型可选实施方式提供的量子芯片的外围信号线另一种排布的放大图，如图10所示，箭头向上所指的是ART02层信号线，箭头向下所指的是ART04层信号线，其中，ART02层信号线和ART04层信号线是重叠设计的。并且同层信号线也可以是等间距分布的。

另外，需要指出的是，上述20比特量子芯片的设计的举例是将信号线分为2层设计。当20比特量子芯片的设计，或者更多量子比特的量子芯片，将信号线分为2层设计无法满足设计时，可以将信号线分为3层、4层等等，相应的PCB叠层的数目也可以随之调整。

通过上述可选实施方式，信号线分布在多层叠层的好处是，保证位于同一层之间的信号线间隔增大，同一层的信号线串扰大幅减小，不同层间信号线由于中间地层的隔离作用，串扰也可以保持在较低水平，最终整个设计信号线之间的串扰都可以保持在较低水平，从而克服了信号线同层设计的缺点。因此，通过PCB叠层设计以及信号线分布在不同层的设计，保证了整个设计信号线之间的串扰都可以保持在较低水平，从而解决了当信号线达到一定数量后，信号线间距下降较多，从而导致串扰增大的问题。

根据本实用新型实施例，还提供了一种量子芯片，该量子芯片采用上述任一项所述的封装装置进行封装得到。

根据本实用新型实施例，还提供了一种量子计算机，图11是根据本实用新型实施例提供的量子计算机的结构框图，如图11所示，该量子计算机112包括量子芯片114，其中，量子芯片采用上述任一项的封装装置进行封装得到。

上述本实用新型实施例序号仅仅为了描述，不代表实施例的优劣。

在本实用新型的上述实施例中，对各个实施例的描述都各有侧重，某个实施例中没有详述的部分，可以参见其他实施例的相关描述。

在本申请所提供的几个实施例中，应该理解到，所揭露的技术内容，可通过其它的方式实现。其中，以上所描述的装置实施例仅仅是示意性的，例如所述单元的划分，仅仅为一种逻辑功能划分，实际实现时可以有另外的划分方式，例如多个单元或组件可以结合或者可以集成到另一个系统，或一些特征可以忽略，或不执行。另一点，所显示或讨论的相互之间的耦合或直接耦合或通信连接可以是通过一些接口，单元或模块的间接耦合或通信连接，可以是电性或其它的形式。

所述作为分离部件说明的单元可以是或者也可以不是物理上分开的，作为单元显示的部件可以是或者也可以不是物理单元，即可以位于一个地方，或者也可以分布到多个网络单元上。可以根据实际的需要选择其中的部分或者全部单元来实现本实施例方案的目的。

以上所述仅是本实用新型的优选实施方式，应当指出，对于本技术领域的普通技术人员来说，在不脱离本实用新型原理的前提下，还可以做出若干改进和润饰，这些改进和润饰也应视为本实用新型的保护范围。

Claims (10)

1.一种量子芯片的封装装置，其特征在于，包括：用于承载多比特量子电路的基板，以及从所述基板引出的多条信号线，其中，所述多条信号线排布在不同的信号线层，不同的信号线层之间设置有第一隔离层，所述第一隔离层用于隔离不同信号线层信号线之间的串扰。

2.根据权利要求1所述的封装装置，其特征在于，相邻的信号线层之间设置的第一隔离层的数量为一层或多层。

3.根据权利要求1所述的封装装置，其特征在于，同层信号线层的信号线间设置有第二隔离层。

4.根据权利要求3所述的封装装置，其特征在于，所述第一隔离层为接地层，所述第二隔离层为接地层，所述第一隔离层和所述第二隔离层通过接地金属化孔电连接。

5.根据权利要求1所述的封装装置，其特征在于，不同的信号线层中的信号线之间重叠分布或交叠分布。

6.根据权利要求1所述的封装装置，其特征在于，所述多条信号线排布的信号线层的数量为两层或两层以上。

7.根据权利要求1所述的封装装置，其特征在于，同层信号线层中的信号线之间均匀排布。

8.根据权利要求1至7中任一项所述的封装装置，其特征在于，所述多比特量子电路包括的量子比特为Fluxonium量子比特。

9.一种量子芯片，其特征在于，采用权利要求1至8中任一项所述的封装装置进行封装得到。

10.一种量子计算机，其特征在于，包括：量子芯片，其中，所述量子芯片采用权利要求1至8中任一项所述的封装装置进行封装得到。

Images