CN218957088U - 带隙基准电压源及电子设备 - Google Patents

Abstract

本公开提供了一种带隙基准电压源及电子设备，涉及电路技术领域。该电压源包括：第八MOS管，其源极连接供电端，其漏极与栅极连接；第九MOS管，其栅极连接第八MOS管的漏极、第十MOS管的栅极及第十一MOS管的漏极，第九MOS管的源极通过第三电阻连接供电端，第九MOS管的漏极连接第十二MOS管的漏极；第三电阻；第十MOS管，其源极连接供电端，其漏极连接第十三MOS管的源极，其中，其漏极用于输出带隙基准电压；第十一MOS管，其栅极连接第十二MOS管的栅极，其源极连接地；第十二MOS管，其漏极和栅极连接，其源极连接地；第十三MOS管，其漏极和栅极连接，以及第十三MOS管的漏极连接地。根据本公开实施例，能够减小带隙基准电压源的面积。

Description

带隙基准电压源及电子设备

本申请是基于申请号为202220385239.5，申请日为2022年02月24日，申请人为北京兆易创新科技股份有限公司，发明名称为“带隙基准电压源及电子设备”的实用新型提出的分案申请。针对审查员于2022年05月18日发出的第一次审查意见通知书中指出的单一性问题，提出分案申请。

技术领域

本公开涉及电路技术领域，尤其涉及一种带隙基准电压源及电子设备。

背景技术

带隙基准(Bandgap voltage reference)，即一种利用具有正温度系数的电压与具有负温度系数的电压，来抵消二者温度系数，从而提供一种与温度无关的基准电压的技术。

传统的带隙基准电源往往需要利用误差放大器正负两输入端电压相同的特性，以及还需要利用双极性晶体管的基极-发射极电压(V_BE)具有负温度系数、以及处在不同的集电极电流下工作的两个双极性晶体管基极-发射极电压的电压差(ΔV_BE)具有正温度系数的特性来产生与温度无关的基准电压。然而，传统的带隙基准电源往往面积较大。

需要说明的是，在上述背景技术部分公开的信息仅用于加强对本公开的背景的理解，因此可以包括不构成对本领域普通技术人员已知的现有技术的信息。

实用新型内容

本公开提供一种带隙基准电压源及电子设备，至少在一定程度上克服由于相关技术提供的带隙基准电源面积大的问题。

本公开的其他特性和优点将通过下面的详细描述变得显然，或部分地通过本公开的实践而习得。

根据本公开的一个方面，提供了一种带隙基准电压源，包括：

第一MOS管，第一MOS管的源极连接供电端，第一MOS管的漏极和栅极连接；

第二MOS管，第二MOS管的栅极连接第一MOS管的漏极及第四MOS管的漏极，第二MOS管的源极连接供电端，第二MOS管的漏极与第一电阻的一端连接；

第一电阻，第一电阻的另一端分别与第三MOS管的栅极、第二电阻的一端连接，以及第一电阻的一端用于输出带隙基准电压；

第二电阻，第二电阻的另一端分别与第三MOS管的漏极、第四MOS管的栅极连接；

第三MOS管，第三MOS管的源极连接地；

第四MOS管，第四MOS管的源极连接地。

在一个实施例中，电压源还包括：

启动电路，启动电路的第一端连接供电端，启动电路的第二端连接第一MOS管的漏极，启动电路的第三端连接地，启动电路用于向第一MOS管的漏极提供启动电压。

在一个实施例中，启动电路包括：

单向导通单元，单向导通单元的第一端作为启动电路的第一端，单向导通单元的第二端连接第五MOS管的栅极、第六MOS管的漏极；

第五MOS管，第五MOS管的漏极作为启动电路的第二端，第五MOS管的源极连接地；

第六MOS管，第六MOS管的栅极接收带隙基准电压，第六MOS管的源极连接地。

在一个实施例中，单向导通单元包括：

第七MOS管，第七MOS管的源极作为单向导通单元的第一端，第七MOS管的漏极与栅极连接，第七MOS管的漏极作为单向导通单元的第二端。

在一个实施例中，第一MOS管、第二MOS管、第三MOS管和第四MOS管采用互补金属氧化物半导体CMOS工艺制作而成的MOS管。

在一个实施例中，第一MOS管和第二MOS管为PMOS管；

第三MOS管和第四MOS管为NMOS管。

在一个实施例中，第一MOS管和第二MOS管为PMOS管；

第三MOS管、第四MOS管、第五MOS管和第六MOS管为NMOS管。

在一个实施例中，第四MOS管的宽长比等于第三MOS管的宽长比与预设倍数的乘积。

根据本公开的另一个方面，提供一种带隙基准电压源，包括：

第八MOS管，第八MOS管的源极连接供电端，第八MOS管的漏极与栅极连接；

第九MOS管，第九MOS管的栅极连接第八MOS管的漏极、第十MOS管的栅极及第十一MOS管的漏极，第九MOS管的源极通过第三电阻连接供电端，第九MOS管的漏极连接第十二MOS管的漏极；

第三电阻；

第十MOS管，第十MOS管的源极连接供电端，第十MOS管的漏极连接第十三MOS管的源极，其中，第十MOS管的漏极用于输出带隙基准电压；

第十一MOS管，第十一MOS管的栅极连接第十二MOS管的栅极，第十一MOS管的源极连接地；

第十二MOS管，第十二MOS管的漏极和栅极连接连接，第十二MOS管的源极连接地；

第十三MOS管，第十三MOS管的漏极和栅极连接连接，以及第十三MOS管的漏极连接地。

在一个实施例中，电压源还包括：

第四电阻，第四电阻设置于第十三MOS管与地之间。

根据本公开的又一个方面，提供一种电子设备，包括上述任一实施例示出的带隙基准电压源。

本公开实施例所提供的带隙基准电压源及电子设备，由于第三MOS管的栅极电压为负温度系数的电压且第三MOS管的栅极与第一电阻的另一端连接，使得第一电阻的另一端的电压具有负温度系数，以及流经第一电阻的电流具有正温度系数。因此，与第一电阻另一端的电压以及第一电阻的电流相关的第一电阻的一端的电压不受温度影响，从而使得本公开实施例提供的带隙基准电压源无需设置运算放大器等器件即可从第一电阻的一端输出不受温度影响的带隙基准电压，减小了带隙基准电压源的面积。

应当理解的是，以上的一般描述和后文的细节描述仅是示例性和解释性的，并不能限制本公开。

附图说明

此处的附图被并入说明书中并构成本说明书的一部分，示出了符合本公开的实施例，并与说明书一起用于解释本公开的原理。显而易见地，下面描述中的附图仅仅是本公开的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1示出了一种相关技术中的带隙基准电压源的结构示意图；

图2示出本公开实施例提供的一种带隙基准电压源的结构示意图；

图3示出了本公开实施例提供的另一种带隙基准电压源的结构示意图；

图4示出本公开实施例提供的又一种带隙基准电压源的结构示意图；

图5示出了本公开实施例提供的一种电子设备的结构示意图。

具体实施方式

现在将参考附图更全面地描述示例实施方式。然而，示例实施方式能够以多种形式实施，且不应被理解为限于在此阐述的范例；相反，提供这些实施方式使得本公开将更加全面和完整，并将示例实施方式的构思全面地传达给本领域的技术人员。所描述的特征、结构或特性可以以任何合适的方式结合在一个或更多实施方式中。

此外，附图仅为本公开的示意性图解，并非一定是按比例绘制。图中相同的附图标记表示相同或类似的部分，因而将省略对它们的重复描述。附图中所示的一些方框图是功能实体，不一定必须与物理或逻辑上独立的实体相对应。可以采用软件形式来实现这些功能实体，或在一个或多个硬件模块或集成电路中实现这些功能实体，或在不同网络和/或处理器装置和/或微控制器装置中实现这些功能实体。

应当理解，本公开的方法实施方式中记载的各个步骤可以按照不同的顺序执行，和/或并行执行。此外，方法实施方式可以包括附加的步骤和/或省略执行示出的步骤。本公开的范围在此方面不受限制。

需要注意，本公开中提及的“第一”、“第二”等概念仅用于对不同的装置、模块或单元进行区分，并非用于限定这些装置、模块或单元所执行的功能的顺序或者相互依存关系。

需要注意，本公开中提及的“一个”、“多个”的修饰是示意性而非限制性的，本领域技术人员应当理解，除非在上下文另有明确指出，否则应该理解为“一个或多个”。

在本公开的描述中，需要说明的是，除非另有说明，“多个”的含义是两个以上；术语“上”、“下”、“左”、“右”、“内”、“外”等指示的方位或位置关系仅是为了便于描述本公开和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本公开的限制。“垂直”并不是严格意义上的垂直，而是在误差允许范围之内。“平行”并不是严格意义上的平行，而是在误差允许范围之内。

下述描述中出现的方位词均为图中示出的方向，并不是对本公开的具体结构进行限定。在本公开的描述中，还需要说明的是，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是直接相连，也可以通过中间媒介间接相连。对于本领域的普通技术人员而言，可视具体情况理解上述术语在本公开中的具体含义。

在模拟集成电路中，往往需要一个能够提供稳定的电压源。由于带隙基准电压源可以利用负温度系数的电流和正温度系数的电压提供一种几乎不受到温度影响的电压，因此，带隙基准电压源技术成为了研究方向之一。

图1示出了一种相关技术中的带隙基准电压源的结构示意图。如1所示，相关技术中的带隙基准电压源包括：误差放大器OP、第一PMOS管(Positive Channel Metal OxideSemiconductor，P型金属-氧化物半导体场效应晶体管)MP0、第二PMOS管MP1、第三PMOS管MP2、第一PNP管Q0、第二PNP管Q1、第三PNP管Q2、电阻R1和电阻R2。其中，第一PMOS管MP0和第二PMOS管MP1为相同的MOS管(Channel Metal Oxide Semiconductor，金属-氧化物半导体场效应晶体管)。第一PNP管Q0和第二PNP管Q1具有不同的发射区-基区面积。误差放大器OP可以控制两个输入端的电压VX和电压VY相同。

通过图1所示的带隙基准电压源，由于图1中的电流I1具有正温度系数，且由于第二PMOS管MP1和第三PMOS管MP2构成镜像电流源，因此电流I2与电流I1同样具有正温度系数。以及，由于第三PNP管Q2的基极-发射极电压具有负温度系数，因此，基于电流I2和第三PNP管Q2的基极-发射极电压计算得到的零温度系数的带隙基准电压VBG1。

其中，带隙基准电压VBG1满足下述公式(1)：

VBG1＝(R2/R1)*V_T1lnN₁+V_BE1            (1)

在公式(1)中，R2为电阻R2的电阻值，R1为电阻R1的电阻值，V_T1为第一PNP管Q0和第二PNP管Q1的热电压，N₁为第一PNP管Q0与第二PNP管Q1的电流之比，V_BE1为第三PNP管Q2的基极-发射极电压。

然而，上述带隙基准电压源存在着诸如问题：

问题一、因为需要使用到运算放大器等元件从而导致带隙基准电压源的面积大，且增加芯片成本。

问题二、运算放大器的运算失调会乘上电阻比例系数叠加至输出端，从而导致输出的带隙基准电压VBG1会产生一定的偏移，影响电源精度。

基于上述问题中的至少一者，本公开实施例提供了一种带隙基准电压源，基于MOS管和电阻即可输出不受温度影响的带隙基准电压，减小了带隙基准电压源的面积。

下面结合附图及实施例对本示例实施方式进行详细说明。

图2示出本公开实施例提供的一种带隙基准电压源的结构示意图。

如图2所示，本公开实施例中提供的带隙基准电压源包括第一MOS管MP3、第二MOS管MP4、第三MOS管MN1、第四MOS管MN2、第一电阻R3和第二电阻R4。

接下来，本公开实施例的下述部分将对上述多个元件进行说明。

对于第一MOS管MP3，第一MOS管MP3的源极连接供电端VDD，第一MOS管MP3的漏极与自身的栅极连接。

对于第二MOS管MP4，第二MOS管MP4的栅极连接第一MOS管MP3的栅极及第四MOS管MN2的漏极，第二MOS管MP4的源极连接供电端VDD，第二MOS管MP4的漏极与第一电阻R3的一端连接。

第一电阻R3，第一电阻R3的另一端分别与第三MOS管MN1的栅极、第二电阻R4的一端连接，以及第一电阻R3的一端用于输出带隙基准电压VBG2。在一些实施例中，第一电阻R3可以是具有分压功能的器件，比如可以由一个电阻，或者多个电阻以并联、串联或者混联的方式连接而成，或者是其他能够实现电阻功能的元件，对此不作具体限定。

对于第二电阻R4，第二电阻R4的另一端分别与第三MOS管MN1的漏极、第四MOS管MN2的栅极连接。需要说明的是，第二电阻R4的其他内容可参见对第一电阻R3的相关描述，对此不再赘述。

对于第三MOS管MN1，第三MOS管MN1的源极连接地GND。

在介绍了带隙基准电压源的结构之后，接下来，本公开实施例对MOS管的其他特征进行说明。

对于MOS管的工作区间，在一些实施例中，第一MOS管MP3和第二MOS管MP4为在供电端VDD施加有供电电压时工作于饱和区的MOS管。也就是说，在供电端VDD施加有供电电压时，第一MOS管MP3和第二MOS管MP4工作于饱和区。在一个实施例中，可以选择合适阈值电压的第一MOS管MP3、第二MOS管MP4使得二者在供电端VDD施加有供电电压时能够处于饱和区。在一个示例中，由于MOS管阈值电压与沟长、沟宽有关，因此可以选择合适沟长和沟宽的MOS管。

以及，第三MOS管MN1和第四MOS管MN2在供电端VDD施加有供电电压时工作于亚稳态区的MOS管。也就是说，在供电端施加有供电电压VCC时，第三MOS管MN1和第四MOS管MN2工作于亚稳态区。在一个实施例中，可以选择合适阈值电压的第三MOS管MN1和第四MOS管MN2使得二者在供电端VDD施加有供电电压时能够处于亚稳态区。在一个示例中，由于MOS管阈值电压与沟长、沟宽有关，因此可以选择合适沟长和沟宽的MOS管。

需要说明的是，由于工作于亚稳态区的MOS管的漏电流I_d与其栅极-漏极电压V_DS呈指数关系，利用该特性可以降低带隙基准电压源的设计难度。

在一些实施例中，第四MOS管MN2的宽长比等于第三MOS管MN1的宽长比与预设倍数的乘积。示例性地，若第三MOS管MN1的宽长比表示为W/L，则第四MOS管MN2的宽长比可以表示为N₂(W/L)，其中，N₂为该预设倍数，N₂不等于1。

需要说明的是，由于MOS管的电流I_d与其宽长比成正比，从而通过设置第三MOS管MN1和第四MOS管MN2的宽长比的方式，可以使得第四MOS管MN2的电流I_d2为第三MOS管MN1的电流I_d1的N₂倍，即I_d2/I_d1＝N₂。

以及，由于第四MOS管MN2的漏电流I_d2为第三MOS管MN1的漏电流I_d1的N₂倍，且N₂不等于1，因此，第三MOS管MN1和第四MOS管MN2的漏电不同，进而导致二者的栅极-源极电压的压差具有正温度特性，从而可以基于该正温度特性，设置带隙基准电压源。

对于MOS管的制作工艺，在一些实施例中，第一MOS管MP3、第二MOS管MP4、第三MOS管MN1和第四MOS管MN2采用CMOS(Complementary Metal Oxide Semiconductor，互补金属氧化物半导体)工艺制作而成MOS管。需要说明的是，本公开实施例还可以采用其他MOS管制造工艺，比如PMOS工艺和NMOS工艺等，对此不作具体限定。

需要说明的是，采用CMOS工艺制作而成的MOS管具有集成度高等特性，能够缩小器件的尺寸，从而缩小了带隙基准电压源的面积。

在介绍了MOS管的特征之后，接下来对带隙基准电压源的各电路部分的电压、电流等进行说明。

继续参见图2，第一MOS管MP3和第二MOS管MP4可以构成镜像电流源，从而使得电流I3和电流I4相同。可选地，第一MOS管MP3和第二MOS管MP4为相同的MOS管。

以及，第四MOS管MN2的栅极电压VGS1满足下述公式(2)：

VGS1＝ξV_T2ln(I_d2/I₀)                  (2)

其中，ξ为MOS管工作在亚阈值区的一个非理想因子，V_T2为MOS管MN2的热电压，I₀为MOS管在关断时的漏电电流。

以及，第三MOS管MN1的栅极电压VGS2满足下述公式(3)：

VGS2＝ξV_T2ln(I_d1/I₀)                  (3)

由于节点a1与第四MOS管MN2的栅极连接，因此，节点a1的电压为VGS1。以及，节点a2与第三MOS管MN1的栅极连接，因此，节点a2的电压为VGS2。

以及，第二电阻R4两端的电压差ΔV等于VGS2-VGS1，第二电阻R4的电流I4满足下述公式(4)：

I4＝(VGS2-VGS1)/R4＝ξV_T2ln(I_d1/I_d2)/R4＝ξV_T2ln(N₂)/R4   (4)

其中，R4为第二电阻的电阻值。

在上述公式(4)中，由于第三MOS管MN1与第四MOS管MN2的栅极-源极电压的差值，即(VGS2-VGS1)，具有正温度系数，相应地，第二电阻R4两端的电压差具有正温度特性，进而基于第二电阻R4两端的电压差ΔV计算得到的流经第二电阻R4的电流I4具有正温度系数，即电流I4为PTAT(Proportional To Absolute Temperature，与绝对温度成正比)电流。

以及，带隙基准电压VBG2等于第一电阻R3的电势差与节点a2的电压之和，即满足下述公式(5)：

VBG2＝R3*I4+VGS2＝R3*ξV_T2ln(N₂)/R4+VGS2     (5)

其中，R3为第一电阻R3的电压。以及，由于VGS2为第三MOS管MN1的栅极-源极电压，相应地，VGS2具有负温度系数。

本公开实施例所提供的带隙基准电压源，由于第三MOS管MN1的栅极电压VGS2具有负温度系数且第三MOS管MN1的栅极与第一电阻R3的另一端，即节点a1连接，使得节点a1的电压VGS2具有负温度系数，以及流经第一电阻R3的电流I4具有正温度系数。因此，与第一电阻另一端的电压VGS2以及电流I4相关的第一电阻R3的一端的电压VBG2不受温度影响，从而使得本公开实施例提供的带隙基准电压源无需设置运算放大器等器件即可从第一电阻的一端输出不受温度影响的带隙基准电压VBG2，减小了带隙基准电压源的面积。以及，还可以减小带隙基准电源所在芯片的成本。

以及，由于无需使用运算放大器，相应地，带隙基准电压源输出的带隙基准电压不会运放失调而偏移，提高了带隙基准电压源的输出精度。

在一些实施例中，图3示出了本公开实施例提供的另一种带隙基准电压源的结构示意图。如图3所示，本公开实施例的带隙基准电压源还可以包括启动电路11。

如图3所示，启动电路11的第一端b1连接供电端VDD，启动电路11的第二端b2连接第一MOS管MP3的漏极，启动电路11的第三端b3连接地GND，启动电路11用于向第一MOS管MP3的漏极提供启动电压。

在本实施例中，通过设置启动电路11可以为带隙基准电压源提供启动电压，提高了带隙基准电压源自身的稳定性和容错性，且便于快速启动带隙基准电压源。

在一个示例中，继续参见图3，启动电路11可以包括单向导通单元111、第五MOS管MN3和第六MOS管MN4。

对于单向导通单元111，单向导通单元111的第一端作为启动电路的第一端b1，单向导通单元111的第二端连接第五MOS管MN3的栅极、第六MOS管MN4的漏极。示例性地，单向导通单元111可以是控制其所在电路支路上的电流方向为由供电端流向地的所在方向。比如，单向导通单元111可以是二极管或者是如图3所示的第七MOS管MP5，又或者还可以是其他能够实现单向导通功能的元件，对此不作具体限定。其中，继续参见图3，第七MOS管MP5的源极作为单向导通单元111的第一端，第七MOS管MP5的漏极与其自身的栅极连接，第七MOS管MP5的漏极作为单向导通单元111的第二端。

对于第五MOS管MN3，第五MOS管MN3的漏极作为启动电路的第二端b2，第五MOS管MN3的源极连接地GND。

对于第六MOS管MN4，第六MOS管MN4的栅极接收带隙基准电压VBG3，第六MOS管MN4的源极连接地GND。

对于该启动电路，当供电端施加供电电压时，第五MOS管MN3的栅极电压增大使得第五MOS管MN3导通，进而能够快速拉高启动电路11的第二端b2的电压，从而为第一MOS管MP3的漏极提供启动电压，即带隙基准电压源提供启动电压。以及，当带隙基准电压源成功启动且向外输出带隙基准电压VBG3时，由于带隙基准电压VBG3作为第六MOS管MN4的栅极电压，此时可以控制为第六MOS管MN4导通，进而将第五MOS管MN3的栅极拉低至低电压，从而停止为第一MOS管MP3的漏极提供启动电压，避免对带隙基准电压源后续工作的影响，提高了带隙基准电压源的输出精度。

示例性地，结合图3示出的第一MOS管MP3和第二MOS管MP4为PMOS管。第三MOS管MN1、第四MOS管MN2、第五MOS管MN3和第六MOS管MN4为NMOS管。

需要说明的是，本公开实施例还可以采用其他结构的启动电路为带隙基准电压源提供启动电压，对此不作具体限定。

基于同一发明构思，本公开实施例中还提供了另一种带隙基准电压源，如下面的实施例。

图4示出本公开实施例提供的又一种带隙基准电压源的结构示意图，如图4所示，该带隙基准电压源包括第八MOS管MP6、第九MOS管MP7、第十MOS管MP8、第十一MOS管MN5、第十二MOS管MN6、第十三MOS管MP9和第三电阻R5。

对于第八MOS管MP6，第八MOS管MP6的源极连接供电端，第八MOS管MP6的漏极与其自身的栅极连接。

对于第九MOS管MP7，第九MOS管MP7的栅极连接第八MOS管MP6的漏极、第十MOS管MP8的栅极、第十一MOS管MN5，第九MOS管MP7的源极通过第三电阻R5连接供电端VDD，第九MOS管MP7的漏极连接第十二MOS管MN6的漏极。

对于第三电阻R5。其中，第三电阻R5的其他内容可以参见第一电阻的相关说明，在此不再赘述。

对于第十MOS管MP8，第十MOS管MP8的源极连接供电端VDD，第十MOS管MP8的漏极连接第十三MOS管MP9的源极，其中，第十MOS管MP8的漏极用于输出带隙基准电压VBG4。

对于第十一MOS管MN5，第十一MOS管MN5的栅极连接第十二MOS管MN6的栅极，第十一MOS管MN5的源极连接地GND。

对于第十二MOS管MN6，第十二MOS管MN6的漏极和栅极连接，第十二MOS管MN6的源极连接地GND。

对于第十三MOS管MP9，第十三MOS管MP9的漏极和栅极连接，以及第十三MOS管MP9的漏极连接地GND。

在一些实施例中，第八MOS管MP6、第九MOS管MP7、第十MOS管MP8、第十三MOS管MP9可以为PMOS管；第十一MOS管MN5、第十二MOS管MN6为NMOS管。

在另一些实施例中，第八MOS管MP6、第九MOS管MP7、第十MOS管MP8、第十三MOS管MP9可以为NMOS管；第十一MOS管MN5、第十二MOS管MN6为PMOS管。

在一些实施例中，第八MOS管MP6、第九MOS管MP7、第十MOS管MP8、第十一MOS管MN5、第十二MOS管MN6和第十三MOS管MP9均工作于饱和区。

在另一些实施例中，第八MOS管MP6、第九MOS管MP7、第十MOS管MP8、第十一MOS管MN5、第十二MOS管MN6和第十三MOS管MP9均工作于亚稳态区。

相应地，带隙基准电压源还可以包括第四电阻。

第四电阻设置与第十三MOS管MP9与地GND之间。也就是说，第十三MOS管MP9通过第四电阻连接地。其中，第三电阻R5的其他内容可以参见第一电阻的相关说明，在此不再赘述。

在一些实施例中，带隙基准电压源还可以包括启动电路，启动电路与上述启动电路原理相似，对此不再赘述。

本公开实施例结合图4提供的带隙基准电压源，其实现原理和技术效果与结合图2-图3提供的带隙基准电压源类似，为简介起见，在此不再赘述。

此外，本公开实施例还提供了一种电子设备。

图5示出了本公开实施例提供的一种电子设备的结构示意图。如图5所示，电子设备50包括带隙基准电压源51。

其中，带隙基准电压源51可以为结合图2-图4示出的上述实施例示出的任意一种带隙基准电压源。

示例性地，电子设备50可以是手机、电脑等终端设备、或者服务器等网络设备，对此不作具体限定。

另一示例性地，电子设备可以为存储器。存储器可以为非易失性存储器或者易失性存储器。其中，非易失性存储器包括NOR Flash和NAND Flash等闪存，或者包括PROM(Programmable Read-Only Memory，可编程只读存储器)、EAROM(Electrically AlterableRead-Only Memory，电改写只读存储器)、EPROM(Erasable Programmable Read-OnlyMemory，可擦除可编程只读存储器)和EEPROM(Electrically Erasable ProgrammableRead-Only Memory，电可擦编程只读存储器)等只读存储器。其中，以NOR flash存储器为例，其可以一种基于CHE(Channel Hot Electron，沟道热电子注入)效应的非易失性存储器。

又一示例性地，电子设备50可以包括存储器，其中，存储器由带隙基准电压源51提供参考电压。其中，存储器可参见本公开实施例上述部分的相关说明，在此不再赘述。

需要明确的是，本说明书中的各个实施例均采用递进的方式描述，各个实施例之间相同或相似的部分互相参见即可，每个实施例重点说明的都是与其他实施例的不同之处。本公开并不局限于上文所描述并在图中示出的特定步骤和结构。本领域的技术人员可以在领会本公开的精神之后，作出各种改变、修改和添加。并且，为了简明起见，这里省略对已知技术的详细描述。

在本公开所提供的几个实施例中，应该理解到，所揭露的电路、单元和设备，可以通过其它的方式实现。例如，以上所描述的装置实施例仅仅是示意性的，例如，所述单元的划分，仅仅为一种逻辑功能划分，实际实现时可以有另外的划分方式，例如多个单元或组件可以结合或者可以集成到另一个系统，或一些特征可以忽略，或不执行。另一点，所显示或讨论的相互之间的耦合或直接耦合或通信连接可以是通过一些端口，装置或单元的间接耦合或通信连接，可以是电性，机械或其它的形式。

所述作为分离部件说明的单元可以是或者也可以不是物理上分开的，作为单元显示的部件可以是或者也可以不是物理单元，即可以位于一个地方，或者也可以分布到多个单元上。可以根据实际的需要选择其中的部分或者全部单元来实现本实施例方案的目的。

另外，在本公开各个实施例中的各功能单元可以集成在一个处理单元中，也可以是各个单元单独物理存在，也可以两个或两个以上单元集成在一个单元中。

以上所述，仅为本公开的具体实施方式，但本公开的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本公开揭露的技术范围内，可轻易想到变化或替换，都应涵盖在本公开的保护范围之内。

因此，本公开的保护范围应以所述权利要求的保护范围为准本公开旨在涵盖本公开的任何变型、用途或者适应性变化，这些变型、用途或者适应性变化遵循本公开的一般性原理并包括本公开未公开的本技术领域中的公知常识或惯用技术手段。说明书和实施例仅被视为示例性的，本公开的真正范围和精神由所附的权利要求指出。

Claims (7)

1.一种带隙基准电压源，其特征在于，包括：

第八MOS管，所述第八MOS管的源极连接供电端，所述第八MOS管的漏极与栅极连接；

第九MOS管，所述第九MOS管的栅极连接所述第八MOS管的漏极、第十MOS管的栅极及第十一MOS管的漏极，所述第九MOS管的源极通过第三电阻连接所述供电端，所述第九MOS管的漏极连接第十二MOS管的漏极；

所述第三电阻；

所述第十MOS管，所述第十MOS管的源极连接所述供电端，所述第十MOS管的漏极连接第十三MOS管的源极，其中，所述第十MOS管的漏极用于输出带隙基准电压；

所述第十一MOS管，所述第十一MOS管的栅极连接所述第十二MOS管的栅极，所述第十一MOS管的源极连接地；

所述第十二MOS管，所述第十二MOS管的漏极和栅极连接，所述第十二MOS管的源极连接所述地；

所述第十三MOS管，所述第十三MOS管的漏极和栅极连接，以及所述第十三MOS管的漏极连接所述地。

2.根据权利要求1所述的电压源，其特征在于，所述第八MOS管、所述第九MOS管、所述第十MOS管和所述第十三MOS管为PMOS管；

所述第十一MOS管、所述第十二MOS管为NMOS管。

3.根据权利要求1所述的电压源，其特征在于，

所述第八MOS管、所述第九MOS管、所述第十MOS管、所述第十一MOS管、所述第十二MOS管和所述第十三MOS管均工作于饱和区。

4.根据权利要求1所述的电压源，其特征在于，

所述第八MOS管、所述第九MOS管、所述第十MOS管、所述第十一MOS管、所述第十二MOS管和所述第十三MOS管均工作于亚稳态区。

5.根据权利要求4所述的电压源，其特征在于，所述电压源还包括：

第四电阻，所述第四电阻设置于所述第十三MOS管与所述地之间。

6.根据权利要求1所述的电压源，其特征在于，所述电压源还包括启动电路。

7.一种电子设备，其特征在于，包括：

如权利要求1-6任一项所述的带隙基准电压源。

Images