CN218675906U - 一种支持pcie设备与sata设备切换的主板 - Google Patents
一种支持pcie设备与sata设备切换的主板 Download PDFInfo
- Publication number
- CN218675906U CN218675906U CN202222402304.3U CN202222402304U CN218675906U CN 218675906 U CN218675906 U CN 218675906U CN 202222402304 U CN202222402304 U CN 202222402304U CN 218675906 U CN218675906 U CN 218675906U
- Authority
- CN
- China
- Prior art keywords
- sata
- welding position
- pad
- capacitor
- pcie
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
Landscapes
- Details Of Connecting Devices For Male And Female Coupling (AREA)
Abstract
本实用新型实施例公开了一种支持PCIE设备与SATA设备切换的主板,包括主板本体,主板本体上设有连接器、处理器和若干个焊接位;连接器和处理器均连接焊接位;根据连接器所接设备的类型,各个焊接位的对应焊盘上焊接相应的电子元件来组成PCIE信号路径或SATA信号路径;处理器与外接的PCIE设备之间、通过PCIE信号路径和连接器进行PCIE信号的传输;处理器与外接的SATA设备之间、通过SATA信号路径和连接器进行SATA信号的传输。无需对主板改版,只要选择电子元件焊接在不同的焊盘上,就能将该主板变成支持PCIE设备或支持SATA设备的主板,从而在一个主板上实现了PCIE设备与SATA设备的切换。
Description
技术领域
本实用新型涉及电子技术领域,尤其涉及一种支持PCIE设备与SATA设备切换的主板。
背景技术
SSD(Solid State Disk,固态硬盘),简称固盘,指的是用固态电子存储芯片阵列而制成的硬盘,由控制单元和存储单元(DRAM或FLASH芯片)组成。固态硬盘在接口的规范和定义、功能及使用方法上与传统硬盘的完全相同,在产品外形和尺寸上也完全与传统硬盘一致,但I/O(Input/Output),,输入/输出)性能相对于传统硬盘大大提升。
固态硬盘通常采用SATA(Serial Advanced Technology Attachment,串行高级技术附件,一种基于行业标准的串行硬件驱动器接口)接口,则组成SATA SSD固盘。若采用PCIE(peripheral component interconnect express,一种高速串行计算机扩展总线标准总线)接口,则组成PCIE SSD固盘,其与SATA SSD固盘的区别在于接口不同,通信的总线也不同;PCIE SSD固盘工作通过PCI-Express总线传输I/O。
但是,现有主板上通常使用的是PCIE SSD固盘,若要使用SATA接口来传输数据,则现有主板不能兼容使用,必须对主板升级改版,对主板上的相应器件和接口进行重新设计,为PCIE SSD固盘和SATA SSD固盘分别设计一种主板,否则不能满足PCIE SSD固盘与SATASSD固盘的切换需求;这样必然会增加研发成本和主板的制作成本。
实用新型内容
针对上述技术问题,本实用新型实施例提供了一种支持PCIE设备与SATA设备切换的主板,以解决现有主板不能在PCIE SSD固盘与SATA SSD固盘之间切换的问题。
本实用新型实施例提供一种支持PCIE设备与SATA设备切换的主板,其包括主板本体,所述主板本体上设置有连接器、处理器和若干个焊接位;所述连接器和处理器均连接焊接位;
根据连接器所接设备的类型,各个焊接位的对应焊盘上焊接相应的电子元件来组成PCIE信号路径或SATA信号路径;
所述处理器与外接的PCIE设备之间、通过PCIE信号路径和连接器进行PCIE信号的传输;处理器与外接的SATA设备之间、通过SATA信号路径和连接器进行SATA信号的传输。
可选地,所述的支持PCIE设备与SATA设备切换的主板中,所述主板上设有4个焊接位,每个焊接位由从上到下依次排列的3个焊盘组成;每个焊接位中,位于上端的焊盘连接处理器的SATA信号输出端,位于中间的焊盘连接连接器的数据传输端,位于下端的焊盘连接处理器的PCIE信号输出端。
可选地,所述的支持PCIE设备与SATA设备切换的主板中,所述主板上设有第一焊接位、第二焊接位、第三焊接位和第四焊接位;
所述第一焊接位的第一焊盘、第二焊接位的第一焊盘、第三焊接位的第一焊盘、第四焊接位的第一焊盘与处理器的SATA_P1_USB3_P5_TXN脚、SATA_P1_USB3_P5_TXP脚、SATA_P1_USB3_P5_RXP脚、SATA_P1_USB3_P5_RXN脚一对一连接;
第一焊接位的第二焊盘、第二焊接位的第二焊盘、第三焊接位的第二焊盘、第四焊接位的第二焊盘与连接器的PETN0/SATA_A-脚、PETP0/SATA_A+脚、PERN0/SATA_B+脚、PERP0/SATA_B-脚一对一连接;
第一焊接位的第三焊盘、第二焊接位的第三焊盘、第三焊接位的第三焊盘、第四焊接位的第三焊盘与处理器的PCIE_P0_TXN脚、PCIE_P0_TXP脚、PCIE_P0_RXN脚、PCIE_P0_RXP脚一对一连接。
可选地,所述的支持PCIE设备与SATA设备切换的主板中,所述连接器连接PCIE设备时,主板本体上设有第一电阻、第二电阻、第一电容和第二电容;
所述第一电阻的一端焊接在第三焊接位的第二焊盘上,第一电阻的另一端焊接在第三焊接位的第三焊盘上,第二电阻的一端焊接在第四焊接位的第二焊盘上,第二电阻的另一端焊接在第四焊接位的第三焊盘上,第一电容的一端焊接在第一焊接位的第二焊盘上,第一电容的另一端焊接在第一焊接位的第三焊盘上,第二电容的一端焊接在第二焊接位的第二焊盘上,第二电容的另一端焊接在第二焊接位的第三焊盘上。
可选地,所述的支持PCIE设备与SATA设备切换的主板中,所述连接器连接SATA设备时,所述主板本体上设有第三电容、第四电容、第五电容和第六电容;
所述第三电容的一端焊接在第一焊接位的第一焊盘上,第三电容的另一端焊接在第一焊接位的第二焊盘上,第四电容的一端焊接在第二焊接位的第一焊盘上,第四电容的另一端焊接在第二焊接位的第二焊盘上,第五电容的一端焊接在第三焊接位的第一焊盘上,第五电容的另一端焊接在第三焊接位的第二焊盘上,第六电容的一端焊接在第四焊接位的第一焊盘上,第六电容的另一端焊接在第四焊接位的第二焊盘上。
可选地,所述的支持PCIE设备与SATA设备切换的主板中,所述第一电阻和第二电阻的阻值为0Ω,第一电容和第二电容的容值为0.1uF。
可选地,所述的支持PCIE设备与SATA设备切换的主板中,所述第三电容、第四电容、第五电容和第六电容的容值为0.01uF。
可选地,所述的支持PCIE设备与SATA设备切换的主板中,所述第一焊接位和第二焊接位并排设置,第三焊接位和第四焊接位并排设置。
可选地,所述的支持PCIE设备与SATA设备切换的主板中,所述第三焊接位设置在第一焊接位的下方并与第一焊接位对齐,第四焊接位设置在第二焊接位的下方并与第二焊接位对齐。
本实用新型实施例提供的技术方案中,支持PCIE设备与SATA设备切换的主板包括主板本体,所述主板本体上设置有连接器、处理器和若干个焊接位;所述连接器和处理器均连接焊接位;根据连接器所接设备的类型,各个焊接位的对应焊盘上焊接相应的电子元件来组成PCIE信号路径或SATA信号路径;所述处理器与外接的PCIE设备之间、通过PCIE信号路径和连接器进行PCIE信号的传输;处理器与外接的SATA设备之间、通过SATA信号路径和连接器进行SATA信号的传输。无需对主板整体电路结构和走线进行改变,只需要修改BOM,选择电子元件焊接在不同的焊盘上,就能在一个主板上组成PCIE信号路径或SATA信号路径,将该主板变成支持PCIE设备的主板,或支持SATA设备的主板,从而在一个主板上实现了PCIE设备与SATA设备的切换;无需为每种设备设计一款主板,节省了主板的研发成本和制作成本。
附图说明
图1为本实用新型实施例中支持PCIE设备与SATA设备切换的主板的电路示意图。
图2为本实用新型实施例中支持PCIE设备与SATA设备切换的主板的焊接位示意图。
图3为本实用新型实施例中连接PCIE设备时主板的电路示意图。
图4为本实用新型实施例中连接SATA设备时主板的电路示意图。
具体实施方式
下面将结合本实用新型实施例中的附图,对本实用新型实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例仅仅是本实用新型一部分实施例,而不是全部的实施例。本实用新型中的实施例,本领域技术人员在没有作出创造性劳动前提下所获得的所有其他实施例,都属于本实用新型保护的范围。
请同时参阅图1和图2,本实用新型实施例提供的支持PCIE设备与SATA设备切换的主板包括主板本体,所述主板本体上设置有连接器10、处理器20和若干个焊接位;所述连接器10和处理器20均连接焊接位,根据连接器10所接设备的类型,各个焊接位的对应焊盘上焊接相应的电子元件来组成PCIE信号路径或SATA信号路径;处理器20与外接的PCIE设备之间、通过PCIE信号路径和连接器10进行PCIE信号的传输;处理器20与外接的SATA设备之间、通过SATA信号路径和连接器10进行SATA信号的传输。
本实施例根据连接器10外接设备的类型来选择焊接位和电子元件的焊接方式,组成PCIE信号路径后、处理器与PCIE设备之间仅传输PCIE信号;若组成的是SATA信号路径,则处理器与SATA设备之间仅传输SATA信号。这样就无需对主板整体电路结构和走线进行改变,只需要修改BOM(Bill of Material,物料清单),选择电子元件焊接在不同的焊盘上,就能在一个主板上组成PCIE信号路径或SATA信号路径,将该主板变成支持PCIE设备的主板,或支持SATA设备的主板,从而在一个主板上实现了PCIE设备与SATA设备的切换;无需为每种设备设计一款主板,节省了主板的研发成本和制作成本。其中,主板可为电脑主板,PCIE设备可为PCIE固盘,SATA设备可为SATA固盘。
需要理解的是,所述处理器20是常见的CPU,此处主要是使用其输出的信号,对其具体电路结构不做限定。所述主板本体上还有其他电路模块,例如电源模块(用于供电),此处主要示出连接器10、处理器20和焊接位的连接关系,其他电路的结构和连接关系为现有技术,此处不做赘述。图2主要用于示出各个焊接位的结构以及在主板本体上的位置,此处仅为示例,在具体实施时可根据需求布局;此处仅示出与本实施例相关的器件,主板上还有其他现有器件,此处不做详述。本实施例中,所述电子元件包括电阻和电容,下面以PCIE设备是PCIE固盘,SATA设备是SATA固盘为例来阐述主板上的电子元件的选择。
本实施例中,根据PCIE信号和SATA信号的个数(分别有4个信号),设有4个焊接位,即包括第一焊接位G1、第二焊接位G2、第三焊接位G3和第四焊接位G4;每个焊接位由从上到下依次排列的3个焊盘组成,每个焊接位中,位于上端的焊盘连接处理器20的SATA信号输出端,位于中间的焊盘连接连接器10的数据传输端,位于下端的焊盘连接处理器20的PCIE信号输出端,具体为:
所述第一焊接位G1的第一焊盘G1P1、第二焊接位G2的第一焊盘G2P1、第三焊接位G3的第一焊盘G3P1、第四焊接位G4的第一焊盘G4P1与处理器20的SATA_P1_USB3_P5_TXN脚、SATA_P1_USB3_P5_TXP脚、SATA_P1_USB3_P5_RXP脚、SATA_P1_USB3_P5_RXN脚一对一连接;第一焊接位G1的第二焊盘G1P2、第二焊接位G2的第二焊盘G2P2、第三焊接位G3的第二焊盘G3P2、第四焊接位G4的第二焊盘G4P2与连接器10的PETN0/SATA_A-脚、PETP0/SATA_A+脚、PERN0/SATA_B+脚、PERP0/SATA_B-脚一对一连接;第一焊接位G1的第三焊盘G1P3、第二焊接位G2的第三焊盘G2P3、第三焊接位G3的第三焊盘G3P3、第四焊接位G4的第三焊盘G4P3与处理器20的PCIE_P0_TXN脚、PCIE_P0_TXP脚、PCIE_P0_RXN脚、PCIE_P0_RXP脚一对一连接。
本实施例在制作主板时,先将各个焊接位与连接器10和处理器20的对应引脚连接,实际使用时,根据用户需求选择上件(即在对应的焊接位焊接电子元件)。若连接器10连接的是PCIE固盘,根据PCIE信号的传输要求,PCIE_RX0_DN信号和PCIE_RX0_DP信号使用电阻,PCIE_TX0_DN信号和PCIE_TX0_DP信号使用电容,需上件2个电阻和2个电容。若连接器10连接的是SATA固盘,根据SATA信号的传输要求,SATA_TX1_DP信号、SATA_TX1_DN信号、SATA_RX1_DP信号和SATA_RX1_DN信号均使用电容,需上件4个电容。
请一并参阅图3,所述主板本体上设有第一电阻R1、第二电阻R2、第一电容C1和第二电容C2;所述第一电阻R1的一端焊接在第三焊接位G3的第二焊盘G3P2上,第一电阻R1的另一端焊接在第三焊接位G3的第三焊盘G3P3上,第二电阻R2的一端焊接在第四焊接位G4的第二焊盘G4P2上,第二电阻R2的另一端焊接在第四焊接位G4的第三焊盘G4P3上,第一电容C1的一端焊接在第一焊接位G1的第二焊盘G1P2上,第一电容C1的另一端焊接在第一焊接位G1的第三焊盘G1P3上,第二电容C2的一端焊接在第二焊接位G2的第二焊盘G2P2上,第二电容C2的另一端焊接在第二焊接位G2的第三焊盘G2P3上。
其中,第一电阻R1和第二电阻R2的阻值优选为0Ω,第一电容C1和第二电容C2的容值优选为0.1uF(容值的大小根据CPU平台的规格书要求而定,封装统一为0402),此时处理器与PCIE固盘之间传输的信号为PCIE信号。
当电脑主板正常开机显示,处理器正常工作时;PCIE_TX0_DP信号和PCIE_TX0_DN信号是由处理器输出的PCIE数据,通过对应的第一电容C1、第二电容C2传输给连接器10外接的PCIE固盘。PCIE_RX0_DP信号和PCIE_RX0_DN信号是PCIE固盘反馈的数据,通过连接器10接收,经过第一电阻R1、第二电阻R2反馈给处理器20。这两条链路在正常数据交换,其他设备运行正常的情况下,处理器能正常识别到PCIE固盘。
请一并参阅图4,所述主板本体上设有第三电容C3、第四电容C4、第五电容C5和第六电容C6;所述第三电容C3的一端焊接在第一焊接位G1的第一焊盘G1P1上,第三电容C3的另一端焊接在第一焊接位G1的第二焊盘G1P2上,第四电容C4的一端焊接在第二焊接位G2的第一焊盘G2P1上,第四电容C4的另一端焊接在第二焊接位G2的第二焊盘G2P2上,第五电容C5的一端焊接在第三焊接位G3的第一焊盘G3P1上,第五电容C5的另一端焊接在第三焊接位G3的第二焊盘G3P2上,第六电容C6的一端焊接在第四焊接位G4的第一焊盘G4P1上,第六电容C6的另一端焊接在第四焊接位G4的第二焊盘G4P2上。
其中,第三电容C3、第四电容C4、第五电容C5和第六电容C6的容值均优选为0.01uF(容值的大小根据CPU平台的规格书要求而定,封装统一为0402),此时处理器与SATA固盘之间传输的信号为SATA信号。
当电脑主板正常开机显示,处理器正常工作时;SATA_TX1_DP信号和SATA_TX1_DN信号是处理器输出的SATA数据,通过对应的电容传输给连接器端的SATA固盘。SATA_RX1_DP信号和SATA_RX1_DN信号是SATA固盘反馈的数据,通过连接器10接收,分别通过所接的电容(C3、C4)反馈给处理器20。这两条链路在正常数据交换,其他设备运行正常的情况下,处理器能正常识别到SATA固盘。
本实施例中,第一焊接位G1和第二焊接位G2并排设置,第三焊接位G3和第四焊接位G4并排设置,第三焊接位G3设置在第一焊接位G的下方并与第一焊接位G对齐,第四焊接位G4设置在第二焊接位G2的下方并与第二焊接位G2对齐;这样连接时,SATA设备均从焊接位的上方走线,PCIE设备均从焊接位的下方走线,两种设备的走线分离,可减少信号干扰,布线更加整齐、合理。主板进行布局设计时,各个焊接位上的焊盘与连接器相邻并做Colay设计(即叠焊盘设计),即各个焊接位上的第二焊盘是共用的,SATA固盘与PCIE固盘上件时,电子器件都有一端连接位于中间的第二焊盘,这样信号从处理器到连接器时就不会有分叉,不会形成天线,也就不会形成干扰,即可保证主板功能正常运行。
综上所述,本实用新型提供的支持PCIE设备与SATA设备切换的主板,外接SATA设备时,在4个焊接位的第一焊盘和第二焊盘上分别焊接一个电容,组成从处理器到连接器的SATA信号路径;外接PCIE设备时,在4个焊接位的第二焊盘和第三焊盘上分别焊接2个电容和2个电阻,组成从处理器到连接器的PCIE信号路径;通过设置焊接位,在不改变主板布局的情况下,通过修改BOM(即连接4个电阻还是2个电容加2个电阻)即可改变主板传输的信号类型,实现了PCIE设备与SATA设备的切换。无需为每种设备设计一款主板,节省了主板的研发成本和制作成本;能根据用户需求随意切换主板的数据类型,焊接方式简单易操作,方便了用户使用。
以上实施例仅用以说明本实用新型的技术方案,而非对其限制;尽管参照前述实施例对本实用新型进行了详细的说明,本领域的普通技术人员应当理解:其依然可以对前述各实施例所记载的技术方案进行修改,或者对其中部分技术特征进行等同替换;而这些修改或者替换,并不使相应技术方案的本质脱离本实用新型各实施例技术方案的精神和范围。
Claims (9)
1.一种支持PCIE设备与SATA设备切换的主板,其特征在于,包括主板本体,所述主板本体上设置有连接器、处理器和若干个焊接位;所述连接器和处理器均连接焊接位;
根据连接器所接设备的类型,各个焊接位的对应焊盘上焊接相应的电子元件来组成PCIE信号路径或SATA信号路径;
所述处理器与外接的PCIE设备之间、通过PCIE信号路径和连接器进行PCIE信号的传输;处理器与外接的SATA设备之间、通过SATA信号路径和连接器进行SATA信号的传输。
2.根据权利要求1所述的支持PCIE设备与SATA设备切换的主板,其特征在于,所述主板上设有4个焊接位,每个焊接位由从上到下依次排列的3个焊盘组成;每个焊接位中,位于上端的焊盘连接处理器的SATA信号输出端,位于中间的焊盘连接连接器的数据传输端,位于下端的焊盘连接处理器的PCIE信号输出端。
3.根据权利要求2所述的支持PCIE设备与SATA设备切换的主板,其特征在于,所述主板上设有第一焊接位、第二焊接位、第三焊接位和第四焊接位;
所述第一焊接位的第一焊盘、第二焊接位的第一焊盘、第三焊接位的第一焊盘、第四焊接位的第一焊盘与处理器的SATA_P1_USB3_P5_TXN脚、SATA_P1_USB3_P5_TXP脚、SATA_P1_USB3_P5_RXP脚、SATA_P1_USB3_P5_RXN脚一对一连接;
第一焊接位的第二焊盘、第二焊接位的第二焊盘、第三焊接位的第二焊盘、第四焊接位的第二焊盘与连接器的PETN0/SATA_A-脚、PETP0/SATA_A+脚、PERN0/SATA_B+脚、PERP0/SATA_B-脚一对一连接;
第一焊接位的第三焊盘、第二焊接位的第三焊盘、第三焊接位的第三焊盘、第四焊接位的第三焊盘与处理器的PCIE_P0_TXN脚、PCIE_P0_TXP脚、PCIE_P0_RXN脚、PCIE_P0_RXP脚一对一连接。
4.根据权利要求3所述的支持PCIE设备与SATA设备切换的主板,其特征在于,所述连接器连接PCIE设备时,主板本体上设有第一电阻、第二电阻、第一电容和第二电容;
所述第一电阻的一端焊接在第三焊接位的第二焊盘上,第一电阻的另一端焊接在第三焊接位的第三焊盘上,第二电阻的一端焊接在第四焊接位的第二焊盘上,第二电阻的另一端焊接在第四焊接位的第三焊盘上,第一电容的一端焊接在第一焊接位的第二焊盘上,第一电容的另一端焊接在第一焊接位的第三焊盘上,第二电容的一端焊接在第二焊接位的第二焊盘上,第二电容的另一端焊接在第二焊接位的第三焊盘上。
5.根据权利要求3所述的支持PCIE设备与SATA设备切换的主板,其特征在于,所述连接器连接SATA设备时,所述主板本体上设有第三电容、第四电容、第五电容和第六电容;
所述第三电容的一端焊接在第一焊接位的第一焊盘上,第三电容的另一端焊接在第一焊接位的第二焊盘上,第四电容的一端焊接在第二焊接位的第一焊盘上,第四电容的另一端焊接在第二焊接位的第二焊盘上,第五电容的一端焊接在第三焊接位的第一焊盘上,第五电容的另一端焊接在第三焊接位的第二焊盘上,第六电容的一端焊接在第四焊接位的第一焊盘上,第六电容的另一端焊接在第四焊接位的第二焊盘上。
6.根据权利要求4所述的支持PCIE设备与SATA设备切换的主板,其特征在于,所述第一电阻和第二电阻的阻值为0Ω,第一电容和第二电容的容值为0.1uF。
7.根据权利要求5所述的支持PCIE设备与SATA设备切换的主板,其特征在于,所述第三电容、第四电容、第五电容和第六电容的容值为0.01uF。
8.根据权利要求3所述的支持PCIE设备与SATA设备切换的主板,其特征在于,所述第一焊接位和第二焊接位并排设置,第三焊接位和第四焊接位并排设置。
9.根据权利要求1所述的支持PCIE设备与SATA设备切换的主板,其特征在于,所述第三焊接位设置在第一焊接位的下方并与第一焊接位对齐,第四焊接位设置在第二焊接位的下方并与第二焊接位对齐。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202222402304.3U CN218675906U (zh) | 2022-09-09 | 2022-09-09 | 一种支持pcie设备与sata设备切换的主板 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202222402304.3U CN218675906U (zh) | 2022-09-09 | 2022-09-09 | 一种支持pcie设备与sata设备切换的主板 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN218675906U true CN218675906U (zh) | 2023-03-21 |
Family
ID=85559048
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202222402304.3U Active CN218675906U (zh) | 2022-09-09 | 2022-09-09 | 一种支持pcie设备与sata设备切换的主板 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN218675906U (zh) |
-
2022
- 2022-09-09 CN CN202222402304.3U patent/CN218675906U/zh active Active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6545875B1 (en) | Multiple channel modules and bus systems using same | |
JP3992148B2 (ja) | 大規模でスケーラブルなプロセッサ・システムを構築するための電子回路基板 | |
JP2009522549A (ja) | 接続検査技術 | |
JPWO2008099711A1 (ja) | 半導体装置 | |
US20120059977A1 (en) | Electronic device, controller for accessing a plurality of chips via at least one bus, and method for accessing a plurality of chips via at least one bus | |
US20070032100A1 (en) | Replaceable input/output interface for circuit board | |
CN110831328A (zh) | 电路板结构、显示面板 | |
CN102065630B (zh) | 具有高速差分信号布线结构的印刷电路板 | |
CN107197595B (zh) | 一种印制电路板及其焊接设计 | |
CN218675906U (zh) | 一种支持pcie设备与sata设备切换的主板 | |
CN210120709U (zh) | 转接电路板、电路板组件、变频器和物联网系统 | |
CN102573270A (zh) | 具有高速差分信号布线结构的印刷电路板 | |
CN107102963A (zh) | 一种实现pcie总线切换的方法及电路 | |
CN216217753U (zh) | 一种板载的信号通路多路数据选择器 | |
CN219352001U (zh) | 一种兼容不同WiFi模块的主板及终端设备 | |
CN113889458A (zh) | 封装器件和电子装置 | |
CN202076621U (zh) | 通过pci-e总线实现的usb连接器扩充模块 | |
CN220154913U (zh) | 一种兼容不同协议切换的主板及终端设备 | |
CN217825534U (zh) | 一种兼容多层端口的电路板 | |
CN220795834U (zh) | 一种兼容不同连接器的主板及终端设备 | |
CN110851377B (zh) | 高速串行计算机扩展总线电路拓扑 | |
CN216014249U (zh) | 一种电路板、计算机板卡及计算机设备 | |
CN219740705U (zh) | 印刷电路板、固态硬盘和印刷电路板制备装置 | |
CN218896314U (zh) | 一种兼容不同显卡的主板 | |
CN114554689A (zh) | 一种智能终端主板及智能终端 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
GR01 | Patent grant | ||
GR01 | Patent grant |