CN218568028U - 一种新型数据处理电路板 - Google Patents

Abstract

本实用新型涉及一种新型数据处理电路板，包括JTAG接口芯片和多组控制电路；控制电路包括FPGA芯片、第一模拟开关和第二模拟开关；多个FPGA芯片与JTAG接口芯片依次并联；第一模拟开关上设有第一档位、第二档位和输入端；第二模拟开关上设有第三档位、第四档位和输出端；控制电路还包括切换模块；切换模块根据FPGA芯片的通断电状态切换第一模拟开关的输出档位；相邻两个控制电路通过输出端将数据信号传送给输入端而连接；JTAG接口芯片的JTDO引脚与第一组控制电路的输入端电连接；JTAG接口芯片的JTDI引脚与最后一组控制电路的输出端电连接；该新型数据处理电路板把不需要使用的FPGA芯片断电，而不影响电路正常工作，从而达到节能省电。

Description

一种新型数据处理电路板

技术领域

本实用新型涉及多FPGA芯片控制系统技术领域，更具体地说，涉及一种新型数据处理电路板。

背景技术

在现有的多个FPGA芯片串连系统中，如图1所示，用JTAG接口芯片实时监控读取FPGA芯片温度等信息时，需要把串连的FPGA芯片全部上电打开，由JTDO引脚将数据输出到FPGA的TDI引脚，在由FPGA的TDO输出到下一个FPGA,最后串连的FPGA在将数据传回JTAG接口芯片的JTDI引脚，打开的FPGA的待机功耗为2W，如果只使用单个或某几个FPGA时，其它没有使用的FPGA待机功耗将造成电能量的浪费。

实用新型内容

本实用新型要解决的技术问题在于，针对现有技术的上述缺陷，提供一种新型数据处理电路板。

本实用新型解决其技术问题所采用的技术方案是：一种新型数据处理电路板，包括JTAG接口芯片和多组控制电路；所述控制电路包括FPGA芯片、第一模拟开关和第二模拟开关；多个所述FPGA芯片与所述JTAG接口芯片依次并联；所述第一模拟开关上设有与所述FPGA芯片的TDI引脚电连接的第一档位、第二档位和接收数据信号的输入端；所述第二模拟开关上设有与所述FPGA芯片的TDO引脚电连接的第三档位、与所述第二档位电连接的第四档位，和输出所述数据信号的输出端；所述控制电路还包括切换模块；所述切换模块根据所述FPGA芯片的通断电状态切换所述第一模拟开关的输出档位；相邻两个所述控制电路通过所述输出端将所述数据信号传送给所述输入端而连接；所述JTAG接口芯片的JTDO引脚与第一组所述控制电路的所述输入端电连接；所述JTAG接口芯片的JTDI引脚与最后一组所述控制电路的所述输出端电连接；

本实用新型所述的新型数据处理电路板，其中，所述切换模块包括所述第一模拟开关上的第一EN引脚、所述第二模拟开关上的第二EN引脚；所述第一EN引脚与所述第二EN引脚均与所述FPGA芯片的VCC引脚电连接；

本实用新型所述的新型数据处理电路板，其中，所述FPGA芯片通电时，所述FPGA芯片对应的所述切换模块中的所述第一EN引脚与所述第二EN引脚均为高电平，且所述切换模块将所述第一模拟开关的输出档位切换为所述第一档位，所述第一模拟开关上的第一档位与所述FPGA芯片的TDI引脚连通，所述第二模拟开关上的第三档位与所述FPGA芯片的TDO引脚连通；

本实用新型所述的新型数据处理电路板，其中，所述FPGA芯片断电时，所述FPGA芯片对应的所述切换模块中的所述第一EN引脚与所述第二EN引脚均为低电平，且所述切换模块将所述第一模拟开关的输出档位切换为所述第二档位；所述第一模拟开关上的所述第二档位与所述第二模拟开关上的所述第四档位连通；

本实用新型所述的新型数据处理电路板，其中，所述JTAG接口芯片的JTMS引脚通过导线与多个所述FPGA芯片的TMS引脚依次并联；所述JTAG接口芯片的JTCK引脚通过另一导线与多个所述FPGA芯片的TCK引脚依次并联。

本实用新型的有益效果在于：该新型数据处理电路板包括JTAG接口芯片和多组控制电路,其中，控制电路包括FPGA芯片、第一模拟开关和第二模拟开关；多个FPGA芯片与JTAG接口芯片依次并联，JTAG接口芯片上的JTDO引脚与第一组控制电路的输入端电连接，FPGA芯片的TDI引脚与第一模拟开关的第一档位电连接，FPGA芯片的TDO引脚与第一模拟开关的第三档位电连接；第一模拟开关的第二档位与第四档位电连接；第二模拟开关的输出端与下一控制电路的输入端电连接，控制电路还包括切换模块；切换模块根据FPGA芯片的通断电状态切换第一模拟开关的输出档位；相邻两个控制电路通过输出端将数据信号传送给输入端而连接；JTAG接口芯片的JTDO引脚与第一组控制电路的输入端电连接；JTAG接口芯片的JTDI引脚与最后一组控制电路的输出端电连接；当FPGA芯片通电时，与其对应的切换模块将第一模拟开关上的输出档位切换为第一档位，从而使FPGA芯片与JTAG接口芯片成功连接，FPGA芯片正常工作；当FPGA芯片断电时，与其对应的切换模块将第一模拟开关上的输出档位切换为第二档位，从而使JTAG接口芯片不与FPGA芯片连通，电路仍可正常工作；该新型数据处理电路板把不需要使用的FPGA芯片断电，而不影响电路正常工作，从而达到节能省电。

附图说明

为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将结合附图及实施例对本实用新型作进一步说明，下面描述中的附图仅仅是本发明的部分实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他附图：

图1是现有技术中的数据处理电路板的电路原理图；

图2是本实用新型较佳实施例的新型数据处理电路板的电路原理图；

图3是本实用新型较佳实施例的FPGA1芯片的电路图；

图4是本实用新型较佳实施例的FPGA2芯片的电路图；

图5是本实用新型较佳实施例的FPGA3芯片的电路图；

图6是本实用新型较佳实施例的FPGA4芯片的电路图；

图7是本实用新型较佳实施例的JTAG接口芯片的电路图；

图8是本实用新型较佳实施例中与FPGA1芯片电连接的第一模拟开关及第二模拟开关的电路原理图；

图9是本实用新型较佳实施例中与FPGA2芯片电连接的第一模拟开关及第二模拟开关的电路原理图；

图10是本实用新型较佳实施例中与FPGA3芯片电连接的第一模拟开关及第二模拟开关的电路原理图；

图11是本实用新型较佳实施例中与FPGA4芯片电连接的第一模拟开关及第二模拟开关的电路原理图。

具体实施方式

为了使本实用新型实施例的目的、技术方案和优点更加清楚，下面将结合本实用新型实施例中的技术方案进行清楚、完整的描述，显然，所描述的实施例是本实用新型的部分实施例，而不是全部实施例。基于本发明的实施例，本领域普通技术人员在没有付出创造性劳动的前提下所获得的所有其他实施例，都属于本实用新型的保护范围。

本实用新型较佳实施例的一种新型数据处理电路板，如图2-11所示，包括JTAG接口芯片和多组控制电路；其中，控制电路包括FPGA芯片、第一模拟开关和第二模拟开关；多个FPGA芯片与JTAG接口芯片依次并联；值得说明的是，JTAG接口芯片的型号可以为ACT8990或SN54ACT8990，FPGA芯片的型号为X6CVL365T，第一模拟开关与第二模拟开关的型号为BL1551，该JTAG接口芯片、FPGA芯片、第一模拟开关与第二模拟开关也可以采用现有技术中其他的芯片型号，在此不再赘述；第一模拟开关上设有与FPGA芯片的TDI引脚电连接的第一档位、第二档位和接收数据信号的输入端；该第一模拟开关的第一档位、第二档位和输入端分别为第一模拟开关上的A1引脚、A2引脚和B引脚；第二模拟开关上设有与FPGA芯片的TDO引脚电连接的第三档位、与第二档位电连接的第四档位，和输出数据信号的输出端；该第二模拟开关的第三档位、第四档位和输出端分别为第二模拟开关上的A1引脚、A2引脚和B引脚；控制电路还包括切换模块；切换模块根据FPGA芯片的通断电状态切换第一模拟开关的输出档位；相邻两个控制电路通过输出端将数据信号传送给输入端而连接；JTAG接口芯片的JTDO引脚与第一组控制电路的输入端电连接；JTAG接口芯片的JTDI引脚与最后一组控制电路的输出端电连接。

该新型数据处理电路板包括JTAG接口芯片和多组控制电路,其中，控制电路包括FPGA芯片、第一模拟开关和第二模拟开关；多个FPGA芯片与JTAG接口芯片依次并联，JTAG接口芯片上的JTDO引脚与第一组控制电路的输入端电连接，FPGA芯片的TDI引脚与第一模拟开关的第一档位电连接，FPGA芯片的TDO引脚与第一模拟开关的第三档位电连接；第一模拟开关的第二档位与第四档位电连接；第二模拟开关的输出端与下一控制电路的输入端电连接，控制电路还包括切换模块；切换模块根据FPGA芯片的通断电状态切换第一模拟开关的输出档位；相邻两个控制电路通过输出端将数据信号传送给输入端而连接；JTAG接口芯片的JTDO引脚与第一组控制电路的输入端电连接；JTAG接口芯片的JTDI引脚与最后一组控制电路的输出端电连接；当FPGA芯片通电时，与其对应的切换模块将第一模拟开关上的输出档位切换为第一档位A1引脚，从而使FPGA芯片与JTAG接口芯片成功连接，FPGA芯片正常工作；当FPGA芯片断电时，与其对应的切换模块将第一模拟开关上的输出档位切换为第二档位A2引脚，从而使JTAG接口芯片不与FPGA芯片连通，电路仍可正常工作；该新型数据处理电路板把不需要使用的FPGA芯片断电，而不影响电路正常工作，从而达到节能省电。

如图2所示，4组FPGA芯片分别为FPGA1芯片、FPGA2芯片、FPGA3芯片和FPGA4芯片；JTAG接口芯片的JTMS引脚通过导线分别与FPGA1芯片、FPGA2芯片、FPGA3芯片和FPGA4芯片的TMS引脚依次并联；JTAG接口芯片的JTCK引脚通过另一导线分别与FPGA1芯片、FPGA2芯片、FPGA3芯片和FPGA4芯片的TCK引脚依次并联；当不使用任一或多个FPGA芯片时，其他正在使用的FPGA芯片不会受到影响，仍可正常接收时钟信号；

优选的，切换模块包括第一模拟开关上的第一EN引脚、第二模拟开关上的第二EN引脚；第一EN引脚与第二EN引脚均与FPGA芯片的VCC引脚电连接；

优选的，如图8所示，FPGA芯片通电时，FPGA芯片对应的切换模块中的第一EN引脚与第二EN引脚均为高电平，且切换模块将第一模拟开关的输出档位切换为第一档位，第一模拟开关上的第一档位与FPGA芯片的TDI引脚连通，第二模拟开关上的第三档位与FPGA芯片的TDO引脚连通；从而使FPGA芯片与JTAG接口芯片成功连接，FPGA芯片正常工作；JTAG接口芯片输出的数据信号接入FPGA芯片的TDI引脚进入FPGA芯片中，FPGA芯片将数据信号处理后由FPGA芯片的TDO引脚输出数据经过第二模拟开关的A1引脚传送至第二模拟开关，数据信号在通过第二模拟开关的B引脚输出到下一组控制电路的第一模拟开关的B引脚上，若下一组控制电路中的FPGA芯片也为通电状态，则对下一组控制电路重复上述动作。

优选的，FPGA芯片断电时，FPGA芯片对应的切换模块中的第一EN引脚与第二EN引脚均为低电平，且切换模块将第一模拟开关的输出档位切换为第二档位即A1引脚；第一模拟开关上的第二档位A2引脚与第二模拟开关上的第四档位A2引脚连通；JTAG接口芯片的JTDO引脚输出数据信号直接传到下一组控制电路中，不影响整个电路的正常工作，耗电低，若下一组控制电路中的FPGA芯片也为断电状态，则对下一组控制电路重复上述动作，若下一组控制电路中的FPGA芯片为通电状态，则重复FPGA芯片为通电时的动作。

应当理解的是，对本领域普通技术人员来说，可以根据上述说明加以改进或变换，而所有这些改进和变换都应属于本实用新型所附权利要求的保护范围。

Claims (5)

1.一种新型数据处理电路板，其特征在于，包括JTAG接口芯片和多组控制电路；所述控制电路包括FPGA芯片、第一模拟开关和第二模拟开关；多个所述FPGA芯片与所述JTAG接口芯片依次并联；所述第一模拟开关上设有与所述FPGA芯片的TDI引脚电连接的第一档位、第二档位和接收数据信号的输入端；所述第二模拟开关上设有与所述FPGA芯片的TDO引脚电连接的第三档位、与所述第二档位电连接的第四档位，和输出所述数据信号的输出端；所述控制电路还包括切换模块；所述切换模块根据所述FPGA芯片的通断电状态切换所述第一模拟开关的输出档位；相邻两个所述控制电路通过所述输出端将所述数据信号传送给所述输入端而连接；所述JTAG接口芯片的JTDO引脚与第一组所述控制电路的所述输入端电连接；所述JTAG接口芯片的JTDI引脚与最后一组所述控制电路的所述输出端电连接。

2.根据权利要求1所述的新型数据处理电路板，其特征在于，所述切换模块包括所述第一模拟开关上的第一EN引脚、所述第二模拟开关上的第二EN引脚；所述第一EN引脚与所述第二EN引脚均与所述FPGA芯片的VCC引脚电连接。

3.根据权利要求2所述的新型数据处理电路板，其特征在于，所述FPGA芯片通电时，所述FPGA芯片对应的所述切换模块中的所述第一EN引脚与所述第二EN引脚均为高电平，且所述切换模块将所述第一模拟开关的输出档位切换为所述第一档位，所述第一模拟开关上的第一档位与所述FPGA芯片的TDI引脚连通，所述第二模拟开关上的第三档位与所述FPGA芯片的TDO引脚连通。

4.根据权利要求3所述的新型数据处理电路板，其特征在于，所述FPGA芯片断电时，所述FPGA芯片对应的所述切换模块中的所述第一EN引脚与所述第二EN引脚均为低电平，且所述切换模块将所述第一模拟开关的输出档位切换为所述第二档位；所述第一模拟开关上的所述第二档位与所述第二模拟开关上的所述第四档位连通。

5.根据权利要求4所述的新型数据处理电路板，其特征在于，所述JTAG接口芯片的JTMS引脚通过导线与多个所述FPGA芯片的TMS引脚依次并联；所述JTAG接口芯片的JTCK引脚通过另一导线与多个所述FPGA芯片的TCK引脚依次并联。

Images