CN218514364U - 用于异步数据传输的电路 - Google Patents

Abstract

本申请提供一种用于异步数据传输的电路，包括：数据输入端，用于输入数据；第一时钟域电路，所述第一时钟域电路包括第一时钟，或门，第一触发器以及第一边沿检测电路；第二时钟域电路，包括第二时钟，第二触发器，第三触发器，第四触发器以及第二边沿检测电路；数据输出端，用于接收所述第二时钟域电路的第二边沿检测电路输出的数据。本申请的异步数据传输的电路不仅可以有效的防止亚稳态，还可以有效的防止过采、漏采。

Description

用于异步数据传输的电路

技术领域

本申请涉及集成电路技术领域领域，尤其涉及一种用于异步数据传输的电路。

背景技术

数字集成电路设计中，由于触发器的建立时间或保持时间不满足，触发器会进入亚稳态，使得该单元的输出无法预测，且这种不稳定是会沿着信号通道的各个触发器级联传播，造成电路失效。信号从两个不同的时钟域进行传递的时候，由于不相干时钟之间的时间关系不确定，更容易导致亚稳态。此外，脉冲信号从快时钟域输出的有效宽度小于慢时钟周期时，慢时钟域直接去采集这种窄脉冲信号，信号传递会漏掉。反之，快时钟域直接去采集来自快时钟域的宽脉冲信号，会导致重复取数据。因此，不同时钟域之间的数据传递需要进行同步。

实用新型内容

本申请的目的在于提供一种异步数据传输的电路，以解决现有技术的异步数据传输的电路存在的跨时钟域的数据过采、漏采、亚稳态等数据传递问题。

为解决上述技术问题，本申请提供了一种异步数据传输的电路，包括：

数据输入端，用于输入数据；

第一时钟域电路，所述第一时钟域电路包括第一时钟，或门，第一触发器以及第一边沿检测电路，其中，所述第一边沿检测电路，用于在脉冲信号的边沿出现时捕捉所述脉冲信号的边沿并产生另一个脉冲信号并输出至所述或门；所述或门的两个输入端分别连接所述数据输入端和所述第一边沿检测电路的输出端，所述或门的输出端连接所述第一触发器的输入端；所述第一触发器的同向输出端连接所述第一边沿检测电路的第一个输入端；所述第一时钟连接所述第一触发器的触发端；

第二时钟域电路，包括第二时钟，第二触发器，第三触发器，第四触发器以及第二边沿检测电路，其中，所述第二触发器的输入端连接所述第一触发器的同向输出端，所述第二触发器的同向输出端同时连接所述第一边沿检测电路的第二个输入端和所述第三触发器的输入端；所述第三触发器的同向输出端连接所述第四触发器的输入端，并且所述第四触发器的同向输出端和第三触发器的同向输出端分别连接所述第二边沿检测电路的输入端；所述第二边沿检测电路用于用于在脉冲信号的边沿出现时捕捉所述脉冲信号的边沿并产生另一个脉冲信号并输出至数据输出端；所述第二时钟同时连接所述第二触发器，第三触发器和第四触发器的触发端；

数据输出端，用于接收所述第二时钟域电路的第二边沿检测电路输出的数据。

本申请实施例中，所述第一时钟和所述第二时钟的脉冲频率不同。

本申请实施例中，所述电路还包括复位信号，同时连接所述第一触发器，第二触发器，第三触发器和第四触发器的复位端。

本申请实施例中，所述输入数据为随机的高电平或者低电平信号。

本申请实施例中，所述第一边沿检测电路由非门和第一与门构成，其中，所述第一边沿检测电路的第二个输入端的信号通过所述非门后接入所述第一与门。

本申请实施例中，所述第二边沿检测电路由第二与门和一个取反电路构成，其中来自所述第四触发器的同向输出端的信号通过取反电路后接入所述第二与门。

本申请实施例中，所述第一触发器，第二触发器，第三触发器和第四触发器为D触发器。

本申请的技术方案有如下的有益效果：

1、本申请涉及的电路结构完全由数字电路构成，可以很方便的在现场可编程门阵列(FPGA)和专用集成电路(ASIC)中实现，不需要特别的工艺条件。

2、本申请所述的电路结构简单，从第一时钟到第二时钟的频率范围不需要进行具体限定，仅仅保持第一时钟和第二时钟的频率不同即可。

3、本申请所述的电路不仅可以有效的防止亚稳态，还可以有效的防止过采、漏采。

附图说明

以下附图详细描述了本申请中披露的示例性实施例。其中相同的附图标记在附图的若干视图中表示类似的结构。本领域的一般技术人员将理解这些实施例是非限制性的、示例性的实施例，附图仅用于说明和描述的目的，并不旨在限制本申请的范围，其他方式的实施例也可能同样的完成本申请中的意图。应当理解，附图未按比例绘制。其中：

图1为本申请实施例的一种电路结构示意图；

图2为本申请实施例的慢时钟到快时钟的同步波形示意图；

图3为本申请实施例的快时钟到慢时钟的同步波形示意图。

具体实施方式

为了更清楚地说明本申请实施例的技术方案，下面将对实施例描述中所需要使用的附图作简单的介绍。显而易见地，下面描述中的附图仅仅是本申请的一些示例或实施例，对于本领域的普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图将本申请应用于其它类似情景。除非从语言环境中显而易见或另做说明，图中相同标号代表相同结构或操作。

应当理解，本文使用的“系统”和“设备”是用于区分不同级别的不同组件、元件、部件、部分或装配的一种方法。然而，如果其他词语可实现相同的目的，则可通过其他表达来替换所述词语。

如本申请和权利要求书中所示，除非上下文明确提示例外情形，“一”、“一个”、“一种”和/或“该”等词并非特指单数，也可包括复数。一般说来，术语“包括”与“包含”仅提示包括已明确标识的步骤和元素，而这些步骤和元素不构成一个排它性的罗列，方法或者设备也可能包含其它的步骤或元素。

本申请中使用的术语仅用于描述特定示例实施例的目的，而不是限制性的。比如，除非上下文另有明确说明，这里所使用的，单数形式“一”，“一个”和“该”也可以包括复数形式。当在本说明书中使用时，术语“包括”、“包含”和/或“含有”意思是指所关联的整数，步骤、操作、元素和/或组件存在，但不排除一个或多个其他特征、整数、步骤、操作、元素、组件和/或组的存在或在该系统/方法中可以添加其他特征、整数、步骤、操作、元素、组件和/或组。在本说明书中描述不同组件发生关联时，可以是直接的关系也可以是间接的关系。比如，“A在B上”意思可以是A直接与B相邻(之上或者之下)，也可以指A与B间接相邻(即A与B之间还隔了一些物质)；“A在B内”意思可以是A全部在B里面，也可以是A部分的在B里面；“A同B连接”可以是A同B直接连接，也可以是A同B通过其他组件间接发生连接。

考虑到以下描述，本说明书公开的这些特征和其他特征、以及结构的相关元件的操作和功能、以及部件的组合和制造的经济性可以得到明显提高。参考附图，所有这些形成本说明书公开的一部分。然而，应该清楚地理解，附图仅用于说明和描述的目的，并不旨在限制本说明书公开的范围。本申请中使用了流程图用来说明根据本申请的实施例的系统所执行的操作。应当理解的是，前面或后面操作不一定按照顺序来精确地执行。相反，可以按照倒序或同时处理各个步骤。同时，也可以将其他操作添加到这些过程中，或从这些过程移除某一步或数步操作。

以下描述提供了本申请的特定应用场景和要求，目的是使本领域技术人员能够制造和使用本申请中的内容。对于本领域技术人员来说，对所公开的实施例的各种局部修改是显而易见的，并且在不脱离本申请的精神和范围的情况下，可以将这里定义的一般原理应用于其他实施例和应用。因此，本申请不限于所示的实施例，而是与权利要求一致的最宽范围。

下面结合实施例和附图对本申请技术方案进行详细说明。

图1是本申请实施例的一种异步数据传输的电路的结构示意图。如图1所示，所述的电路包括数据输入端10，第一时钟域电路20，第二时钟域电路30以及数据输出端40。

本申请实施例中，所述的数据输入端10用于输入数据，所述输入的数据例如为数字电路数据，比如包括高电平(数字“1”)和低电平(数字“0”)的数据。所述输入数据为随机的高电平或者低电平信号。

本申请实施例中，所述第一时钟域电路20包括第一时钟201，或门202，第一触发器203以及第一边沿检测电路204。

本申请实施例中，所述数据输入端10连接所述或门202的第一个数据输入端。

本申请实施例中，所述的第一时钟201连接所述第一触发器203的触发端，所述第一触发器203例如为D触发器，在所述第一触发器的触发边沿到来时，将输入端的值存入其中。在两个有效的脉冲边沿之间，D的跳转不会影响触发器存储的值，但是在脉冲边沿到来之前，输入端D必须有足够的建立时间，保证信号稳定。

所述第一触发器的同向输出端(Q)同时连接所述第一边沿检测电路204的第一个输入端和所述第二触发器301的输入端(D)。所述第二触发器301的同向输出端(Q)又同时连接所述第三触发器302的输入端(D)和所述第一边沿检测电路204的第二个输入端。也就是说，所述第一触发器的同向输出端(Q)和所述第二触发器的同向输出端(Q)分别连接所述第一边沿检测电路204的第一个输入端和第二个输入端，所述第一边沿检测电路204的输出端又与所述数据输入端10同时连接所述或门202的两个数据输入端(从另一角度，所述或门202的两个输入端分别连接所述数据输入端10和所述第一边沿检测电路204的输出端，)所述或门202的输出端又连接所述第一触发器203的输入端(D)。

本申请实施例中，所述第一边沿检测电路204用于在脉冲信号的边沿出现时捕捉所述脉冲信号的边沿并产生另一个脉冲信号并输出至所述或门202；所产生的另一个脉冲信号的数量与其捕捉到的脉冲信号边沿的数量相同，并且，如果所捕捉到的脉冲信号边沿是从慢时钟到快时钟，则其产生的另一个脉冲信号为窄的正脉冲，所述窄的正脉冲的宽度为快时钟的宽度；如果所捕捉到的脉冲信号边沿是从快时钟到慢时钟，则其产生的另一个脉冲信号为宽的正脉冲，所述宽的正脉冲的宽度为慢时钟的宽度。

经过所述或门202，存在高电平的输入信号即输出为高电平信号，例如一个高电平信号和一个低电平信号经过所述或门202后输出为高电平信号。

本申请实施例中，所述第一边沿检测电路204由非门和第一与门构成，其中，所述第一边沿检测电路204的第二个输入端的信号通过所述非门后接入所述第一与门。所述的第二个输入端即为与所述第二触发器的同向输出端(Q)连接的那一端。

本申请实施例中，所述的第二时钟域电路30包括第二时钟305，第二触发器301，第三触发器302，第四触发器303以及第二边沿检测电路304。

参考附图1所示，所述第二触发器301的输入端(D)连接所述第一触发器203的同向输出端(Q)，所述第二触发器301的同向输出端(Q)同时连接所述第一边沿检测电路201的第二个输入端和所述第三触发器302的输入端(D)；所述第三触发器302的同向输出端(Q)连接所述第四触发器303的输入端(D)，并且所述第四触发器303的同向输出端(Q)和第三触发器302的同向输出端(Q)分别连接所述第二边沿检测电路304的输入端。也就是说，所述第二边沿检测电路304的第一个输入端连接所述第四触发器303的同向同向输出端(Q)，所述第二边沿检测电路304的第二个输入端连接所述第三触发器302的同向同向输出端(Q)。

本申请实施例中，所述的第二触发器301，第三触发器302，第四触发器303分别为D触发器。所述第二时钟305同时连接所述第二触发器301，第三触发器302和第四触发器303的触发端。

本申请实施例中，所述的第一时钟201和所述第二时钟305的脉冲频率不同，例如，当所述第一时钟201为慢时钟时，所述第二时钟305为快时钟，当所述第一时钟201为快时钟时，所述第二时钟305为慢时钟。

本申请实施例中，所述第二边沿检测电路304用于在脉冲信号的边沿出现时捕捉所述脉冲信号的边沿并产生另一个脉冲信号并输出至数据输出端。

本申请实施例中，所述第二边沿检测电路304所产生的另一个脉冲信号的数量与其捕捉到的脉冲信号边沿的数量相同，并且，如果所捕捉到的脉冲信号边沿是从慢时钟到快时钟，则其产生的另一个脉冲信号为窄的正脉冲，所述窄的正脉冲的宽度为快时钟的宽度；如果所捕捉到的脉冲信号边沿是从快时钟到慢时钟，则其产生的另一个脉冲信号为宽的正脉冲，所述宽的正脉冲的宽度为慢时钟的宽度。

本申请实施例中，所述第二边沿检测电路304由与门和一个取反电路构成，其中来自所述第四触发器303的同向输出端(Q)的信号通过取反电路后接入第二与门，也就是说，所述第二边沿检测电路304的第一个输入端的信号通过取反电路后接入第二与门。

本申请实施例所述的电路还包括数据输出端40，用于接收所述第二时钟域电路的第二边沿检测电路输出的数据。

从所述数据输出端40输出的数据有效的检出了异步输入信号的变化。

本申请实施例中，所述电路还包括复位信号，同时连接所述第一触发器，第二触发器，第三触发器和第四触发器的复位端。所述第一触发器，第二触发器，第三触发器和第四触发器都包括反向输出端

参考本实施例所述的附图2和附图3，分别为本申请实施例的慢时钟到快时钟的同步波形示意图和为本申请实施例的快时钟到慢时钟的同步波形示意图，从附图中可以看出在两个异步时钟域传递的数据，无论是从快时钟域到慢时钟域的数据传递，还是从慢时钟域到快时钟域的数据传递，数据都有效的进行了传递，没有丢失、过采的情况发生。

本申请实施例公开了一种针对异步数据传输的电路，可以针对不同时钟域的数据进行可靠的数据同步。本申请实施例涉及的电路结构完全由数字电路构成，可以方便的在FPGA和专用集成电路中实现，不需要特别的工艺条件。该电路对来自于两个时钟域的时钟频率没有限制，可以有效的避免异步数据传输中的数据丢失、重复采样、亚稳态等错误。

综上所述，在阅读本申请内容之后，本领域技术人员可以明白，前述申请内容可以仅以示例的方式呈现，并且可以不是限制性的。尽管这里没有明确说明，本领域技术人员可以理解本申请意图囊括对实施例的各种合理改变，改进和修改。这些改变，改进和修改都在本申请的示例性实施例的精神和范围内。

应当理解，本实施例使用的术语“和/或”包括相关联的列出项目中的一个或多个的任意或全部组合。应当理解，当一个元件被称作“连接”或“耦接”至另一个元件时，其可以直接地连接或耦接至另一个元件，或者也可以存在中间元件。还应当理解，术语“包含”、“包含着”、“包括”或者“包括着”，在本申请文件中使用时，指明存在所记载的特征、整体、步骤、操作、元件和/或组件，但并不排除存在或附加一个或多个其他特征、整体、步骤、操作、元件、组件和/或它们的组。

还应当理解，尽管术语第一、第二、第三等可以在此用于描述各种元件，但是这些元件不应当被这些术语所限制。这些术语仅用于将一个元件与另一个元件区分开。因此，在没有脱离本申请的教导的情况下，在一些实施例中的第一元件在其他实施例中可以被称为第二元件。相同的参考标号或相同的参考标记符在整个说明书中表示相同的元件。

Claims (7)

1.一种用于异步数据传输的电路，其特征在于，包括：

数据输入端，用于输入数据；

第一时钟域电路，所述第一时钟域电路包括第一时钟，或门，第一触发器以及第一边沿检测电路，其中，

所述第一边沿检测电路，用于在脉冲信号的边沿出现时捕捉所述脉冲信号的边沿并产生另一个脉冲信号并输出至所述或门；

所述或门的两个输入端分别连接所述数据输入端和所述第一边沿检测电路的输出端，所述或门的输出端连接所述第一触发器的输入端；

所述第一触发器的同向输出端连接所述第一边沿检测电路的第一个输入端；

所述第一时钟连接所述第一触发器的触发端；

第二时钟域电路，包括第二时钟，第二触发器，第三触发器，第四触发器以及第二边沿检测电路，其中，

所述第二触发器的输入端连接所述第一触发器的同向输出端，所述第二触发器的同向输出端同时连接所述第一边沿检测电路的第二个输入端和所述第三触发器的输入端；

所述第三触发器的同向输出端连接所述第四触发器的输入端，并且所述第四触发器的同向输出端和第三触发器的同向输出端分别连接所述第二边沿检测电路的输入端；

所述第二边沿检测电路用于在脉冲信号的边沿出现时捕捉所述脉冲信号的边沿并产生另一个脉冲信号并输出至数据输出端；

所述第二时钟同时连接所述第二触发器，第三触发器和第四触发器的触发端；

数据输出端，用于接收所述第二时钟域电路的第二边沿检测电路输出的数据。

2.根据权利要求1所述的用于异步数据传输的电路，其特征在于，所述第一时钟和所述第二时钟的脉冲频率不同。

3.根据权利要求1所述的用于异步数据传输的电路，其特征在于，所述电路还包括复位信号，同时连接所述第一触发器，第二触发器，第三触发器和第四触发器的复位端。

4.根据权利要求1所述的用于异步数据传输的电路，其特征在于，所述输入数据为随机的高电平或者低电平信号。

5.根据权利要求1所述的用于异步数据传输的电路，其特征在于，所述第一边沿检测电路由非门和第一与门构成，其中，所述第一边沿检测电路的第二个输入端的信号通过所述非门后接入所述第一与门。

6.根据权利要求1所述的用于异步数据传输的电路，其特征在于，所述第二边沿检测电路由第二与门和一个取反电路构成，其中来自所述第四触发器的同向输出端的信号通过取反电路后接入所述第二与门。

7.根据权利要求1所述的用于异步数据传输的电路，其特征在于，所述第一触发器，第二触发器，第三触发器和第四触发器为D触发器。

Images