CN218513453U - 一种硅通孔结构 - Google Patents

Abstract

一种硅通孔结构，包括，晶圆，所述晶圆中形成有芯片及电连接部，所述电连接部与所述芯片电连接；所述晶圆中设置有通孔，所述通孔位于所述电连接部上；所述通孔表面及所述晶圆表面设置有导电层，所述导电层与所述电连接部连接，所述芯片通过所述导电层、电连接部与外部电气连接；所述导电层与所述晶圆表面之间设置有结合块，所述结合块与所述导电层、晶圆之间的结合力大于所述导电层与所述晶圆表面之间的结合力。本申请的硅通孔结构，增强了硅晶圆和导电层之间的结合力，避免硅片和导电层之间出现分层现象，从而提高芯片可靠性。

Description

一种硅通孔结构

技术领域

本申请涉及半导体技术领域，尤其涉及一种硅通孔结构。

背景技术

在后段封装工艺中，为了使半导体芯片与封装基底进行电连接，实现半导体芯片的接地，通常使用硅通孔结构实现接地。硅通孔(Through Silicon Via，TSV)技术通过在半导体芯片上加工打孔并用导电物质填充以实现半导体芯片与封装基底之间的电气互联。在射频和微波芯片中，采用TSV技术可以减小芯片体积、降低寄生电感电容，实现较佳的接地性能。

一般地，TSV工序包括：硅通孔刻蚀、表面氧化、通孔金属化。在硅晶圆经过刻蚀、表面氧化之后，通常直接采用电镀的方式使得通孔金属化，硅片和金属层之间容易出现分层现象，会导致可靠性的问题。

实用新型内容

为了解决现有技术存在的不足，本申请的目的在于提供一种硅通孔结构，增强晶圆和导电层之间的结合力，提高芯片可靠性。

为实现上述目的，本申请提供的硅通孔结构，包括，晶圆，所述晶圆中形成有芯片及电连接部，所述电连接部与所述芯片电连接；

所述晶圆中设置有通孔，所述通孔位于所述电连接部上；

所述通孔表面及所述晶圆表面设置有导电层，所述导电层与所述电连接部连接，所述芯片通过所述导电层、电连接部与外部电气连接；

所述导电层与所述晶圆表面之间设置有结合块，所述结合块与所述导电层、晶圆之间的结合力大于所述导电层与所述晶圆表面之间的结合力。

进一步地，所述晶圆表面具有氧化层。

进一步地，所述结合块至少位于部分相邻两个所述通孔之间的晶圆上表面上。

进一步地，所述结合块突出于所述晶圆上表面。

进一步地，所述结合块内嵌于所述晶圆上表面的开槽中。

进一步地，所述结合块与所述晶圆表面高度一致。

进一步地，所述开槽的宽度为70um±10um。

进一步地，所述开槽的深度为6-8um。

进一步地，所述开槽的间距为20-140um。

更进一步地，还包括：位于所述通孔背面的载板或位于所述导电层上的装配板。

本申请的硅通孔结构，与现有技术相比具有以下有益效果：

通过在晶圆和导电层之间增加结合块，增强了晶圆和导电层之间的结合力，避免硅片和导电层之间出现分层现象，从而提高芯片可靠性。

本申请的其它特征和优点将在随后的说明书中阐述，并且，部分地从说明书中变得显而易见，或者通过实施本申请而了解。

附图说明

附图用来提供对本申请的进一步理解，并且构成说明书的一部分，并与本申请的实施例一起，用于解释本申请，并不构成对本申请的限制。在附图中：

图1为根据本申请实施例一的硅通孔结构示意图；

图2为根据本申请实施例二的硅通孔结构示意图；

图3为根据本申请实施例三的硅通孔结构示意图；

图4为根据本申请实施例四的硅通孔制备流程结构图；

图5为根据本申请实施例五的硅通孔结构示意图；

图6为根据本申请实施例六的硅通孔结构示意图；

图7为根据本申请实施例七的硅通孔结构示意图；

图8为根据本申请实施例八的硅通孔制备流程结构图；

图9为根据本申请实施例八的硅通孔结构制备方法流程图。

具体实施方式

以下结合附图对本申请的优选实施例进行说明，应当理解，此处所描述的优选实施例仅用于说明和解释本申请，并不用于限定本申请。

下面将参照附图更详细地描述本申请的实施例。虽然附图中显示了本申请的某些实施例，然而应当理解的是，本申请可以通过各种形式来实现，而且不应该被解释为限于这里阐述的实施例，相反提供这些实施例是为了更加透彻和完整地理解本申请。应当理解的是，本申请的附图及实施例仅用于示例性作用，并非用于限制本申请的保护范围。

本文使用的术语“包括”及其变形是开放性包括，即“包括但不限于”。术语“基于”是“至少部分地基于”。术语“一个实施例”表示“至少一个实施例”；术语“另一实施例”表示“至少一个另外的实施例”；术语“一些实施例”表示“至少一些实施例”。其他术语的相关定义将在下文描述中给出。

在附图中，以特定布置和/或顺序示出一些结构或方法特征。然而，应该理解，可以不需要这样的特定布置和/或排序。在一些实施例中，这些特征可以以不同于说明性附图中所示的方式和/或顺序来布置。另外，在特定图中包含结构或方法特征并不意味着暗示在所有实施例中都需要这样的特征，并且在一些实施例中，可以不包括这些特征或者可以与其他特征组合。

应当理解的是，虽然在这里可能使用了术语“第一”、“第二”等等来描述各个单元或是数据，但是这些单元或数据不应当受这些术语限制。使用这些术语仅仅是为了将一个特征与另一个特征进行区分。举例来说，在不背离示例性实施例的范围的情况下，第一特征可以被称为第二特征，并且类似地第二特征可以被称为第一特征。

需要注意，本申请中提及的“一个”、“多个”的修饰是示意性而非限制性的，本领域技术人员应当理解，除非在上下文另有明确指出，否则应该理解为“一个或多个”。“多个”应理解为两个或以上。

为使本申请的目的、技术方案和优点更加清楚，下面将结合附图对本申请的实施方式作进一步地详细描述。

在传统的封装工艺中，比如键合线(Bonding wire)技术可以作为一种常见的芯片接地工艺，键合线将芯片内的地焊盘连接到系统的地结构。由于受到工艺和结构的限制，键合线技术通常需要较长的键合长度，从而寄生电感电容较大，导致键合线引入的接地寄生较大。对于对接地要求较高的射频微波芯片来说，因键合线导致的较大的接地寄生会导致射频微波芯片的性能恶化。

TSV技术被认为是第四代封装技术，其通过导电物质在硅通孔中的填充能够实现硅通孔的垂直电气互联。通过垂直互联可以减小互联长度，在互联的芯片中可以降低寄生电感电容，提高接地性能。

通常，在对硅基底(即硅晶圆)进行通孔刻蚀后，直接在硅基底及通孔的表面进行金属化。为了避免由于硅基底表面可能存在的凹凸不平导致金属层不能平整地形成，可以在通孔刻蚀后，对硅基底进行高温氧化处理。经过高温氧化处理使得硅基底表面平滑以平整地形成金属层。相关技术中的硅通孔结构，包括：晶圆，晶圆之间刻蚀有通孔，晶圆表面具有经过高温氧化处理形成的氧化层，以及对硅通孔金属化形成的金属层。一般地，通孔金属化可以通过电镀、等离子体气相沉积(PECVD)、高分子涂布等方式实现。在电镀工艺中，通常采用铜作为电镀材料。硅通孔在经过电镀之后，晶圆和电镀材料之间的结合较弱容易导致晶圆和电镀材料之间出现分层，进而导致芯片出现可靠性问题。

为了提高晶圆和金属层之间的结合力，本申请对硅通孔结构做了改进。本申请的硅通孔结构，包括：晶圆，晶圆中形成有芯片及电连接部，电连接部与芯片电连接；晶圆中设置有通孔，通孔位于电连接部上；通孔表面及晶圆表面设置有导电层，导电层与电连接部连接，芯片通过导电层、电连接部实现与外部的电气连接；导电层与晶圆表面之间设置有结合块，结合块与导电层、晶圆之间的结合力大于导电层与晶圆表面之间的结合力。

本申请实施例中，导电层为金属层。

实施例1

图1为根据本申请一个实施例的硅通孔结构示意图，如图1所示，本申请第一实施例的硅通孔结构，包括：晶圆10、氧化层11、结合块12、以及金属层13。

晶圆10中形成有芯片及电连接部15，电连接部15与芯片电连接；

晶圆10设置有通孔14，通孔14位于电连接部15上；

通孔14表面及晶圆10表面设置有金属层13，金属层13与电连接部15连接，通过金属层13、电连接部15实现芯片与外部的电气连接。

金属层13与晶圆10表面之间具有氧化层11和结合块12，结合块12突出的位于氧化层11上表面。

本申请实施例中，结合块12包括采用聚酰亚胺材料，其形成的结合块12与金属层13、晶圆10之间的结合力大于金属层13与晶圆10表面之间的结合力。由于聚酰亚胺是一种不良的导热材料，在晶圆表面离散的植入聚酰亚胺可以有利于晶圆制成芯片之后的散热。

聚酰亚胺(Polyimide，PI)是指分子结构主链中含有酰亚胺结构的高分子聚合物。PI薄膜是一种含有酞亚胺或丁二酞亚胺的绝缘类高分子材料。在微电子器件中PI膜可以作为介电层进行层间绝缘，作为缓冲层减少应力，或者作为保护层。

为了增加结合力的同时保证晶圆制成芯片后的散热，结合块的宽度可以设置为70um±10um，厚度为6-8um，结合块的间距为20um-140um，预留20um及以上的间距，保证晶圆在制成芯片之后的散热。在一些实施方式中，可以根据结合块与导电层和晶圆之间的结合力、结合块的导热能力等特性来设置合适大小以及间距的结合块。考虑整体芯片的均匀分布，结合块的尺寸和间距应保持一致。

本申请实施例中，结合块至少位于部分相邻两个通孔之间的晶圆上表面，即可以仅在部分相邻通孔之间的晶圆表面与导电层之间设置结合块，以增强导电层与晶圆表面的结合力。在越多相邻两个通孔之间设置结合块，越有利于增加导电层与晶圆表面的结合力，但也需要考虑结合块本身的特性来选择，如结合块的导热不良，结合块设置越多，虽然更好的增强了导电层与晶圆之间的结合力，但是不利于晶圆制成芯片之后的散热。

本申请实施例中，在通孔14的表面及其底面也形成有氧化层(图中并未示出通孔中的氧化层)。在本实用新型其他实施例中，也可以仅在晶圆表面形成有氧化层，通孔的表面及底面未形成氧化层。

实施例2

图2为根据本申请实施例二的硅通孔结构示意图，参考图2，本实施例与第一实施例的区别在于：在通孔14背面设置有载板，其可用于通孔制备过程中放置晶圆，辅助制备硅通孔。

实施例3

图3为根据本申请实施例三的硅通孔结构示意图，参考图3，本实施例与第一实施例的区别在于：在导电层13上设置有装配板，包括：PCB板、封装基岛或者基板等等。

实施例4

图4为根据本申请实施例四的硅通孔制备流程结构图，下面将结合图4，对本申请第四实施例的硅通孔结构的制备过程进行详细介绍。

参考图4(a)，执行步骤S1，提供载板102，将形成有芯片的晶圆101置于载板103上。

执行步骤S2，对晶圆101刻蚀通孔103，通孔103位于晶圆的电连接部104上。

执行步骤S3，在经过刻蚀通孔之后，对晶圆101进行高温氧化处理形成氧化层105，使得晶圆101表面平滑；需要说明的是，图中仅示出晶圆表面的氧化层，在通孔表面及底面也形成氧化层。在本申请其他实施例中，氧化层也可以仅在晶圆表面形成。

执行步骤S4，在通孔之间的晶圆表面小块离散地植入聚酰亚胺(PI)以形成结合块106，其宽度为70um±10um，厚度为6-8um，结合块与结合块的间距为20um-140um。

参考图4(b)，执行步骤S5，对晶圆101表面和通孔103表面进行电镀，形成电镀金属层107。

本申请实施例中，在晶圆和导电层之间离散地增加结合块(PI层)，其与金属层、晶圆之间的结合力大于导电层与晶圆表面之间的结合力，从而增强晶圆表面和导电层之间的结合力。

实施例5

本申请第五实施例提供的硅通孔结构，通过在晶圆的上表面内嵌结合块，增强晶圆和导电层之间的结合力的同时，可以使得芯片背面金属化之后的表面大致平整，避免芯片底部的凹凸不平带来的空洞导致的芯片背面金属与导电银浆的分离问题。

图5为根据本申请实施例五的硅通孔结构示意图，如图5所示，本实施例提供的硅通孔结构，包括：晶圆20，晶圆20中形成有芯片及电连接部25，电连接部25与芯片电连接；

晶圆20设置有通孔24，通孔24位于电连接部25上；

通孔24之间的晶圆表面设置有开槽，结合块22位于所述开槽中，结合块22的上表面与晶圆表面高度一致；

金属层23，位于通孔24表面及氧化层21和结合块22的上表面，其与电连接部25连接，芯片通过金属层23、电连接部25与外部电气连接。

在本实施例中，氧化层也可形成在通孔24的表面及其底面(图中并未示出通孔中的氧化层)。在一些实施例中，也可以仅在晶圆20表面形成有氧化层，通孔24的表面及底面未形成氧化层。

在本实施例中，至少在部分相邻两个通孔之间的晶圆上表面设置有开槽。即可以仅在部分相邻通孔之间的晶圆表面与导电层之间设置开槽，以填充结合块来增强导电层与晶圆表面的结合力。也可以在更多相邻的两个通孔之间设置结合块。

在本申请实施例中，开槽的宽度为70um±10um，深度为6-8um，使结合块的厚度与晶圆表面高度一致。需要说明的是，开槽的深度可以根据晶圆的厚度进行选择，在不刻及晶圆的芯片层的范围内，均是允许的。

为了在填充结合块后，提高晶圆与导电层之间的结合力的同时保障晶圆在制成芯片后的散热，开槽的间距应在20um-140um范围内。

本申请实施例中，通过对晶圆开槽，在开槽中植入聚酰亚胺(PI)形成结合块，可以增强晶圆和金属层之间的结合力；且下埋结合块可以使得芯片背面金属化之后的表面大致平整，避免芯片底部的凹凸不平带来的空洞导致的芯片背面金属与导电银浆的分离问题。

实施例6

图6为根据本申请实施例六的硅通孔结构示意图，参考图6，本实施例与第五实施例的硅通孔结构区别在于：在通孔24背面设置有载板。

实施例7

图7为根据本实施例七的硅通孔结构示意图，参考图7，本实施例与第五实施例的硅通孔结构区别在于：在导电层23上设置有装配板，例如PCB板、封装基岛或者基板等。

实施例8

图8为根据本申请实施例八的硅通孔制备流程结构图，图9为根据本申请实施例八的硅通孔结构制备方法流程图，下面将参考图8和图9，对本申请第八实施例的硅通孔结构进行详细介绍。

执行步骤301，提供载板，将形成有芯片及电连接部的晶圆置于载板上并固定。

参考图8(a)，提供载板202，将形成有芯片及电连接部204的晶圆201固定在载板202上，电连接部204与芯片电连接。

执行步骤302，对晶圆刻蚀通孔，使通孔位于电连接部上。

参考图8(a)，对晶圆201刻蚀通孔203，通孔203位于电连接部204上。在一些实施例中，可以通过深反应离子刻蚀(DRIE)、湿法刻蚀、或是激光刻蚀来对晶圆刻蚀通孔。

执行步骤303，对晶圆进行高温氧化处理。

参考图8(a)，在经过刻蚀通孔203之后，对晶圆201进行高温氧化处理以形成氧化层205。需要注意的是，在晶圆表面、通孔表面及底面均形成有氧化层，图中仅示出晶圆表面的氧化层。在一些实施方式中，可以先对晶圆进行高温氧化处理，再刻蚀通孔，则仅在晶圆表面形成有氧化层。

在一些实施方式中，在刻蚀通孔后对晶圆做高温氧化处理，表面高温氧化可以对晶圆表面做平滑处理，避免了晶圆表面的凹凸不平，以在后续金属化时能够平整地制备金属层。

执行步骤304，在通孔之间的晶圆上表面间隔地开槽。

参考图8(a)，对通孔203之间的晶圆表面进行开槽处理，开槽206的宽度为70um，深度为7um左右，以使后续制备的结合块厚度在7um左右；开槽206的间距范围为20-140um，后续间隔地植入结合块，以增强导电层与晶圆之间的结合力的同时，有助于芯片的散热。

在一些实施方式中，可以利用干法或湿法刻蚀工艺对晶圆进行开槽处理。

执行步骤305，在开槽中植入PI(聚酰亚胺)，使其与晶圆表面高度一致。

参考图8(b)，在开槽206中植入PI层207，以使得聚酰亚胺和晶圆的表面高度一致。在一些实施方式中，由于制程精度的问题，PI层会有1-2um突出晶圆的表面，但其和直接在晶圆表面制备PI层相比，仍能避免金属化之后因表面凹凸不平带来的空洞现象。

在一些实施方式中，可以利用流延法和双向拉伸法制备PI层。

在一些实施方式中，植入PI层的工艺为涂层工艺(coating)，将胶状的聚酰亚胺涂至于晶圆的表面，在一定的外部温度控制下，旋转晶圆使得聚酰亚胺均匀分布于晶圆的表面；利用光刻工艺去除开槽之外的聚酰亚胺。通过旋转，能够保证晶圆表面附近的PI层处于同一厚度水平。在一些示例中，光刻工艺为在PI层制备好后，利用掩膜对需要保留PI层的区域，例如开槽区域做掩盖，对无需保留PI层的区域，例如开槽区域以外的区域曝光，在光照后利用化学试剂去除无需保留PI层的区域。

执行步骤306，对晶圆上表面、通孔表面进行金属化处理，形成导电层。

参考图8(c)，在PI层205和氧化层202的上表面进行电镀，形成电镀金属层208，金属层208与电连接部204连接，通过金属层208和电连接部204实现芯片与外部的电气连接。

在一些实施方式中，金属化可以通过电镀、等离子体气相沉积(PECVD)、高分子涂布等方式实现。

在本申请其他实施例中，在对晶圆进行金属化处理之后，将晶圆和载板分离。分离硅晶圆和载板之后，通孔镀层和晶圆镀层为一整体，可应用于接地。

本申请提供的硅通孔结构，通过在晶圆与导电层之间增加结合块，增强晶圆和导电层之间的结合力；通过对晶圆开槽，下埋结合块可以使得芯片背面金属化之后的表面大致平整，避免芯片底部的凹凸不平带来的空洞导致的芯片背面金属与导电银浆的分离问题；离散的植入结合块可以提高散热。所以，本申请的硅通孔结构，提高了芯片良率和芯片可靠性。

本领域普通技术人员可以理解：以上所述仅为本申请的优选实施例而已，并不用于限制本申请，尽管参照前述实施例对本申请进行了详细的说明，对于本领域的技术人员来说，其依然可以对前述各实施例记载的技术方案进行修改，或者对其中部分技术特征进行等同替换。凡在本申请的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本申请的保护范围之内。

Claims (10)

1.一种硅通孔结构，其特征在于，包括，晶圆，所述晶圆中形成有芯片及电连接部，所述电连接部与所述芯片电连接；

所述晶圆中设置有通孔，所述通孔位于所述电连接部上；

所述通孔表面及所述晶圆表面设置有导电层，所述导电层与所述电连接部连接，所述芯片通过所述导电层、电连接部与外部电气连接；

所述导电层与所述晶圆表面之间设置有结合块，所述结合块与所述导电层、晶圆之间的结合力大于所述导电层与所述晶圆表面之间的结合力。

2.根据权利要求1所述的硅通孔结构，其特征在于，所述晶圆表面具有氧化层。

3.根据权利要求1所述的硅通孔结构，其特征在于，所述结合块至少位于部分相邻两个所述通孔之间的晶圆上表面上。

4.根据权利要求1所述的硅通孔结构，其特征在于，所述结合块突出于所述晶圆上表面。

5.根据权利要求1所述的硅通孔结构，其特征在于，所述结合块内嵌于所述晶圆上表面的开槽中。

6.根据权利要求5所述的硅通孔结构，其特征在于，所述结合块与所述晶圆表面高度一致。

7.根据权利要求5所述的硅通孔结构，其特征在于，所述开槽的宽度为70um±10um。

8.根据权利要求5所述的硅通孔结构，其特征在于，所述开槽的深度为6-8um。

9.根据权利要求5所述的硅通孔结构，其特征在于，所述开槽的间距为20-140um。

10.根据权利要求1所述的硅通孔结构，其特征在于，还包括：位于所述通孔背面的载板或位于所述导电层上的装配板。

Images