CN218447902U - 一种倒装芯片偏移测试结构 - Google Patents
一种倒装芯片偏移测试结构 Download PDFInfo
- Publication number
- CN218447902U CN218447902U CN202222599941.4U CN202222599941U CN218447902U CN 218447902 U CN218447902 U CN 218447902U CN 202222599941 U CN202222599941 U CN 202222599941U CN 218447902 U CN218447902 U CN 218447902U
- Authority
- CN
- China
- Prior art keywords
- chip
- offset
- flip
- test structure
- interconnection
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Abstract
本申请公开了一种倒装芯片偏移测试结构,属于量子芯片制造领域。偏移测试结构包括第一、第二芯片,且二者各自配置有互连件。其中第二芯片还配置有偏移件,并且该偏移件以预设方向和间距接近但是未接触第二芯片的互连件。第二芯片中的互连件和偏移件各自电连接有测试导线。偏移测试结构可以被方便地通过测试导线接入测试电路,并通过电学测量获得互连件和偏移件的电学连通情况。因此该方案能够被用于确定倒装芯片制作过程中的上下层芯片的对位是否准确。
Description
技术领域
本申请属于量子芯片制备领域,具体涉及一种倒装芯片偏移测试结构。
背景技术
随着研究的逐渐深入和技术的不断发展,单个量子芯片中的量子比特数目越来越多。因此,刻蚀在单个芯片的衬底上的内容(各种线路、元件等)也越来越多。单个芯片的现有设计方案已经很难满足现实的要求。基于此,可以采用诸如倒装焊工艺将集中分布于同一芯片表面的各种内容分布到两层或更多层的芯片表面,以降低单个芯片中的内容的密集程度,从而降低芯片的制作难度。
在倒装互连的工艺中,一个重要问题需要被考虑:
相邻或间隔的多层芯片需要在层状分布的方向上具有适当的对位,以便不同层的内容彼此进行关联—如直接物理连接或者信号耦合等。
然而,现实中,尤其是超导量子芯片,以双层倒装芯片为例,其中的双层芯片之间的距离太近(例如在几个微米附近)。同时,这些倒装芯片通常使用不透光的硅衬底,因而导致两层芯片的正面重合区域没有办法进行观察,因此也就无法判断这部分区域的制作工艺水平,尤其是在二者之间用于实现倒装互连的结构(例如焊接凸点等)的对位情况。如果两层芯片未对准,则将导致倒装互连结构不能正确地进行连接,从而使信号无法正常传输等。
一些方案中,选择配置一个定位系统,再通过对上下芯片的衬底进行精确的空间位置测量,然后基于测量的位置进行对位。但是这将需要配置复杂的测量系统,需要一种可替代且简便易行的方案。
因此,当无法进行有效的观察以判断倒装芯片中上下层芯片的对位情况时,需要一种容易实施的方案来对上下层芯片的对位情况进行判断和确认。
实用新型内容
有鉴于此,本申请公开了一种倒装芯片偏移测试结构,其能够实现通过对电学性能的测试来确定倒装芯片中的上下层芯片的对位情况,即是否对准,甚至是未对准的具体情况——例如偏移方向等。
本申请示例的方案,通过如下内容实施。
在第一方面,本申请示例提出了一种倒装芯片偏移测试结构。该倒装芯片偏移测试结构包括:
第一芯片,具有第一互连件;
第二芯片,具有彼此未电性连接的第二互连件和偏移件,偏移件以非接触且邻近第二互连件的方式配置,偏移件具有基于第二互连件所确定的位置信息,且位置信息包括预设方向和预设间距;
与偏移件电连接的第一测试导线,以及与第二互连件电连接的第二测试导线;
第一芯片和第二芯片被配置为通过第一互连件和第二互连件对向连接而倒装互连。
该偏移测试结构能够被用于确定倒装芯片中的上下层芯片的偏移距离是否超过可接受的阈值以及此情况下的偏移方向。因此,在制作倒装芯片的过程中,通过使用该偏移测试结构并实施测试操作可以对所制作的倒装芯片的质量进行确认,以便将质量不合格的倒装芯片筛选出来。
在偏移测试结构中,第一芯片可以作为上层芯片,第二芯片则可以作为下层芯片。二者上下对位,并通过第一互连件和第二互连件的对向连接实现倒装互连。在第一芯片和第二芯片对向连接过程中,第一互连件和第二互连件在压力的作用下向其外侧扩展变粗、并变短。
当第一芯片和第二芯片正确地上下对位(即对准)时,由于偏移件和第二互连件之间具有预先设计的预设间距,因此,偏移件仍不会与第一互连件和第二互连件接触,从而也不会发生电性连接。那么测量第一测试导线和第二测试导线的电学连通性时,则会表现为非连通,即断路状态。
相反,如果第一芯片和第二芯片未正确地上下对位(未对准)时,那么在第一芯片和第二芯片的对向连接过程中,因为偏移以及向外侧扩展会使得第一互连件同时与偏移件和第二互连件接触。此时,第一互连件、第二互连件以及偏移件均存在电性接触。由此,测量第一测试导线和第二测试导线的电学连通性时,则会表现为连通,即通路状态。
由此,通过测量第一测试导线和第二测试导线的连通性就可以实现对第一芯片和第二芯片是否对准进行判断,并相应可以判断倒装芯片的质量。
根据本申请的一些示例,预设间距大于等于给定阈值。
根据本申请的一些示例,第一互连件和第二互连件分别为直径相同的圆柱状。
根据本申请的一些示例,偏移件具有圆弧柱面,圆弧柱面正投影于第二芯片表面形成底面圆弧,第二互连件正投影于第二芯片形成底面圆,底面圆与底面圆弧是共圆心的。
根据本申请的一些示例,预设间距由底面圆弧的半径和底面圆的半径的差确定。
根据本申请的一些示例,偏移件的数量为多个;
第二芯片具有配置区域,配置区域包括多个扇形区域,多个扇形区域具有定义于第二芯片表面的圆心,且圆心位于第二互连件的轴线;
各个扇形区域的圆心角的角度相同,各个偏移件一一对应地配置于各个扇形区域。
根据本申请的一些示例,多个扇形区域各自的圆心角的角度之和为2π,在位于任意直径两端的两个扇形区域中,仅存在一个扇形区域内配置有偏移件;和/或,各个偏移件的形状相同。
根据本申请的一些示例,偏移件的数量为多个。
根据本申请的一些示例,各个偏移件的形状相同。
根据本申请的一些示例,第二芯片定义有覆盖偏移件和第二互连件的覆盖区域;
在覆盖区域于第一芯片的正投影的范围内,第一互连件的数量为一个。
根据本申请的一些示例,偏移测试结构定义有由第一芯片至第二芯片的厚度方向;偏移件具有垂直于厚度方向形成的断面形状,断面形状呈等腰梯形状且其底边为圆弧。
有益效果:
与现有技术相比,本申请示例的倒装芯片偏移测试结构是一种结构简单且易于实现的方案。该偏移测试结构能够通过被电学测量提供与连通与否相关联的结果。然后,基于测量结果可以判断倒装芯片中的上下层芯片是否准确地对位。特别地,当上下层芯片出现对位的不满足设计要求的偏差时,还能够确定偏移的方向。
附图说明
为了更清楚地说明本申请实施例或现有技术中的技术方案,以下将对实施例或现有技术描述中所需要使用的附图作简单地介绍。
图1为现有的倒装芯片的结构示意图;
图2公开了图1的倒装芯片中的互连结构的两种对位情况;
图3为本申请实施例提供的倒装芯片的俯视结构示意图;
图4示出了图3的倒装芯片中的焊盘的分布结构示意图;
图5公开了图3的倒装芯片在制作过程中上下对准情况下的主视图角度的结构示意图;
图6公开了图3的倒装芯片在制作过程中上下发生偏移情况下的主视图角度的结构示意图;
图7公开了图3的倒装芯片中的第二芯片中偏移和第二互连件之间的距离的结构示意图;
图8公开了图3的倒装芯片中的多个偏移件与第二互连件的相对位置分布的俯视结构示意图;
图9公开了图8的发生了偏移时的偏移件与第一互连件、第二互连件的相对位置分布的俯视结构示意图;
图10公开了一种在直径的两端分别存在一个偏移件以及其相对于第二互连件的位置分布的俯视结构示意图。
图标:100-单层芯片;101-互连结构;200-倒装芯片;201-第一芯片;202-第二芯片;203-焊盘;301-第一互连件;302-第二互连件;303-偏移件;304-金属层;305-底面圆弧。
具体实施方式
参阅图1,一种典型的示例性倒装芯片具有两个单层芯片100,且二者上下分布。该两个单层芯片100通过位于二者的衬底之间的互连结构101进行连接。图1中表示了上下两层芯片准确对位的情况,即二者的互连结构在图1所示的竖直方向上下一致地延伸。
图2展示了两种上下层芯片未准确对位的两种示例情况。即,按照图2所示的方位,上下两单层芯片100发生了横向(水平方向)的位移,从而使得上下的互连结构101发生偏移。其中图2中的A图表示了互连结构偏移但是仍处于接触的状态,B图表示了互连结构偏移但是未接触的状态。
图2中,A图表示的偏移情况,虽然上下层的互连结构101仍然处于接触状态,因此,二者也许可以传递信号。但是其可能存在连接强度和牢固程度不够、信号失真等情况。图2中的B图表示的偏移情况,则会导致上下层的互连结构101完全无法接触,从而导致上下层芯片无法进行有效的倒装互连,或者无法由互连结构进行信号传递。
因此,在制作倒装芯片时,需要确保上下层芯片准确地对位,避免互连结构发生不期望或超出可接受程度的偏移。通常地,倒装芯片的对准例如可以通过拍摄的图片例如扫描电镜图进行识别。但是,在一些情况下,进行拍摄图片的操作难度大,不便于实施。另外,拍照的准确性可能存在稳定性差的问题。那么就需要一种便于实施的方案,对倒装芯片中的互连结构是否偏移的情况进行识别。
基于此,示例中给出了一种倒装芯片偏移测试结构。该偏移测试结构能够通过电学测试实现对是否存在偏移情况的识别,并且根据测试结果所做出的是否发生偏移的结论的准确性更高。另外,利用该方案不仅能够判断互连结构101是否发生偏移,还能够对发生偏移的位置和距离进行判断,从而有助于在倒装芯片200的制作过程中更快地进行姿态或位置修正。
大体上,该偏移测试结构在图3、图4和图5所示的倒装芯片200中的用于倒装互连的互连结构101的附近位置额外地配置于一个结构。由于其与互连结构101之间具有一定的距离,因此,二者并不发生电性接触。而互连结构101在倒装互连操作中由于对位不准(发生偏移)以及受压缩而扩展的情况下,当上述问题超出设计方案的允许容忍度时,互连件就会与前述之额外配置的结构发生电性接触,从而可以通过测量该结构与互连结构101的电学连通性对发生的超出限度的偏移进行有效的识别。
后文将结合附图对本申请示例中的偏移测试结构进行详细说明。
示例中,倒装芯片200包括第一芯片201和第二芯片202。并且二者上下对向布置,进一步通过互连结构101进行连接。如图5所示,其中第一芯片201具有第一互连件301,第二芯片202具有第二互连件302。互连件通过诸如蒸镀、溅射等方式直接或间接(例如通过衬底表面的金属层304,作为各种被选择配置的功能层—接地层等)地形成到芯片的衬底之上。
互连件通常可以设计为凸点,例如凸球状等各种适当选择的结构形式。并且应当注意,在不同的实际场景中,互连件可以被配置相应的结构形式,本申请对此不做具体限定。作为示例,区别于上述的凸点结构设计,在超导量子芯片领域中,前述之互连件可以被配置为柱状结构,例如圆柱状。为了提高制作效率和良率,第一芯片201和第二芯片202各自的互连件可以被构造为相同的圆柱状结构,即高度和直径相同。
另外,为了方便于倒装芯片200与外部电路进行连接,以便传递来自于倒装芯片200和离开倒装芯片200的信号,第一芯片201和第二芯片202可以在部分示例中被选择为其中一个芯片更大,而另一个芯片相对更小。如图3、图4所示,在倒装芯片200的俯视角度,第一芯片201的边缘位于第二芯片202的边缘之内;并且图3中省略了芯片中的其他各种部件、线路结构。
基于图3所示的倒装芯片200以及其中的第一芯片201和第二芯片202的相对尺寸大小关系,在第一芯片201覆盖的区域,第一芯片201和第二芯片202可以在该区域配置倒装互连结构101即前述的互连件。并且,芯片中的一些核心部件,例如比特结构等也可以配置到该区域内。同时,第二芯片202的位于被第一芯片201所覆盖的区域之外的外围空间,则可以用于安装芯片的焊盘203。因此,芯片与外围电路连接时,可以通过引线与焊盘203键合实现信号的扇出。图4中绘示了4个焊盘203,但示例性地标注了一个。
进一步地,第二芯片202还具有偏移件303。顾名思义,偏移件303是指位置有所偏移的部件,且其中的偏移是指相对于第二互连件302的。换言之,既有的倒装芯片200中,在本申请示例中的配置偏移件303的位置处,并未配置与之类似功能、结构的部件,或者说没有基于本申请中的相同目的配置偏移件303。为了避免根据其命名被误解,偏移件303也可以被描述和构造为另一个互连件。例如,区别于前述的第一互连件301、第二互连件302,偏移件303也可以被描述为并非用以进行互联的第三互连件。即示例性地,部分示例中,第一至第三互连件具有相同的结构、尺寸和材质;但是并非是限制性的。当然,三者也可以存在出于设计目的所要求的差异。
并且,第二芯片202上的第二互连件302和偏移件303还是彼此未接触的,即二者之间存在间隙,从而使得二者未电性接触;但是相互邻近。为了便于后续根据测试结果做出判断,偏移件303相对于第二互连件302的位置信息可以被预先确定、记录和储存。因此,偏移件303具有基于第二互连件302所确定的位置信息,且该位置信息包括预设方向和预设间距。
因此,当偏移测试结构中仅存在一个偏移件303时,在制作倒装芯片200的过程中或制作完成之后,进行测试时,如果发生了满足预设结构的情况则可以根据该偏移件303的预设的位置信息确定偏移情况。对应地,当偏移测试结构中存在多个(如至少两个)偏移件303时,每个偏移件303具有其对应的位置信息。并且由此,当将测试结果与偏移件303的位置信息结合就可以获得偏移情况的结果。此外,各个偏移件可以按照相同的形状进行构造,以降低制作的难度、复杂度。换言之,如果能够在制作工艺、性能等方面取得更好的表现,那么各个偏移件的形状也可以被各自独立地配置。
此外,由于倒装芯片200的上下层芯片(前述之第一芯片201和第二芯片202)倒装互连到位之后,二者之间的距离很小,而电学测量需要相应的接触点位。因此,为了提供这样的接触点位,偏移测试结构还配置有测量线路。示例中,测试结构包括与偏移件303电连接的第一测试导线,以及与第二互连件302电连接的第二测试导线。
第一测试导线和第二测试导线,可以通过在芯片的衬底表面的金属层304(第一芯片201的衬底表面同样可以配置相同金属层结构)制作而成。例如,对衬底表面的金属层304进行刻蚀从而形成所需要的测试导线结构,且测试导线末端可以形成焊盘203。需要注意的是,当金属层是被整体形成于第二芯片202的衬底时,由于在未予以倒装互连时,偏移件303和第二互连件302是非电性连接、也未接触的,那么可以理解偏移件303下层的由金属层提供的第一金属区域和第二互连件302下的由金属层提供的第二金属区域是彼此绝缘的。
以下将结合附图对本申请示例中的对于偏移的判断过程进行示例性的说明。
图5中,上下层的互连件公开了准确地对位的情况。并且在图5所示的状态下进行对向压接完成倒装互连之后,偏移件303与各互连件之间仍然存在间隙,即未电接触。图6展示了上下层的互连件公开了未准确地对位的情况。并且在图6所示的状态下进行对向压接完成倒装互连之后,偏移件303与各互连件之间电接触。
值得指出的是,上下层的互连件也可以存在其他偏移方式—偏移方向、偏移距离。例如,在图6中,以下层芯片为基准,上层芯片向左偏移;因此在其他示例中,上层芯片也可以是向右偏移。另一些示例中,在图6的上层芯片向左偏移的情况,还可以是向左偏移更多;例如,第一互连件301位于偏移件303的左侧。但是,在进行倒装芯片200的制作时,通常都会有相应的定位系统等,因此,前述之的偏移方向虽然可能是多个方向,但是偏移距离通常不会太大。
示例中,第二互连件302和偏移件303之间的间距是被预先设计的预设间距,如图7中的D所示。在图5、图6和图7中,偏移件303具有预设方向,且该预设方向表示位于第二互连件302的左侧。因此,被制作与第二芯片202,并且邻近但是未接触第二互连件302的偏移件303的预设的位置信息,即是包括上述的预设方向和预设间距的相关内容。
示例中,偏移件303的位置信息被预先设定,以满足实际的需要。偏移件303的位置信息可以通过第一互连件301和第二互连件302进行确定。进一步而言,偏移件303的位置信息可以通过第一互连件301和第二互连件302的结构特性、材料特性等。或者,更进一步而言,偏移件303的位置信息也可以是由第一互连件301和第二互连件302在对向连接的过程中所产生的扩展范围所界定。
例如,第一和第二互连件302在准确地对位的情况下,于向压接过程中,互连件横向扩展的最大范围,即可描述为偏移件303的预设间距的下限值。即偏移件303的位置信息中的预设间距大于前述下限值;或者描述为预设间距大于等一个给定阈值,且给定阈值大于前述之下限值。因为,如果偏移件303的预设间距小于前述之下限值,那么正常对位并进行倒装互连的互连件也可能与偏移件303发生接触,从而导致后续的测试判断结果不准确。
另外,偏移件303的预设间距也不宜过大。一方面,当上下层芯片偏移巨大时,可以通过简单地裸视或拍照观察发现。另一方面,由于定位系统的存在,通常地,上下层芯片也不会产生太大的偏移。
对于偏移件303的预设方向,则例如可以是在芯片中确定一个基准点,然后基于该基准点构建正交坐标系所产生的四个象限。或者被简单地描述为上、下、左和右。或者,另一些示例中,还可以预先定义其他多个方向,并以其为偏移的位置信息中的预设方向。
特别地,为了提高测试结构的灵敏度以及结果的精准度,偏移件303被配置为具有圆弧柱面。并且,圆弧柱面正投影于第二芯片202表面形成底面圆弧305,而第二互连件302正投影于第二芯片202形成底面圆;在前述之情况下,底面圆与底面圆弧305是共圆心的。
进一步地,作为一种有益的尝试,部分的示例中,偏移件具有由以下描述所限定的形状:偏移测试结构定义有由第一芯片至第二芯片的厚度方向(一些示例中可以描述为高度方向或者是轴向);基于此,偏移件具有断面形状。该断面形状是偏移件的沿着垂直于厚度方向的断面所形成的形状。并且,断面形状为呈等腰梯形状且其底边为圆弧。或者说,偏移件具有大致的楔形结构。
请参阅图8,第二互连件302被构建为圆柱体,因此其在第二芯片202的表面的正投影的形状为前述之底面圆。在第二互连件302的周围具有五个偏移件303;这些偏移件303具有靠近第二互连件302的圆柱弧面,且因此在第二芯片202的表面的正投影的形状为前述之底面圆弧305。
因此,示例性地,偏移件303的预设间距可以是由前述之底面圆弧的半径和底面圆的半径的差确定;预设间距等于前述半径的差值。另外,需要指出的是,基于图8中的偏移件303的形状,部分示例中还可以配置一个具有此形状的偏移件303。
此外,图8中,各个偏移件303是以均匀间隔,且环形地分布于第二互连件302的周围的。在这一些示例中,第二芯片202中被定义出用于放置偏移件303的配置区域。并且,作为示例中的一种偏移形式,在图9中被公开。前述的这些扇形区域具有定义于第二芯片202表面的圆心,且圆心位于第二互连件302的轴线。同时,各个扇形区域的圆心角的角度相同(图中为72°),相应地,各个偏移件303一一对应地配置于各个扇形区域。
在图8和图9的配置区域包括多个扇形区域(图8中为5个);一个扇形区域与一个偏移件303对应,即一个扇形区域内配置有偏移件303。也即,本申请的示例中,任意一个偏移件303的对侧,沿直径方向,并未存在另一个偏移件303。
作为反例,如果在一条直径的两端分别配置一个偏移件303(分别记为a和b;参阅图10),则会存在当偏移向a时,b同步偏移。那么在进行测试时,a和b相关的测试结果都可存在能够被单独地判断为发生偏移的情况,因此,无法进行有效的识别。
也因此,当测试结构中存在更多的偏移件303时,其配置方式也以满足以下条件为宜:以圆柱体形式的第二互连件302为例,定义一条过第二互连件302的底面圆心的直径,在直径的两端(位于底面圆之外的部分)中的一者所在区域配置偏移件303。
此外,类似地,在第一芯片201的相关区域,按照上述方式配置也是更好的选择。例如,将在第二芯片202的覆盖偏移件303和第二互连件302的区域,定义为覆盖区域。那么,在第一芯片201和第二芯片202准确地对准的情况下,由前述覆盖区域于第一芯片201的正投影的范围内,第一互连件301的数量为一个。也即是避免在该区域内,多个第一互连件301的存在所可能引起的测试结果不能有效做出判断的情况。
至此,发明人已经对上述偏移测试结构进行详细的公开,为了使本领域技术人员更方便地实施本申请示例的方案,现就测试方法进行简述。
理想状态下,当未发生偏移时,第一测试导线和第二测试导线在电学上是断路的。那么,将这两条导线接入到测试电路,进行测量时,就会表现为断路状态。相反,如发生了超出限度的偏移,则第一测试导线和第二测试导线在电学上是通路的。并且,电流的路径例如是依次通过第一测试导线、偏移件303、第一互连件301、第二互连件302以及第二测试导线。那么,将这两条导线接入到测试电路,进行测量时,就会表现为通路状态。
前文通过参考附图描述的实施例是示例性的,仅用于解释本申请,而不能解释为对本申请的限制。为使本申请实施例的目的、技术方案和优点更加清楚,前述内容结合附图对本申请的各实施例进行详细的阐述。然而,本领域的普通技术人员可以理解,在本申请各实施例中,为了使读者更好地理解本申请而提出了许多技术细节。但是,即使没有这些技术细节和基于以下各实施例的种种变化和修改,也可以实现本申请所要求保护的技术方案。其中的各个实例的划分是为了描述方便,不应对本申请的具体实现方式构成任何限定,各个实施例在不矛盾的前提下可以相互结合相互引用。
需要说明的是,本申请的说明书和权利要求书及上述附图中的术语“第一”、“第二”等是用于区别类似的对象,而不必用于描述特定的顺序或先后次序。应该理解这样使用的数据在适当情况下可以互换,以便这里描述的本申请的实施例能够以除了在这里图示或描述的那些以外的顺序实施。
此外,术语“包括”和“具有”以及他们的任何变形,意图在于覆盖不排他的包含,例如,包含了一系列步骤或单元的过程、方法、系统、产品或设备不必限于清楚地列出的那些步骤或单元,而是可包括没有清楚地列出的或对于这些过程、方法、产品或设备固有的其它步骤或单元。
以上依据图式所示的实施例详细说明了本申请的构造、特征及作用效果,以上所述仅为本申请的较佳实施例,但本申请不以图面所示限定实施范围,凡是依照本申请的构想所作的改变,或修改为等同变化的等效实施例,仍未超出说明书与图示所涵盖的精神时,均应在本申请的保护范围内。
Claims (11)
1.一种倒装芯片偏移测试结构,其特征在于,包括:
第一芯片,具有第一互连件;
第二芯片,具有彼此未电性连接的第二互连件和偏移件,所述偏移件以非接触且邻近所述第二互连件的方式配置,所述偏移件具有基于所述第二互连件所确定的位置信息,且所述位置信息包括预设方向和预设间距;
与偏移件电连接的第一测试导线,以及与第二互连件电连接的第二测试导线;
第一芯片和第二芯片被配置为通过所述第一互连件和所述第二互连件对向连接而倒装互连。
2.根据权利要求1所述的倒装芯片偏移测试结构,其特征在于,所述预设间距大于等于给定阈值。
3.根据权利要求1所述的倒装芯片偏移测试结构,其特征在于,所述第一互连件和所述第二互连件分别为直径相同的圆柱状。
4.根据权利要求3所述的倒装芯片偏移测试结构,其特征在于,所述偏移件具有圆弧柱面,所述圆弧柱面正投影于第二芯片表面形成底面圆弧,所述第二互连件正投影于第二芯片形成底面圆,所述底面圆与所述底面圆弧是共圆心的。
5.根据权利要求4所述的倒装芯片偏移测试结构,其特征在于,所述预设间距由所述底面圆弧的半径和所述底面圆的半径的差确定。
6.根据权利要求5所述的倒装芯片偏移测试结构,其特征在于,所述偏移件的数量为多个;
所述第二芯片具有配置区域,所述配置区域包括多个扇形区域,所述多个扇形区域具有定义于第二芯片表面的圆心,且圆心位于所述第二互连件的轴线;
各个扇形区域的圆心角的角度相同,各个偏移件一一对应地配置于各个扇形区域。
7.根据权利要求6所述的倒装芯片偏移测试结构,其特征在于,所述多个扇形区域各自的圆心角的角度之和为2π,在位于任意直径两端的两个扇形区域中,仅存在一个扇形区域内配置有偏移件;
和/或,各个偏移件的形状相同。
8.根据权利要求1所述的倒装芯片偏移测试结构,其特征在于,所述偏移件的数量为多个。
9.根据权利要求8所述的倒装芯片偏移测试结构,其特征在于,各个偏移件的形状相同。
10.根据权利要求1至9中任意一项所述的倒装芯片偏移测试结构,其特征在于,所述第二芯片定义有覆盖偏移件和第二互连件的覆盖区域;
在所述覆盖区域于第一芯片的正投影的范围内,第一互连件的数量为一个。
11.根据权利要求1至9中任意一项所述的倒装芯片偏移测试结构,其特征在于,所述偏移测试结构定义有由第一芯片至第二芯片的厚度方向;
偏移件具有垂直于厚度方向形成的断面形状,所述断面形状呈等腰梯形状且底边为圆弧。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202222599941.4U CN218447902U (zh) | 2022-09-29 | 2022-09-29 | 一种倒装芯片偏移测试结构 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202222599941.4U CN218447902U (zh) | 2022-09-29 | 2022-09-29 | 一种倒装芯片偏移测试结构 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN218447902U true CN218447902U (zh) | 2023-02-03 |
Family
ID=85084311
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202222599941.4U Active CN218447902U (zh) | 2022-09-29 | 2022-09-29 | 一种倒装芯片偏移测试结构 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN218447902U (zh) |
-
2022
- 2022-09-29 CN CN202222599941.4U patent/CN218447902U/zh active Active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US11193953B2 (en) | 3D chip testing through micro-C4 interface | |
TWI600099B (zh) | 平面延伸電導體超越基材邊緣的方法和設備 | |
KR20190037169A (ko) | 반도체 구조물 | |
CN102742010A (zh) | 具有多种集成电路芯片凸块间距的半导体元件 | |
US20130214390A1 (en) | Tsv substrate structure and the stacked assembly thereof | |
CN100507577C (zh) | 探针卡的探针装置 | |
WO2022057214A1 (zh) | 套刻标识、晶圆的套刻误差测量方法及晶圆的堆叠方法 | |
US7642662B2 (en) | Semiconductor device and method of manufacturing the same | |
CN113889420A (zh) | 半导体元件结构及接合二基板的方法 | |
CN100517687C (zh) | 半导体器件及其制造方法 | |
CN110531125B (zh) | 空间转换器、探针卡及其制造方法 | |
CN218447902U (zh) | 一种倒装芯片偏移测试结构 | |
TWI553790B (zh) | 具有位置反向的微電子單元及封裝 | |
JP5994825B2 (ja) | 貫通電極基板及びその製造方法、並びに貫通電極基板を用いた半導体装置 | |
CN105074925B (zh) | 半导体光检测装置 | |
JP2007134427A (ja) | モジュールパッケージ及びモジュールパッケージの製造方法 | |
JP2004253544A (ja) | 半導体装置の製造方法 | |
US20090096473A1 (en) | Testing probe and electrical connection method using the same | |
US20180254257A1 (en) | Package structure and method of manufacturing package structure | |
CN218414572U (zh) | 一种芯片结构以及倒装芯片 | |
CN105009279A (zh) | 半导体器件及制造半导体器件的方法 | |
TWI716255B (zh) | 探針卡及其空間轉換器 | |
CN102867796A (zh) | 3d集成电路结构以及检测芯片结构是否对齐的方法 | |
KR20240057241A (ko) | 반도체 패키지의 제조 방법 | |
JP2012079973A (ja) | 半導体ウエハ、半導体素子、受光素子、フリップチップ接続構造、検出装置、およびこれらの製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
GR01 | Patent grant | ||
GR01 | Patent grant |