CN218333788U - 衬底和半导体器件 - Google Patents

衬底和半导体器件 Download PDF

Info

Publication number
CN218333788U
CN218333788U CN202221953295.0U CN202221953295U CN218333788U CN 218333788 U CN218333788 U CN 218333788U CN 202221953295 U CN202221953295 U CN 202221953295U CN 218333788 U CN218333788 U CN 218333788U
Authority
CN
China
Prior art keywords
die pad
substrate
layer
anchor
pad surface
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202221953295.0U
Other languages
English (en)
Inventor
M·马佐拉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
STMicroelectronics SRL
Original Assignee
STMicroelectronics SRL
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from IT102021000020114A external-priority patent/IT202100020114A1/it
Application filed by STMicroelectronics SRL filed Critical STMicroelectronics SRL
Application granted granted Critical
Publication of CN218333788U publication Critical patent/CN218333788U/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

本公开的实施例涉及衬底和半导体器件。预模制衬底包括其中具有空间的雕刻式导电层状结构。层状结构包括具有配置成安装半导体芯片的第一管芯焊盘表面的管芯焊盘。模制到层状结构上的预模制材料层渗透到空间中并提供层状预模制衬底,其中第一管芯焊盘表面保持暴露。管芯焊盘的外围边缘包括到预模制材料层的第一和第二锚定形成件的交替。第一锚定形成件抵抗引起管芯焊盘相对于预模制材料层在从第二管芯焊盘表面到第一管芯焊盘表面的第一方向上移位的第一脱离力。第二锚定形成件抵抗引起管芯焊盘相对于预模制材料层在从第一管芯焊盘表面到第二管芯焊盘表面的第二方向上的移位的第二脱离力。利用本公开的实施例有利地能够抵抗施加到衬底上的相反力。

Description

衬底和半导体器件
技术领域
本说明书涉及半导体器件。
一个或多个实施例可应用于例如汽车领域的半导体功率器件。
背景技术
在例如预模制引线框架的衬底中,引线框架的雕刻式导电结构(例如,铜)与模制于其上的预模制树脂(例如,环氧树脂)之间的足够粘着力应当被期望地吸收预模制引线框架被按压或弯曲时所产生的应力。
特别地,预模制引线框架中的焊盘应该理想地抵抗压力(例如在带超声楔形接合期间产生的压力)以及拉力(例如在用于第二接合的带拉动期间产生的拉力,或者作为操作下的热机械应力的结果)。
应注意的是,虽然对于其它目的是有利的,但槽状锚定形成件提供有限的拉动阻力,同时占用不可忽略的焊盘区域。
在本领域中需要处理上述问题。
实用新型内容
本公开的目的是提供一种衬底和半导体器件,以至少部分地解决现有技术中存在的上述问题。
本公开的一方面提供了一种衬底,包括:雕刻式导电层状结构,在所述雕刻式导电层状结构中具有空间,所述雕刻式导电层状结构包括至少一个管芯焊盘,所述至少一个管芯焊盘具有被配置为在其上安装半导体芯片的第一管芯焊盘表面以及与所述第一管芯焊盘表面相对的第二管芯焊盘表面;以及预模制材料层,被模制到所述雕刻式导电层状结构上,其中所述预模制材料层穿透到所述空间中并且提供层状预模制衬底,所述层状预模制衬底包括由所述预模制材料层留下暴露的所述第一管芯焊盘表面,其中所述至少一个管芯焊盘的外围与模制到所述雕刻式导电层状结构上的所述预模制材料层邻接;其中沿着所述至少一个管芯焊盘的外围边缘提供以下交替:所述至少一个管芯焊盘到所述预模制材料层的第一锚定形成件,所述第一锚定形成件被配置为抵抗引起所述至少一个管芯焊盘相对于所述预模制材料层在从所述第二管芯焊盘表面到所述第一管芯焊盘表面的第一方向上的位移的第一脱离力;以及所述至少一个管芯焊盘到所述预模制材料层的第二锚定形成件,所述第二锚定形成件被配置为抵抗引起所述至少一个管芯焊盘相对于所述预模制材料层在从所述第一管芯焊盘表面到所述第二管芯焊盘表面的第二方向上的位移的第二脱离力。
根据一个或多个实施例,其中所述第一锚定形成件被提供在所述第一管芯焊盘表面处,并且其中所述第二锚定形成件被提供在所述第二管芯焊盘表面处。
根据一个或多个实施例,其中所述第一锚定形成件和所述第二锚定形成件中的每个锚定形成件包括所述至少一个管芯焊盘的所述外围边缘的切除部分,其中模制到所述雕刻式导电层状结构上的所述预模制材料层穿透到所述至少一个管芯焊盘的所述外围边缘的所述切除部分中。
根据一个或多个实施例,其中所述第一锚定形成件和所述第二锚定形成件的交替包括至少两个第一锚定形成件与至少两个第二锚定形成件交替。
根据一个或多个实施例,其中所述第一锚定形成件和所述第二锚定形成件的交替包括单个第一锚定形成件与单个第二锚定形成件交替。
根据一个或多个实施例,其中所述交替包括相等数目的第一锚定形成件和第二锚定形成件,其中所述层状预模制衬底对所述第一脱离力和所述第二脱离力具有相等的抵抗力。
根据一个或多个实施例,其中所述交替包括数目大于所述第二锚定形成件的第一锚定形成件,其中所述层状预模制衬底对所述第一脱离力的抵抗力大于对所述第二脱离力的抵抗力。
根据一个或多个实施例,其中所述交替包括数目大于所述第一锚定形成件的第二锚定形成件,其中所述层状预模制衬底对所述第二脱离力的抵抗力大于对所述第一脱离力的抵抗力。
本公开的另一方面提供了一种半导体器件,包括:根据一个或多个实施例所述的衬底;以及半导体芯片,被安装在由所述预模制材料层暴露的至少一个管芯焊盘表面上。
利用本公开的实施例有利地能够抵抗施加到衬底上的相反力。
附图说明
现在将参考附图仅以举例的方式描述一个或多个实施例,其中:
图1是常规衬底(例如预模制引线框)和可施加到此引线框的力的实例;
图2是设置有槽状锚定形成件的类似衬底的示例;
图3A和图3B是沿图2的线II-II的截面图,示出了如图2所示的衬底如何能够抵抗施加到其上的相反力;
图4是根据本说明书的实施例的衬底(例如预模制引线框)的结构的一部分的透视图;
图5是沿图4中的线V-V的截面图;以及
图6和图7是与图5的视图基本对应的视图,示出了本说明书的实施例的可能变型。
具体实施方式
除非另外指明,否则不同附图中的对应数字和符号通常指代对应部分。
附图是为了清楚地说明实施例的相关方面而绘制的,并且不必按比例绘制。
在附图中画出的特征的边缘不一定表示特征范围的终止。
在随后的描述中,示出了各种具体细节,以便提供对根据该描述的实施例的各种示例的深入理解。可以在没有一个或多个具体细节的情况下,或者利用其他方法、组件、材料等来获得实施例。在其他情况下,没有详细示出或描述已知的结构、材料或操作,从而不会模糊实施例的各个方面。
在本说明书的框架中对“一实施例”或“一个实施例”的引用旨在指示关于该实施例描述的特定配置,结构或特性被包括在至少一个实施例中。因此,可以出现在本说明书的各个点中的诸如“在实施例中”,“在一个实施例中”等的短语不一定确切地指代同一实施例。此外,特定的配置,结构或特性可以在一个或多个实施例中以任何适当的方式组合。
这里使用的标题/参考仅仅是为了方便而提供的,因此不限定保护范围或实施例的范围。
半导体器件可以包括布置(附着)在诸如引线框架的衬底上的一个或多个半导体芯片或管芯。
塑料封装通常用于半导体器件。这样的封装可以包括引线框,该引线框提供包括导电材料(例如铜)的基础衬底,该基础衬底的尺寸和形状被设置为容纳半导体芯片或管芯,并且为这些芯片或管芯提供焊盘连接(引线)。
名称“引线框架”(或“引线框”)(例如,参见美国专利和商标局的USPC合并词汇表)表示为集成电路芯片或管芯提供支撑的金属框,以及将管芯或芯片中的集成电路互连到其它部件或触点的电引线。
通常使用例如光刻技术的技术来产生引线框。使用此技术,在顶侧和底侧上蚀刻箔或带形式的金属(例如,铜)材料以产生各种焊盘和引线。
诸如引线框的衬底有利地以预模制形式提供,其中绝缘树脂(例如环氧树脂)填充管芯焊盘与引线之间的空置空间。
因此,预模制引线框是大体上平坦的层状衬底,其中预模制材料层(树脂)填充引线框的导电结构(例如,金属材料,例如铜)中的空间,其在例如通过蚀刻形成期间已被赋予包括空的空间的雕刻外观。
预模制引线框的总厚度与雕刻式导电结构的厚度相同。
在使用预模制引线框的半导体器件的组装过程期间,预模制引线框可暴露于重复应力。
特别地,预模制引线框架中的焊盘暴露于压力(例如例如在带超声楔形接合期间所产生的)以及拉力(如例如在用于第二接合的带拉动期间所产生的,或者作为操作下的热机械应力的结果)。
图1是说明为大体上包含导电(金属,例如铜)部分10的预模制引线框的一部分的横截面图,所述导电(金属,例如铜)部分10包含在引线框的雕刻式导电结构(其整体不可见)中,具有由预模制材料层(树脂)12填充的空间。
如图1所示的预模制框架PLF具有相对的第一和第二管芯焊盘表面10A和10B,第一表面10A被配置为具有安装在其上的至少一个半导体芯片。
因此,图1是提供其中具有空间的雕刻式导电层状结构的方法的示例,该雕刻式导电层状结构包括一个或多个管芯焊盘10,一个或多个管芯焊盘10具有第一管芯焊盘表面10A以及与第一管芯焊盘表面10A相对的第二管芯焊盘表面10B,第一管芯焊盘表面10A被配置为具有安装在其上的至少一个半导体芯片。
图1同样是将预模制材料层12模制到层状结构10上的方法的示例。预模制材料层12穿透到在雕刻的导电层状结构中形成(例如,蚀刻)的空间中,并且提供层状预模制衬底PLF 10,12,其包括由预模制材料层12在第一表面10A处留下暴露的一个或多个管芯焊盘,其中一个或多个管芯焊盘10的外围与模制到层状结构上的预模制材料层12邻接。
如图1中所说明,在(预模制)引线框的导电(金属,例如,铜)部分10上施予的雕刻在将所有引线框部件(引线和管芯焊盘)一起保持在稳固结构中以促进后续工艺步骤方面是有益的。
这些步骤可包括(例如):在将一个或多个芯片或管芯附接到引线框10,12中的一个或多个管芯焊盘上且将所述芯片或管芯电接合到引线框(图1中未明确可见)中的引线之后模制树脂,所述模制树脂经模制以提供最终器件的绝缘包封。
图1是用于(例如)四方扁平无引线(QFN)器件的引线框的实例,其中引线框的雕刻式导电结构被半蚀刻,即,例如在管芯焊盘的外围处移除一部分铜材料,使得(如图1中可见)管芯焊盘在引线框的前表面或顶表面10A处比在引线框的后表面或底表面10B处大。
半蚀刻可以以本领域技术人员已知的任何方式进行。
而且,虽然为了简单起见,当前提及“半”蚀刻,但所移除的铜材料的部分未必对应于引线框的金属结构的厚度的一半。
应当注意,上面的描述也适用于以下例如结合图4至7讨论的实施例(加以必要的变更)。为了简洁起见,将不再重复这样的详细描述。
如图1所示,前表面或顶表面10A处的管芯焊盘大于后表面或底表面10B处的管芯焊盘增加了引线框部件周围的模制粘附力。这是由于在引线框的导电(金属,例如铜)部分10与模制于其上的预模制材料层(树脂)12之间形成台阶状界面。
在预模制材料层固化(例如,通过热固化,如所属领域中的其它常规方式)之后,此设计导致对引线框的导电部分10与模制于其上的非导电预模制材料层12之间的分离(分层)的增加的抵抗力,如可能由“拉”力F1(即,在从背面或底部表面10B朝向正面或顶部表面10A的方向上推动图1中所示的金属部分10的力)和由“推动”或“按压”力F2(即,在从正面或顶部表面10A朝向背面或底部表面10B的方向上推动图1中所示的金属部分10的力)引起。
这样的台阶状界面包括如120处所示的底切,其中引线框的导电部分10的外围紧靠预模制材料层(树脂)12。这提供了一种形式耦合,使得对“推动”力F2(在图1中指向下方)的阻力不可避免地(大大)高于对“拉动”力F1(在图1中指向上方)的阻力。
在半导体器件的组装流程期间施加到预模制引线框架(例如,图1中的10,12)的力包含例如在由接合工具与超声波振动一起进行条带接合期间所施加的压力和例如在通过移动或打开接合切割工具来拉动或切割条带时的拉力。
如图1所示的布置,其中底切120主要对比压力(例如,F2)并且表现出较差的对拉力(例如,F1)的粘附阻力,对于多种实际应用不能被认为是令人满意的。
图2和图3A和图3B示出了在转让给本申请的同一受让人的美国专利申请公开No.2021/0193591(对应于EP 3840040A1)中公开的解决方案。
美国专利申请公开No.2021/193591A1的引线框架包括具有第一平面管芯安装表面10A和与第一表面10A相对的第二平面表面10B的管芯焊盘部分。
如图2中可见(其中展示在模制预模制材料层12之前引线框的导电结构10),管芯焊盘表面10A和10B具有共同界定管芯焊盘的外围轮廓的面向外围边缘。提供从第一平坦表面10A到第二平坦表面10B延伸穿过管芯焊盘的至少一个腔体100,以界定定位在所述至少一个腔体与外围轮廓之间的管芯焊盘的锚定部分。
第一蚀刻部分延伸到第一平面管芯安装表面10A中到小于管芯焊盘厚度的第一深度,第二蚀刻部分延伸到第二平面表面中到小于管芯焊盘厚度的第二深度。第一蚀刻部分在腔体100内限定平行于第一平面管芯安装表面10A延伸的台阶表面,而第二蚀刻部分限定小于管芯焊盘厚度的锚定部分厚度。
图3A和图3B(其中可看到预模制材料层12,其填充引线框的雕刻式导电结构10中的空间)展示此布置可导致面向相对方向的底切120,120′的形成。
这些底切120和120′提供引线框的导电结构10与预模制材料层12的形式耦合,从而除了提供推力或按压力F2(图3B)之外,还提供改进的对拉力F1(图3A)的抵抗力。
然而,这里同样地,对推力F2的阻力可通过高于对拉力F1的阻力而结束,而对于某些应用,对拉力F1的阻力等于或可能高于对推力或压力F2的阻力可能是期望的特征。
在任何情况下,诸如图2、图3A和图3B中的100的腔/孔减小了应当理想地留给管芯附接的面积。
在图4至图7中,用相同的附图标记表示已经结合前面的附图讨论的部件或元件,从而为了简洁起见不再重复详细描述。
图4到图7中呈现的实例包含沿着管芯焊盘10的边界(即,沿着外围边缘)形成的交替或系列(例如,手指甲状)切除部分200A、200B有利地围绕管芯焊盘10,以替代半蚀刻台阶状金属到树脂界面(如图1中所说明)或狭槽(例如,图2中的100)。每个切除部分由半蚀刻槽形成,所述半蚀刻槽布置在管芯焊盘的外围边缘处(并从管芯焊盘的外围边缘延伸)。
交替地(可能交替地)布置在前表面或顶表面10A处和后表面或底表面10B处的这些切除部分200A,200B由预模制树脂12填充,从而(一旦树脂例如经由热固性而固化)产生预模制引线框PLF的坚固结构。
切除部分200A、200B在形状上可以全部相等(例如,在管芯焊盘10的边缘方向上具有相同的长度)。
切除部分200A、200B可以在前表面或顶表面10A处和在后表面或底表面10B处设置成数目相等,从而在两个方向(力F1和F2)上平衡阻力和树脂粘附力。
切除部分200A、200B的提供不会使可用于引线框的前表面10A处的管芯附接(且可能用于提供相关联的带或线)的表面(图4中指示为DAS)产生任何可观的减小。
如图4中可见,指定为DAS的管芯焊盘的顶部或前表面免除任何孔口,例如图2中的狭槽100。
应注意,在图4的透视图中示出了在模制预模制材料层12之前的引线框的导电结构10,以及在图4的右手侧上也可见引线框的一些引线(指示为10′)。
如图4到图7中呈现的实例在焊盘10的外围边缘处且沿着焊盘10的外围边缘包括第一锚定形成件200A与第二锚定形成件200B的交替,所述交替将焊盘10锚定到预模制材料层12,从而(一旦材料12例如经由热固性而固化)提供预模制引线框PLF的坚固结构。
第一锚定形成件200A经配置以抵抗“拉动”脱离力,即,在从第二管芯焊盘表面10B到第一管芯焊盘表面10A的第一方向(图中向上)上引起管芯焊盘10相对于预模制材料层12移位的力,例如F1。
第二锚定形成件200B经配置以抵抗“推动”或“按压”脱离力,即,在从第一管芯焊盘表面10A到第二管芯焊盘表面10A的第二方向(图中向下)上引起管芯焊盘10相对于预模制材料层12移位的力,例如F2。
如本文所说明,第一锚定形成件200A提供在第一管芯焊盘表面10A处,并且第二锚定形成件200B提供在第二管芯焊盘表面10B处。
虽然其它形状(例如,突起)也是可能的,但提供锚定形成件200A和200B作为管芯焊盘10的外围边缘的切除部分是有利的,因为预模制材料层12可以穿透到管芯焊盘10的外围边缘处的这些切除部分中并且建立(一旦固化)将引线框PLF的各个部分保持在一起的强接合。
不管具体的实现方式细节如何,在沿管芯焊盘(例如本文所示的管芯焊盘10)的一个或多个侧面处的外围边缘提供锚定形成件200A和200B的交替方面存在良好程度的灵活性。
如图5所示,第一锚定形成件200A和第二锚定形成件200B的交替可以包括单个第一锚定形成件200A与单个第二锚定形成件200B交替(交错)。
即,如图5所示的交替包括第一信息200A,第二形成件200B,第一形成件200A,第二形成件200B的顺序。
如图6和7所示,第一锚定形成件200A和第二锚定形成件200B的交替可以包括至少一个单个的第一锚定形成件200A与多个第二锚定形成件200B的交替。
例如:如图6所示的交替包括三个第一形成件200A,随后是第二形成件200B的序列;并且如图7所示的交替包括三个第二形成件200B,随后是第一形成件200A的序列。
虽然为了简洁没有明确示出,但是交替可以包括与多个第二结构200B交错的多个第一结构200A。
例如(这仅仅是一个可能的示例),交替可以包括三个第一构造200A后接两个第二构造200B,再之后接着三个第一构造200A再后接两个第二构造200B的序列。
这种交替还可以在每次迭代中包括不同数目的第一形成件和第二形成件。
例如(再次,这仅是一个可能的示例),交替可以包括三个第一形成件200A后接两个第二形成件200B,依次后接两个第一形成件200A后接三个第二形成件200B的序列。
可以有利地依靠此灵活性来根据需要“调整”引线框PLF对拉力和推力或按压力的阻力。
这可能考虑到要安装(附着)在引线框PLF上的半导体芯片或管芯的特性。在图5至图7中,以虚线示出了安装在管芯焊盘10上的半导体芯片或管芯C的轮廓。
例如,交替地提供相同数目的第一锚定形成件200A和第二锚定形成件200B(参见例如图5)有利于使层状预模制衬底PLF相等地抵抗拉力F1和推力或压力F2。
在交替中提供数目比第二锚定形成件200B(见图6)高的第一锚定形成件200A有利于使层状预模制衬底PLF对拉力F1比对推力或压力F2更有抵抗力。
在交替中提供数目比第一锚定形成件200A(见图7)高的第二锚定形成件200B有利于使层状预模制衬底PLF比拉力F1更能抵抗推力或压力F2。
如图6和图7中所例示的选项可有助于处理安装在由翘曲的预模制材料层12留下暴露的管芯焊盘表面10A上的半导体芯片或管芯C。这可能是大的和/或薄的半导体芯片或管芯C表现出“哭脸”或“笑脸”形状的情况。
一个或多个实施例涉及一种方法。
一个或多个实施例涉及用于半导体器件的相应衬底(引线框)。
一个或多个实施例涉及半导体器件。
一个或多个实施例提供用于预模制引线框(例如,由引线框供应商在预模制之前通过标准半蚀刻形成)的管芯焊盘设计,所述管芯焊盘包含管芯焊盘的顶侧和底侧上的“指甲状”锚定形成件的交替。
本公开提供了一种方法,包括:提供雕刻式导电层状结构,在所述雕刻式导电层状结构中具有空间,所述雕刻式导电层状结构包括至少一个管芯焊盘,所述至少一个管芯焊盘具有被配置为安装半导体芯片的第一管芯焊盘表面以及与所述第一管芯焊盘表面相对的第二管芯焊盘表面;以及模制预模制材料层以穿透到所述雕刻式导电层状结构的所述空间中,并且提供层状预模制衬底,所述层状预模制衬底包括由所述预模制材料层留下暴露的所述第一管芯焊盘表面,其中所述至少一个管芯焊盘的外围边缘与模制到所述雕刻式导电层状结构上的所述预模制材料层邻接;其中提供所述雕刻式导电层状结构包括在所述至少一个管芯焊盘的所述外围边缘处提供以下各项的交替:所述至少一个管芯焊盘到所述预模制材料层的第一锚定形成件,所述第一锚定形成件被配置为抵抗引起所述至少一个管芯焊盘相对于所述预模制材料层在从所述第二管芯焊盘表面到所述第一管芯焊盘表面的第一方向上的位移的第一脱离力;以及所述至少一个管芯焊盘到所述预模制材料层的第二锚定形成件,所述第二锚定形成件被配置为抵抗引起所述至少一个管芯焊盘相对于所述预模制材料层在从所述第一管芯焊盘表面到所述第二管芯焊盘表面的第二方向上的位移的第二脱离力。
根据一个或多个实施例,其中所述第一锚定形成件位于所述第一管芯焊盘表面处,并且所述第二锚定形成件位于所述第二管芯焊盘表面处。
根据一个或多个实施例,其中所述第一锚定形成件和所述第二锚定形成件中的每个锚定形成件被提供为所述至少一个管芯焊盘的所述外围边缘的切除部分,其中模制到所述雕刻式导电层状结构上的所述预模制材料层穿透到所述至少一个管芯焊盘的所述外围边缘处的所述切除部分中。
根据一个或多个实施例,其中所述第一锚定形成件和所述第二锚定形成件的交替包括至少两个第一锚定形成件与至少两个第二锚定形成件交替。
根据一个或多个实施例,其中所述第一锚定形成件和所述第二锚定形成件的交替包括单个第一锚定形成件与单个第二锚定形成件交替。
根据一个或多个实施例,方法还包括在所述交替中提供相等数目的第一锚定形成件和第二锚定形成件,其中所述层状预模制衬底对所述第一脱离力和所述第二脱离力具有相等的抵抗力。
根据一个或多个实施例,方法还包括在所述交替中提供数目大于所述第二锚定形成件的第一锚定形成件,其中所述层状预模制衬底对所述第一脱离力的抵抗力大于对所述第二脱离力的抵抗力。
根据一个或多个实施例,方法还包括在所述交替中提供数目大于所述第一锚定形成件的第二锚定形成件,其中所述层状预模制衬底对所述第二脱离力的抵抗力大于对所述第一脱离力的抵抗力。
在不违背基本原则的情况下,在不脱离保护范围的情况下,细节和实施例可以相对于前面仅以示例的方式描述的内容甚至显著变化。
权利要求是这里参考实施例提供的技术教导的整体部分。
保护范围由所附权利要求确定。

Claims (9)

1.一种衬底,其特征在于,包括:
雕刻式导电层状结构,在所述雕刻式导电层状结构中具有空间,所述雕刻式导电层状结构包括至少一个管芯焊盘,所述至少一个管芯焊盘具有被配置为在其上安装半导体芯片的第一管芯焊盘表面以及与所述第一管芯焊盘表面相对的第二管芯焊盘表面;以及
预模制材料层,被模制到所述雕刻式导电层状结构上,其中所述预模制材料层穿透到所述空间中并且提供层状预模制衬底,所述层状预模制衬底包括由所述预模制材料层留下暴露的所述第一管芯焊盘表面,其中所述至少一个管芯焊盘的外围与模制到所述雕刻式导电层状结构上的所述预模制材料层邻接;
其中沿着所述至少一个管芯焊盘的外围边缘提供以下交替:
所述至少一个管芯焊盘到所述预模制材料层的第一锚定形成件,所述第一锚定形成件被配置为抵抗引起所述至少一个管芯焊盘相对于所述预模制材料层在从所述第二管芯焊盘表面到所述第一管芯焊盘表面的第一方向上的位移的第一脱离力;以及
所述至少一个管芯焊盘到所述预模制材料层的第二锚定形成件,所述第二锚定形成件被配置为抵抗引起所述至少一个管芯焊盘相对于所述预模制材料层在从所述第一管芯焊盘表面到所述第二管芯焊盘表面的第二方向上的位移的第二脱离力。
2.根据权利要求1所述的衬底,其特征在于,所述第一锚定形成件被提供在所述第一管芯焊盘表面处,并且其中所述第二锚定形成件被提供在所述第二管芯焊盘表面处。
3.根据权利要求1所述的衬底,其特征在于,所述第一锚定形成件和所述第二锚定形成件中的每个锚定形成件包括所述至少一个管芯焊盘的所述外围边缘的切除部分,其中模制到所述雕刻式导电层状结构上的所述预模制材料层穿透到所述至少一个管芯焊盘的所述外围边缘的所述切除部分中。
4.根据权利要求1所述的衬底,其特征在于,所述第一锚定形成件和所述第二锚定形成件的交替包括至少两个第一锚定形成件与至少两个第二锚定形成件交替。
5.根据权利要求1所述的衬底,其特征在于,所述第一锚定形成件和所述第二锚定形成件的交替包括单个第一锚定形成件与单个第二锚定形成件交替。
6.根据权利要求1所述的衬底,其特征在于,所述交替包括相等数目的第一锚定形成件和第二锚定形成件,其中所述层状预模制衬底对所述第一脱离力和所述第二脱离力具有相等的抵抗力。
7.根据权利要求1所述的衬底,其特征在于,所述交替包括数目大于所述第二锚定形成件的第一锚定形成件,其中所述层状预模制衬底对所述第一脱离力的抵抗力大于对所述第二脱离力的抵抗力。
8.根据权利要求1所述的衬底,其特征在于,所述交替包括数目大于所述第一锚定形成件的第二锚定形成件,其中所述层状预模制衬底对所述第二脱离力的抵抗力大于对所述第一脱离力的抵抗力。
9.一种半导体器件,其特征在于,包括:
根据权利要求1所述的衬底;以及
半导体芯片,被安装在由所述预模制材料层暴露的至少一个管芯焊盘表面上。
CN202221953295.0U 2021-07-28 2022-07-27 衬底和半导体器件 Active CN218333788U (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
IT102021000020114A IT202100020114A1 (it) 2021-07-28 2021-07-28 Procedimento per fabbricare substrati per dispositivi a semiconduttore, substrato e dispositivo a semiconduttore corrispondenti
IT102021000020114 2021-07-28
US17/871,203 2022-07-22
US17/871,203 US20230031422A1 (en) 2021-07-28 2022-07-22 Method of manufacturing substrates for semiconductor devices, corresponding substrate and semiconductor device

Publications (1)

Publication Number Publication Date
CN218333788U true CN218333788U (zh) 2023-01-17

Family

ID=84871683

Family Applications (2)

Application Number Title Priority Date Filing Date
CN202210891978.6A Pending CN115692211A (zh) 2021-07-28 2022-07-27 制造用于半导体器件的衬底的方法、相应衬底和半导体器件
CN202221953295.0U Active CN218333788U (zh) 2021-07-28 2022-07-27 衬底和半导体器件

Family Applications Before (1)

Application Number Title Priority Date Filing Date
CN202210891978.6A Pending CN115692211A (zh) 2021-07-28 2022-07-27 制造用于半导体器件的衬底的方法、相应衬底和半导体器件

Country Status (1)

Country Link
CN (2) CN115692211A (zh)

Also Published As

Publication number Publication date
CN115692211A (zh) 2023-02-03

Similar Documents

Publication Publication Date Title
US6338984B2 (en) Resin-molded semiconductor device, method for manufacturing the same, and leadframe
CN108987367B (zh) 在每个引线上具有焊料可附着的侧壁的qfn预模制的引线框
CN102132402B (zh) 薄箔半导体封装
KR100889422B1 (ko) 반도체 장치의 제조 방법 및 반도체 장치
US6002173A (en) Semiconductor device package with metal-polymer joint of controlled roughness
JP2006518944A (ja) バンプを有するボールグリッドアレー
US5270262A (en) O-ring package
US9029999B2 (en) Semiconductor sensor device with footed lid
CN218333788U (zh) 衬底和半导体器件
JP2003309241A (ja) リードフレーム部材とリードフレーム部材の製造方法、及び該リードフレーム部材を用いた半導体パッケージとその製造方法
US6633077B2 (en) Semiconductor device and method for manufacturing the same
JP4537774B2 (ja) リードフレームの製造方法
JPWO2010150365A1 (ja) 半導体装置および半導体装置の製造方法
CN218867095U (zh) 半导体装置、半导体器件以及安装基板
EP4125121B1 (en) Method of manufacturing substrates for semiconductor devices, corresponding substrate and semiconductor device
TWI326473B (en) Mounting surfaces for electronic devices
CN218333789U (zh) 衬底和半导体器件
CN218867096U (zh) 衬底和半导体器件
EP4125125A1 (en) Method of producing substrates for semiconductor devices, corresponding substrate and semiconductor device
CN217507315U (zh) 半导体器件和引线框
JPH02158146A (ja) Icカード用モジュールの製造方法
JPH0735403Y2 (ja) リードフレーム
WO2005067041A1 (en) Wire-bonded integrated circuit package and manufacturing method thereof
EP0505290A2 (en) Semiconductor device having improved leads, production process of the semiconductor device, and lead frame used in production process of the semiconductor device
EP0484772A2 (en) Semiconductor package and method of fabrication

Legal Events

Date Code Title Description
GR01 Patent grant
GR01 Patent grant