CN218272604U - 一种资源复用的测试电路板 - Google Patents

Abstract

本实用新型公开了一种资源复用的测试电路板，涉及芯片测试领域，解决了现有的测试电路板外围器件较多、资源复用性差的问题，其技术方案要点是：包括：电路板本体，ATE测试机接口，ATE测试机接口固定于电路板本体，用于连接ATE测试机，引入ATE测试机的测试资源；Socket接口，Socket接口固定于电路板本体，用于插接晶圆，Socket接口与ATE测试机接口电连接；转接板接口，转接板接口固定于电路板本体，用于连接试验芯片，转接板接口与Socket接口电连接；连接电路，连接电路固定于电路板本体，用于连接Socket接口与ATE测试机接口，连接电路包括多个继电器，用于控制ATE测试机接口与Socket接口的通断；通过继电器控制资源复用，减少外围器件数量。

Description

一种资源复用的测试电路板

技术领域

本实用新型涉及芯片测试领域，更具体地说，它涉及一种资源复用的测试电路板。

背景技术

目前针对芯片流转到市场前的品质鉴定，在自动化测试方面主要由ATE测试机、分选机连接对应测试电路板通过计算机自动控制，完成对芯片的自动测试，加快检测电学参数的速度，降低芯片测试成本，主要测试内容为芯片的电路功能、电能参数，具体涵盖直流参数、交流参数、功能测试等。

ATE测试机测试芯片的前提是有与芯片匹配的测试电路板，测试电路板的设计决定了最终的测试效益。现有的测试电路板外围器件较多，使得走线复杂，过孔较多，制作成本较高。另外，外围器件容易产生干扰信号，导致调试效率较低，影响测试良率。

实用新型内容

本申请所要解决的技术问题是现有的测试电路板外围器件较多，目的在于提供一种资源复用的测试电路板，通过继电器控制资源复用，减少外围器件数量，解决上述问题。

本申请通过下述技术方案实现：

一种资源复用的测试电路板，包括：电路板本体，ATE测试机接口，所述ATE测试机接口固定于所述电路板本体，用于连接ATE测试机，引入ATE测试机的测试资源；Socket接口，所述Socket接口固定于所述电路板本体，用于插接晶圆，所述Socket接口与所述ATE测试机接口电连接；转接板接口，所述转接板接口固定于所述电路板本体，用于连接试验芯片，所述转接板接口与所述Socket接口电连接；连接电路，所述连接电路固定于所述电路板本体，用于连接所述Socket接口与ATE测试机接口，所述连接电路包括多个继电器，用于控制所述ATE测试机接口与所述Socket接口的通断。

采用上述技术方案，通过ATE测试机接口引入ATE测试机的测试资源，通过连接电路将ATE测试机的测试资源引入Socket接口，进而与晶圆上的芯片连接，且电路板本体上设置有转接板接口，将ATE测试集的测试资源引入试验芯片；通过设置转接板接口和Socket接口实现试验芯片测试和晶圆测试的资源复用，可以通过一个电路板测试试验芯片和以晶圆形式生产的大批量芯片；连接电路中设置多个继电器作为开关使用，一方面可以根据测试需要控制ATE测试机接口与Socket接口的通断，搭建测试所需的外围电路，另一方面，可以通过设置继电器实现ATE测试机的资源复用。

进一步的，所述晶圆表面具有多个芯片，所述Socket接口具有多组Socket引脚，一组所述Socket引脚对应一个所述芯片，多组所述Socket引脚与多个所述芯片对应电连接，所述转接板接口与多组所述Socket引脚中的至少一组电连接。

采用上述技术方案，Socket引脚与晶圆上芯片的各个引脚端一一对应，Socket引脚的连接即相当于芯片引脚端的连接，通过多组Socket引脚可同时测量晶圆上的多个芯片。

进一步的，所述连接电路包括滤波电容，所述滤波电容与所述芯片的输入、输出端连接。

采用上述技术方案，通过滤波电容可以有效的滤除芯片输入、输入端的外界杂波，使得施加在晶圆上的电压/电流安全无干扰，同时过滤晶圆反馈信号中的杂波干扰信号，避免干扰测试结果。

进一步的，所述连接电路包括负载电阻，所述负载电阻与所述芯片的输出端连接。

采用上述技术方案，设置负载电阻模拟实际应用场景，相当于虚拟负载，通过继电器控制是否接入电路，负载电阻可以根据实际应用场景进行设置，确保参数测试的适用性和准确性。

进一步的，所述连接电路包括预留接口电阻/电容，所述预留接口电阻/电容与所述芯片的输入端、输出端连接。

采用上述技术方案，调试过程中可通过继电器连接预留接口电阻/电容，来屏蔽并行测试中的干扰问题及解决其他参数测试问题，能在一定程度上避免因测试电路板改版带来的时间、材料等成本的浪费。

进一步的，所述连接电路包括阻抗匹配电阻，所述阻抗匹配电阻置于所述芯片引脚与所述ATE测试机接口的QTMU引脚之间。

采用上述技术方案，通过设置阻抗匹配电阻，配合ATE测试机的QTMU资源，避免反射，使得其通路上的信号在传送与接收端阻抗匹配。

进一步的，所述连接电路包括防呆电阻，一组Socket引脚对应一个防呆电阻，所述防呆电阻一端与所述Socket引脚连接，另一端与ATE测试机接口连接，各个所述防呆电阻的阻值均不相同。

采用上述技术方案，晶圆上的各个芯片同时测试时，通过防呆电阻可以确认ATE测试机的测试资源与测试结果一一对应。

进一步的，所述Socket引脚有四组，所述ATE测试机接口为四个，一组Socket引脚对应一个ATE测试机接口。

采用上述技术方案，测试电路可以同时测试四个芯片，一个芯片对应一个ATE测试机接口，引入一组测试资源。

进一步的，还包括电源模块，所述电源模块与所述继电器连接。

采用上述技术方案，通过电源模块对继电器进行供电。

进一步的，所述ATE测试机接口、Socket接口、转接板接口以及继电器位于所述电路板本体的同一侧。

采用上述技术方案，将测试电路板需要操作的元件进行集中，便于测试前的连接以及操作测试。

与现有技术相比，本申请具有以下有益效果：本申请通过设置转接板接口和Socket接口实现试验芯片测试和晶圆测试ATE测试机的资源复用，可以通过一个电路板测试试验芯片和以晶圆形式生产的大批量芯片，通过设置继电器作开关控制电路开断，实现ATE测试机的资源复用。

附图说明

此处所说明的附图用来提供对本实用新型实施例的进一步理解，构成本申请的一部分，并不构成对本实用新型实施例的限定。在附图中：

图1为本实用新型一实施例提供的测试电路板结构示意图；

图2为本实用新型一实施例提供的ATE测试机接口S1的连接示意图；

图3为本实用新型一实施例提供的连接电路SITE1的连接示意图；

图4为本实用新型一实施例提供的测试原理示意图；

图5为本实用新型一实施例提供的另一连接电路SITE1的连接示意图。

附图中标记及对应的零部件名称：

1、电路板本体；2、ATE测试机接口；3、Socket接口；4、转接板接口；5、继电器。

具体实施方式

为使本实用新型的目的、技术方案和优点更加清楚明白，下面结合实施例和附图，对本实用新型作进一步的详细说明，本实用新型的示意性实施方式及其说明仅用于解释本实用新型，并不作为对本实用新型的限定。

需说明的是，当部件被称为“固定于”或“设置于”另一个部件，它可以直接在另一个部件上或者间接在该另一个部件上。当一个部件被称为是“连接于”另一个部件，它可以是直接或者间接连接至该另一个部件上。

需要理解的是，术语“长度”、“宽度”、“上”、“下”、“前”、“后”、“左”、“右”、“竖直”、“水平”、“顶”、“底”“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本实用新型和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本实用新型的限制。

此外，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括一个或者更多个该特征。在本实用新型的描述中，“多个”的含义是两个或两个以上，除非另有明确具体的限定。

请参见图1，为测试电路板结构示意图，测试电路板包括：电路板本体1，电路板本体1上固定有多个ATE测试机接口2，一个Socket接口3、一个转接板接口4和连接电路；其中，Socket接口3与ATE测试机接口2之间通过连接电路连接，连接电路中设置有多个继电器，用于控制ATE测试机接口2与Socket接口3的通断以及测试电路的搭建，Socket接口与转接板接口电连接。使用时，ATE测试机接口连接ATE测试机，将ATE测试机的测试资源接入测试电路板，Socket接口插接晶圆，将ATE测试机资源接入晶圆，转接板接口连接试验芯片，将ATE测试机资源接入试验芯片。

Socket接口使得测试电路板可用于晶圆大批量生产测试，转接板接口使得测试电路板可用于实验室小批量的测试、调试，通过一个电路板即可实现试验芯片测试和晶圆测试，增加测试电路板的复用性，生产线与实验室硬件同步，也可以节约成本，避免因硬件走线、制程等造成的数据差异，连接电路中设置多个继电器作为开关使用，一方面可以根据测试需要控制ATE测试机接口与Socket接口的通断、搭建测试所需的外围电路，另一方面，可以通过设置继电器实现ATE测试机的资源复用，将同一资源引入不同的电路通路。

Socket接口具有多组Socket引脚，一组Socket引脚对应晶圆上的一个芯片，多组Socket引脚与晶圆上的多个芯片对应电连接，转接板接口与多组Socket引脚中的至少一组电连接；Socket接口相当于芯片测试座，装在测试电路板上作转接作用，Socket引脚与芯片的引脚端接触，将芯片的引脚端引出，转换为KELVIN形式，便于测试。

连接电路包括滤波电容，滤波电容与芯片的输入、输出端连接，具体地，芯片的输入、输出端通过Socket引脚与滤波电容连接，滤波电容通过继电器控制开断，可以有效的滤除芯片输入、输入端的外界杂波，使得施加在晶圆上的电压/电流安全无干扰，同时过滤晶圆反馈信号中的杂波干扰信号，避免干扰测试结果。

连接电路包括负载电阻，负载电阻与芯片的输出端连接，具体地，芯片的输出端通过Socket引脚与负载电阻连接，模拟实际应用场景，负载电阻通过继电器控制是否接入电路，负载电阻可以根据实际应用场景进行设置，确保参数测试的适用性和准确性。

连接电路包括预留接口电阻/电容，预留接口电阻/电容与芯片的输入端、输出端连接，具体地，芯片的输入端、输出端通过Socket引脚与预留接口电阻/电容连接，通过继电器连接预留接口电阻/电容，可以屏蔽并行测试中的干扰问题及解决其他参数测试问题，能在一定程度上避免因测试电路板改版带来的时间、材料等成本的浪费。

连接电路包括阻抗匹配电阻，阻抗匹配电阻置于芯片引脚与ATE测试机接口的QTMU引脚之间，具体地，Socket引脚通过阻抗匹配电阻与QTMU引脚连接，引入ATE测试机的QTMU资源，阻抗匹配电阻配合ATE测试机的QTMU资源，避免反射，使得其通路上的信号在传送与接收端阻抗匹配。

连接电路包括防呆电阻，一组Socket引脚对应一个防呆电阻，防呆电阻一端与Socket引脚连接，另一端与ATE测试机接口连接，各个防呆电阻的阻值均不相同，晶圆上的一个芯片通过一组Socket引脚与一组ATE测试机资源连接，在一组Socket引脚中连接防呆电阻，可以将芯片、测试资源以及测试结果进行对应，避免芯片与测试结果混淆。

在一种可能的实施例中，一片晶圆上有四个芯片，Socket引脚有四组，与晶圆上的四个芯片对应，ATE测试机接口为四个，与四组Socket引脚对应，连接电路有四个，将四组Socket引脚与四个ATE测试机接口对应连接。测试电路板可以同时测试四个芯片，实现一个芯片、一组Socket引脚、一个连接电路，一个ATE测试机接口，一组ATE测试机资源一一对应。

测试电路板还包括电源模块，电源模块与继电器连接，通过电源模块对继电器进行供电。

ATE测试机接口、Socket接口、转接板接口以及继电器位于电路板本体的同一侧，便于测试前的连接以及操作测试。

在本申请的一种具体的应用场景中，如图2-4所示，提供一种多路复用开关芯片的测试电路板，测试电路板包括：电路板本体，电路板本体上固定有四个ATE测试机接口：ATE测试机接口S1、S2、S3和S4，一个Socket接口、一个转接板接口和四个连接电路：连接电路SITE1、SITE2、SITE3和SITE4。一片待测试晶圆可切割出四个多路复用开关芯片，多路复用开关芯片、Socket引脚、连接电路以及ATE测试机接口一一对应。

ATE测试机接口S1、S2、S3和S4结构相同，区别在于与ATE测试机不同的资源连接，ATE测试机接口S1、S2、S3和S4与连接电路SITE1、SITE2、SITE3和SITE4对应连接的方式相同。因此，下面以ATE测试机接口S1、连接电路SITE1，为例，详细描述多路复用开关芯片的测试电路板的具体结构设置，

ATE测试机接口S1，如图2所示，ATE测试机接口具有64个引脚，1脚和2脚连接+15V电源，3脚和4脚连接+5V电源，5脚和6脚连接-15V电源，7脚和8脚连接+12V电源，11-14脚接入ATE测试机的FPVI0资源，15-18脚接入ATE测试机的FPVI1资源，21-22脚接入ATE测试机的FOVI0资源，23-24脚接入ATE测试机的FOVI1资源，25-26脚接入ATE测试机的FOVI2资源，27-28脚接入ATE测试机的FOVI3资源，29-30脚接入ATE测试机的FOVI4资源，31-32脚接入ATE测试机的FOVI5资源，33-34脚接入ATE测试机的FOVI6资源，35-36脚接入ATE测试机的FOVI7资源，37-38脚接入ATE测试机的FOVI(0/3)资源，39-40脚接入ATE测试机的FOVI(4/7)资源，41脚连接继电器控制位CBIT0，43脚连接继电器控制位CBIT15，45脚连接继电器控制位CBIT8，46脚连接继电器控制位CBIT9，47脚连接继电器控制位CBIT6，48脚连接继电器控制位CBIT7，49脚连接继电器控制位CBIT4，50脚连接继电器控制位CBIT5，51脚连接继电器控制位CBIT2，52脚连接继电器控制位CBIT3，53脚连接继电器控制位CBIT10，54脚连接继电器控制位CBIT1，55脚连接继电器控制位CBIT11，56脚连接继电器控制位CBIT12，57-58脚接入ATE测试机的QTMU0资源，59脚连接继电器控制位CBIT13，60脚连接继电器控制位CBIT14，61-62脚接入ATE测试机的QVM0资源，37-40脚以及63-64脚接地，通过ATE测试机接口与ATE测试机连接，引入ATE测试机的一组资源。

连接电路SITE1，如图3所示，用于连接一组Socket引脚和一个ATE测试机接口，由于一组Socket引脚与一个芯片的引脚端对应，因此，下文用芯片引脚指代Socket引脚，如芯片的输入脚，是指与芯片输入脚对应的Socket引脚。

多路复用开关芯片具有六个引脚，VIN1脚、VIN2脚、VOUT脚、EN脚、SEL脚，测试时通过Socket引脚转换为KELVIN形式，如VIN1脚转换为VIN1S脚和VIN1F脚。

芯片的VIN1脚与ATE测试机接口的21-22脚连接，接入FOVI0资源；芯片的VIN2脚与ATE测试机接口的23-24脚连接，接入FOVI1资源；芯片的EN脚与ATE测试机接口的25-26脚连接，接入FOVI2资源；芯片的VOUT脚通过继电器CBIT6与ATE测试机接口的27-28脚连接，接入FOVI3资源，继电器CBIT6为双刀单掷继电器，继电器CBIT6的3脚与芯片的VOUTS脚连接，继电器CBIT6的4脚与ATE测试机接口的28脚连接，继电器CBIT6的6脚与芯片的VOUTF脚连接，继电器CBIT6的7脚与ATE测试机接口的27脚连接，通过继电器CBIT6控制芯片的VOUT脚与FOVI3资源连接的开断；芯片的SEL脚与ATE测试机接口的29-30连接，引入FOVI4资源；芯片的VIN1S、VIN2S和VOUTS脚通过继电器CBIT3和CBIT1选择后与ATE测试机接口的61-62脚连接，接入QVM0资源；芯片的ENS、VOUTS脚与ATE测试机接口的57-58脚连接，接入ATE测试机的QTMU0资源。

连接电路SITE1中设置有滤波电容，具体地，芯片的VIN1F脚分别通过滤波电容C1A和C2A接地，且滤波电容C1A通过继电器CBIT4控制开断；芯片的VIN2F脚同理，连接滤波电容C3A和滤波电容C4A，滤波电容C3A通过继电器CBIT5控制开断；芯片的VOUTF脚连接滤波电容C5A和C6A，滤波电容C5A通过继电器CBIT7开断，滤波电容C6A通过继电器CBIT8和CBIT6控制开断，具体地，继电器CBIT6的7脚连接滤波电容C6A的正极，滤波电容C6A的负极经过继电器CBIT8接地，当继电器CBIT6和CBIT8均闭合时，滤波电容C6A接入电路。

连接电路SITE1中设置有负载电阻，具体地，芯片的VOUTF脚通过继电器CBIT6分别连接负载电阻R1A和R2A，负载电阻R1A通过继电器CBIT9控制开断，负载电阻R2A通过继电器CBIT10控制开断，当继电器CBIT6闭合时，通过继电器CBIT9和继电器CBIT10即可控制负载电阻R1A和/或R2A接入电路。

连接电路SITE1中设置有预留接口电阻，具体地，芯片的VIN1和VIN2脚通过继电器CBIT2选择后连接预留接口电阻R4A和R5A，芯片的VOUT脚连接预留接口电阻R6A、R7A，预留接口电阻R4A、R5A、R6A、R7A经过通过继电器CBIT0与ATE测试机接口的11-14脚连接，接入FPVI0资源。

其中，继电器CBIT0为双刀单掷继电器，继电器CBIT2为双刀双掷继电器，芯片的VIN1F脚与继电器CBIT2的2脚连接，芯片的VIN1S脚与继电器CBIT2的9脚连接，芯片的VIN2F脚与继电器CBIT2的4脚连接，芯片的VIN2S脚与继电器CBIT2的7脚连接，继电器CBIT2的3脚与预留接口电阻R4A的第一端连接，8脚与预留接口电阻R5A的第一端连接，预留接口电阻R4A的第二端与继电器CBIT0的4脚连接，预留接口电阻R5A的第二端与继电器CBIT0的7脚连接；芯片的VOUTS脚与预留接口电阻R7A的第一段连接，预留接口电阻R7A的第二端与继电器CBIT0的7脚连接，芯片的VOUTF脚与预留接口电阻R6A的第一端连接，预留接口电阻R6A的第二端与继电器CBIT0的4脚连接；继电器CBIT0的3脚与ATE测试集接口的11、13脚连接，继电器CBIT0的8脚与ATE测试集接口的12、14脚连接。

连接电路SITE1中设置有阻抗匹配电阻，具体地，芯片的VOUTS端通过继电器CBIT6与阻抗匹配电阻R3A的第一端连接，阻抗匹配电阻R3A的第二端与ATE测试机接口的58脚连接，接入QTMU0资源。

连接电路SITE1中设置有防呆电阻，防呆电阻R1的第一端接地，第二端与ATE测试机接口的31-32脚连接，接入FOVI5资源。

使用测试电路板测试时，如图4所示，先将测试电路板安装至ATE测试机的负载板上，测试电路板上的ATE测试机接口与ATE测试机连接，引入测试资源，晶圆插接于Socket接口，通过开断继电器操作测试，需要测试试验芯片时，将试验芯片与转接板接口连接即可。

在本申请的另一种具体的应用场景中，如图5所示，提供一种六引脚WLCSP负载开关芯片的测试电路板，六引脚WLCSP负载开关芯片具有六个引脚：VBAT脚、SRO脚、WAKE脚、OFF脚、VOUT脚和GND脚，通过Socket接口转为KELVIN形式；六引脚WLCSP负载开关芯片的测试电路板与上述多路复用开关芯片的测试电路板不同之处在于连接电路的设置。同样以连接电路SITE1为例，阐述六引脚WLCSP负载开关芯片的连接电路的具体设置。

连接电路SITE1，如图5所示，芯片的VBAT脚与ATE测试机接口的21-22脚连接，接入FOVI0资源；芯片的SRO脚与ATE测试机接口的23-24脚连接，接入FOVI1资源；芯片的WAKE脚与ATE测试机接口的25-26脚连接，接入FOVI2资源；芯片的OFF脚与ATE测试机接口的27-28连接，引入FOVI3资源；芯片的VOUT脚通过继电器CBIT6与ATE测试机接口的29-30脚连接，引入FOVI4资源；芯片的VBATS和VOUTS脚通过继电器CBIT1与ATE测试机接口的61-62脚连接，接入QVM0资源。

连接电路SITE1中设置有滤波电容，具体地，芯片的VBATF脚分别通过滤波电容CNA1和CNA2接地，滤波电容CNA1通过继电器CBIT3控制开断，滤波电容CNA2通过继电器CBIT12控制开端。芯片的VOUTF脚分别通过滤波电容C1A和C2A接地，滤波电容C1A通过继电器CBIT7控制开端，滤波电容C2A通过继电器CBIT8控制开断。

连接电路SITE1中设置有负载电阻，具体地，芯片的VOUTF脚通过继电器CBIT6分别与负载电阻R5A、R6A、R7A连接，负载电阻R5A通过继电器CBIT9控制开断，负载电阻R6A通过继电器CBIT10控制开断，负载电阻R7A通过继电器CBIT11控制开断。

连接电路SITE1中设置有预留接口电阻，具体地，芯片的VBATF脚连接预留接口电阻R3A，芯片的VOUTF脚通过继电器CBIT2连接预留接口电阻R2A，预留接口电阻R3A和R2A通过继电器CBIT0与ATE测试机接口的11-14脚连接，接入FPVI0资源。

其中，继电器CBIT0为双刀单掷继电器，继电器CBIT2为双刀双掷继电器，芯片的VBATF脚连接预留接口电阻R1A的第一端，预留接口电阻R1A的第二端连接继电器CBIT0的4脚，芯片的VBATS脚连接继电器CBIT0的7脚，芯片的VOUTF脚与继电器CBIT2的4脚连接，芯片的VOUTS脚与继电器CBIT2的7脚连接，继电器CBIT2的9脚和2脚与地连接，继电器CBIT2的8脚与继电器CBIT0的7脚连接，继电器CBIT2的3脚与预留接口电阻R2A的第一端连接，预留接口电阻R2A的第二端与继电器CBIT0的4脚连接，继电器CBIT0的3脚与ATE测试机接口的11、13脚连接，继电器CBIT0的8脚与ATE测试机接口的12、14脚连接，接入FPVI0资源。

连接电路SITE1中设置有阻抗匹配电阻，具体地，芯片的SRO、WAKE、OFF脚通过继电器CBIT4、CBIT5选择后与匹配阻抗电阻R4A连接，匹配阻抗电阻R4A与ATE测试机接口的57脚连接，接入QTMU0资源，芯片的VOUTS脚通过继电器CBIT6与阻抗匹配电阻R8A连接，阻抗匹配电阻R8A与ATE测试机接口的58脚连接，接入QTMU0资源。

连接电路SITE1中设置有防呆电阻，防呆电阻R1的第一端接地，第二端与ATE测试机接口的31-32脚连接，接入FOVI5资源。ATE测试机接口的17、18脚接地。

使用测试电路板测试时，如图4所示，先将测试电路板安装至ATE测试机的负载板上，测试电路板上的ATE测试机接口与ATE测试机连接，引入测试资源，晶圆插接于Socket接口，通过开断继电器操作测试，需要测试试验芯片时，将试验芯片与转接板接口连接即可。

以上所述的具体实施方式，对本实用新型的目的、技术方案和有益效果进行了进一步详细说明，所应理解的是，以上所述仅为本实用新型的具体实施方式而已，并不用于限定本实用新型的保护范围，凡在本实用新型的精神和原则之内，所做的任何修改、等同替换、改进等，均应包含在本实用新型的保护范围之内。

Claims (10)

1.一种资源复用的测试电路板，其特征在于，包括：

电路板本体，

ATE测试机接口，所述ATE测试机接口固定于所述电路板本体，用于连接ATE测试机，引入ATE测试机的测试资源；

Socket接口，所述Socket接口固定于所述电路板本体，用于插接晶圆，所述Socket接口与所述ATE测试机接口电连接；

转接板接口，所述转接板接口固定于所述电路板本体，用于连接试验芯片，所述转接板接口与所述Socket接口电连接；

连接电路，所述连接电路固定于所述电路板本体，用于连接所述Socket接口与ATE测试机接口，所述连接电路包括多个继电器，用于控制所述ATE测试机接口与所述Socket接口的通断。

2.根据权利要求1所述的一种资源复用的测试电路板，其特征在于，所述晶圆表面具有多个芯片，所述Socket接口具有多组Socket引脚，一组所述Socket引脚对应一个所述芯片，多组所述Socket引脚与多个所述芯片对应电连接，所述转接板接口与多组所述Socket引脚中的至少一组电连接。

3.根据权利要求2所述的一种资源复用的测试电路板，其特征在于，所述连接电路包括滤波电容，所述滤波电容与所述芯片的输入、输出端连接。

4.根据权利要求3所述的一种资源复用的测试电路板，其特征在于，所述连接电路包括负载电阻，所述负载电阻与所述芯片的输出端连接。

5.根据权利要求4所述的一种资源复用的测试电路板，其特征在于，所述连接电路包括预留接口电阻/电容，所述预留接口电阻/电容与所述芯片的输入端、输出端连接。

6.根据权利要求5所述的一种资源复用的测试电路板，其特征在于，所述连接电路包括阻抗匹配电阻，所述阻抗匹配电阻置于所述芯片引脚与所述ATE测试机接口的QTMU引脚之间。

7.根据权利要求6所述的一种资源复用的测试电路板，其特征在于，所述连接电路包括防呆电阻，一组Socket引脚对应一个防呆电阻，所述防呆电阻一端与所述Socket引脚连接，另一端与ATE测试机接口连接，各个所述防呆电阻的阻值均不相同。

8.根据权利要求1-7任一所述的一种资源复用的测试电路板，其特征在于，所述Socket引脚有四组，所述ATE测试机接口为四个，一组Socket引脚对应一个ATE测试机接口。

9.根据权利要求1所述的一种资源复用的测试电路板，其特征在于，还包括电源模块，所述电源模块与所述继电器连接。

10.根据权利要求1所述的一种资源复用的测试电路板，其特征在于，所述ATE测试机接口、Socket接口、转接板接口以及继电器位于所述电路板本体的同一侧。

Images