CN218123411U - 显示装置 - Google Patents

显示装置 Download PDF

Info

Publication number
CN218123411U
CN218123411U CN202222122515.1U CN202222122515U CN218123411U CN 218123411 U CN218123411 U CN 218123411U CN 202222122515 U CN202222122515 U CN 202222122515U CN 218123411 U CN218123411 U CN 218123411U
Authority
CN
China
Prior art keywords
insulating layer
thin film
film transistor
layer
inorganic insulating
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202222122515.1U
Other languages
English (en)
Inventor
金永大
朴商鎭
金次东
梁东炫
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Display Co Ltd
Original Assignee
Samsung Display Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Display Co Ltd filed Critical Samsung Display Co Ltd
Application granted granted Critical
Publication of CN218123411U publication Critical patent/CN218123411U/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1248—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09F—DISPLAYING; ADVERTISING; SIGNS; LABELS OR NAME-PLATES; SEALS
    • G09F9/00—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements
    • G09F9/30—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements
    • G09F9/301—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements flexible foldable or roll-able electronic displays, e.g. thin LCD, OLED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/123—Connection of the pixel electrodes to the thin film transistors [TFT]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/124—Insulating layers formed between TFT elements and OLED elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/549—Organic PV cells

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Theoretical Computer Science (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

公开了显示装置，并且该显示装置包括衬底、薄膜晶体管、第一无机绝缘层、第一有机绝缘层、第二无机绝缘层和第二有机绝缘层。薄膜晶体管在衬底上面并且包括半导体层和栅电极。第一无机绝缘层包括在半导体层与薄膜晶体管的栅电极之间的第一绝缘层和在栅电极上面的第二绝缘层。第一有机绝缘层在第一无机绝缘层上面。第二无机绝缘层在第一有机绝缘层上面。第二有机绝缘层在第二无机绝缘层上面。穿过第一无机绝缘层和第二无机绝缘层的至少一个孔形成在薄膜晶体管的外围部分中。

Description

显示装置
相关申请的交叉引用
本申请要求于2021年8月31日提交的第10-2021-0115701号韩国专利申请的优先权和权益，该韩国专利申请出于所有目的通过引用特此并入，如同在本文中全面阐述一样。
技术领域
一个或多个实施方式总体上涉及显示装置，并且更具体地，涉及可折叠或可弯折的显示装置。
背景技术
显示装置用于各种目的。此外，随着显示装置变得更薄且更轻，它们的使用范围正在扩大。除了平板显示装置之外，还已对实现柔性显示装置(诸如可折叠显示装置和可卷曲显示装置)开展研究。
在本部分中公开的以上信息仅用于理解本申请概念的背景，并且因此，其可能包含不形成现有技术的信息。
实用新型内容
一个或多个实施方式能够提供在坚固对抗外部冲击的同时为柔性的柔性显示装置。
附加的方面将在下面的详细描述中阐述，并且部分地将通过本公开而显而易见，或者可通过实践本申请概念而习得。
根据实施方式，显示装置包括衬底、薄膜晶体管、第一无机绝缘层、第一有机绝缘层、第二无机绝缘层和第二有机绝缘层。薄膜晶体管在衬底上面并且包括半导体层和栅电极。第一无机绝缘层包括在薄膜晶体管的半导体层与栅电极之间的第一绝缘层和在栅电极上面的第二绝缘层。第一有机绝缘层在第一无机绝缘层上面。第二无机绝缘层在第一有机绝缘层上面。第二有机绝缘层在第二无机绝缘层上面。穿过第一无机绝缘层和第二无机绝缘层的至少一个孔形成在薄膜晶体管的外围部分中。
根据实施方式，显示装置包括衬底、第一薄膜晶体管、第二薄膜晶体管、第一无机绝缘层、第一有机绝缘层、第二无机绝缘层和第二有机绝缘层。衬底包括像素区域。第一薄膜晶体管在像素区域之中的第一像素区域中。第一薄膜晶体管包括第一半导体层和第一栅电极。第二薄膜晶体管在像素区域之中的与第一像素区域相邻的第二像素区域中。第二薄膜晶体管包括第二半导体层和第二栅电极。第一无机绝缘层在第一薄膜晶体管的第一栅电极和第二薄膜晶体管的第二栅电极上面。第一有机绝缘层在第一无机绝缘层上面。第二无机绝缘层在第一有机绝缘层上面。第二有机绝缘层在第二无机绝缘层上面。穿过第一无机绝缘层和第二无机绝缘层的至少一个孔包括在第一像素区域与第二像素区域之间的边界区域中。
根据实施方式，显示装置包括薄膜晶体管、第一无机绝缘层、第一有机绝缘层、第二无机绝缘层，薄膜晶体管包括半导体层和栅电极，第一无机绝缘层包括在薄膜晶体管的半导体层与栅电极之间的第一绝缘层和在栅电极上面的第二绝缘层，第一有机绝缘层在第一无机绝缘层上面，第二无机绝缘层在第一有机绝缘层上面。穿过第一无机绝缘层和第二无机绝缘层的至少一个孔形成在薄膜晶体管的外围部分中。
显示装置还可包括第二有机绝缘层。第二有机绝缘层在第二无机绝缘层上面，第一有机绝缘层填充第一无机绝缘层的第一孔，并且第二有机绝缘层填充第二无机绝缘层的第二孔。
显示装置还可包括衬底和第二有机绝缘层。薄膜晶体管在衬底上面，第二有机绝缘层在第二无机绝缘层上面，第一有机绝缘层和第二有机绝缘层包括相同的材料。
前面的一般描述和下面的详细描述为说明性和解释性的，并且旨在提供对所要求保护的主题的进一步解释。
附图说明
附图被包括以提供对本申请概念的进一步理解并且被并入且构成本说明书的一部分，附图示出了本申请概念的实施方式并且与描述一起用于解释本申请概念的原理。在附图中：
图1A和图1B是示意性地示出根据一些实施方式的显示装置在折叠之前的透视图；
图2A和图2B是示意性地示出根据一些实施方式的处于折叠状态的显示装置的剖视图；
图3是示意性地示出根据实施方式的包括在显示装置中的像素的等效电路图；
图4是示出根据实施方式的显示装置的一部分的剖视图；
图5是示出根据实施方式的显示装置的一部分的剖视图；
图6是示意性地示出根据实施方式的包括在显示装置中的像素的等效电路图；
图7是示意性地示出根据实施方式的两个相邻像素中的每个中的电容器和多个薄膜晶体管的位置的布局图；
图8是根据实施方式的沿图7的剖面线I-I'截取的图7的像素的剖视图；
图9A是示意性地示出根据实施方式的显示装置的平面视图；
图9B是根据实施方式的沿图9A的剖面线II-II'截取的图9A的显示装置的剖视图；以及
图10是示意性地示出根据实施方式的显示装置的可折叠区域和非可折叠区域的透视图。
具体实施方式
在下面的描述中，出于解释的目的，阐述了许多具体细节以便提供对各种实施方式的透彻理解。如本文中所使用的，“实施方式”和“实现方式”可互换地使用并且为采用本文中所公开的本申请概念中的一种或多种的非限制性实例。然而，显而易见的是，各种实施方式可在没有这些具体细节的情况下或者在一个或多个等同排列的情况下实践。在其它实例中，公知的结构和设备以框图形式示出，以避免不必要地混淆各种实施方式。另外，各种实施方式可为不同的，但不必为排他的。例如，在不背离本申请概念的情况下，实施方式的特定形状、配置和特性可在另一实施方式中使用或实现。
除非另有说明，否则所示的实施方式将被理解为提供一些实施方式的变化细节的示例特征。因此，除非另有说明，否则各种图示的特征、部件、模块、层、膜、面板、区、方面等(在下文中被单独称为或统称为“元件”)可在不背离本申请概念的情况下以其它方式组合、分离、互换和/或重新排列。
交叉影线和/或阴影在附图中的使用通常被提供以阐明相邻元件之间的边界。如此，除非说明，否则无论交叉影线或阴影的存在与否都不传达或指示对特定材料、材料性能、尺寸、比例、所示元件之间的共性和/或元件的任何其它特性、属性、性能等的任何偏好或要求。另外，在附图中，出于清楚和/或描述的目的，元件的大小和相对大小可被夸大。如此，相应元件的大小和相对大小不必限于附图中所示的大小和相对大小。当实施方式可不同地实现时，具体工艺顺序可与所描述的顺序不同地执行。例如，两个连续描述的工艺可基本上同时执行或者以与所描述的顺序相反的顺序执行。此外，类似的附图标记表示类似的元件。
当诸如层的元件被称为在另一元件“上”、“连接到”或“联接到”另一元件时，其可直接在另一元件上、直接连接到或直接联接到另一元件，或者可存在居间元件。然而，当元件被称为“直接”在另一元件“上”、“直接连接到”或“直接联接到”另一元件时，则不存在居间元件。用于描述元件之间的关系的其它术语和/或短语应以类似的方式来进行解释，例如，“在......之间”对“直接在......之间”、“相邻”对“直接相邻”、“在......上”对“直接在......上”等。此外，术语“连接”可指示物理、电和/或流体的连接。此外，x轴、y轴和z轴不限于直角坐标系的三个轴，并且可在更广泛的意义上进行解释。例如，x轴、y轴和z轴可彼此垂直，或者可代表彼此不垂直的不同方向。出于本公开的目的，“X、Y和Z中的至少一个”和“选自由X、Y和Z构成的集群中的至少一个”可被解释为仅X、仅Y、仅Z、或X、Y和Z中的两个或更多个的任何组合，诸如，以XYZ、XYY、YZ和ZZ为例。如本文中所使用的，术语“和/或”包括相关联所列项目中的一个或多个的任何和所有组合。
尽管术语“第一”、“第二”等可在本文中用于描述各种元件，但这些元件不应受这些术语限制。这些术语用于将一个元件与另一元件区分开。因此，在不背离本公开的教导的情况下，以下讨论的第一元件能够被称作第二元件。
空间相对术语诸如“之下(beneath)”、“下方(below)”、“下面(under)”、“下(lower)”、“上方(above)”、“上(upper)”、“上面(over)”、“更高(higher)”、“侧(side)”(例如，如在“侧壁(sidewall)”中)和类似词可在本文中出于描述性目的使用，并且从而描述如附图中所示的一个元件与另一元件的关系。除了附图中描绘的取向之外，空间相对术语还旨在涵盖装置在使用、操作和/或制造中的不同取向。例如，如果附图中的装置被翻转，则描述为在其它元件或特征“下方”或“之下”的元件将随后被取向为在其它元件或特征“上方”。因此，术语“下方”能够涵盖上方和下方的取向两者。此外，装置可以其它方式取向(例如，旋转90度或在其它取向处)，并且如此，本文中所使用的空间相对描述词被相应地解释。
本文中所使用的专业用语出于描述一些实施方式的目的，并且不旨在进行限制。除非上下文另有清楚指示，否则如本文中所使用的单数形式“一(a)”、“一(an)”和“该(the)”也旨在包括复数形式。此外，当术语“包括(comprises)”、“包括(comprising)”、“包括(includes)”和/或“包括(including)”在本说明书中使用时，说明所陈述的特征、整数、步骤、操作、元件、部件和/或其集群的存在，但不排除一个或多个其它特征、整数、步骤、操作、元件、部件和/或其集群的存在或添加。也注意的是，如本文中所使用的，术语“基本上(substantially)”、“约(about)”以及其它相似术语被用作近似的术语，并且不被用作程度的术语，并且如此，被利用以考虑本领域普通技术人员将认识到的测量值、计算值和/或提供值的固有偏差。
在本文中参照作为理想化实施方式和/或中间结构的示意性图示的剖面视图、等距视图、透视图、平面视图和/或分解图示对各种实施方式进行描述。如此，由例如制造技术和/或公差所导致的图示的形状的变化将被预料。因此，本文中所公开的实施方式不应被解释为限于特定所示的区的形状，而是将包括由例如制造导致的形状的偏差。为此，附图中所示的区本质上可为示意性的，并且这些区的形状可不反映设备的区的实际形状，并且如此，不旨在进行限制。
除非另有限定，否则本文中所使用的所有术语(包括技术和科学的术语)具有与本公开所属领域的普通技术人员通常理解的含义相同的含义。除非在本文中明确地这样限定，否则术语，诸如常用词典中限定的那些，应被解释为具有与它们在相关领域的上下文中的含义一致的含义，并且将不以理想化或过于正式的意义来解释。
如本领域中的惯例，在功能的块、单元和/或模块方面，附图中描述并且示出了一些实施方式。本领域技术人员将领会的是，这些块、单元和/或模块通过电子(或光学)电路(诸如可使用基于半导体的制备技术或其它制造技术形成的逻辑电路、分立部件、微处理器、硬连线电路、存储器元件、布线连接和类似物)物理地实现。在由微处理器或其它相似硬件实现的块、单元和/或模块的情况下，可使用软件(例如，微代码)对它们进行编程和控制，以执行本文中所讨论的各种功能并且可选择性由固件和/或软件来驱动。也预期到的是，每个块、单元和/或模块可由专用硬件实现，或者实现为执行一些功能的专用硬件与执行其它功能的处理器(例如，一个或多个编程的微处理器和相关联电路)的组合。此外，在不背离本申请概念的情况下，一些实施方式的每个块、单元和/或模块可物理地分离成两个或更多个交互和分立的块、单元和/或模块。此外，在不背离本申请概念的情况下，一些实施方式的块、单元和/或模块可物理地组合成更复杂的块、单元和/或模块。
在下文中，将参照附图详细地解释各种实施方式。
图1A和图1B是示意性地示出根据一些实施方式的显示装置在折叠之前的透视图。图2A和图2B是示意性地示出根据一些实施方式的处于折叠状态的显示装置的剖视图。
根据实施方式的显示装置可为可折叠或可弯折的显示装置。显示装置可提供为各种形状，例如，具有彼此平行的两对边的矩形板形状。当显示装置提供为矩形板形状时，两对边之中的一对边可比另一对边长。在实施方式中，为了描述的便利，示出了显示装置具有带有一对长边和一对短边的矩形形状的情况，短边的延伸方向表现为第一方向x，长边的延伸方向表现为第二方向y，并且与长边和短边的延伸方向垂直的方向表现为第三方向z。
根据实施方式的显示装置的形状不限于以上形状并且可包括各种形状。例如，显示装置可提供为各种形状，诸如包括直边的封闭多边形、包括弯曲边的圆形或椭圆形以及包括直边和弯曲边的半圆形或半椭圆形。在实施方式中，当显示装置具有直边时，每种形状的拐角的至少一部分可被弯曲。例如，当显示装置具有矩形形状时，相邻直边彼此相遇的部分可用具有某一曲率的曲线来代替。以这种方式，矩形形状的顶点部分可包括具有连接到两个相邻直边的两个相邻端并且具有某一曲率的弯曲边。这里，可根据位置而不同地设置曲率。例如，曲率可根据曲线的开始位置和/或曲线的长度而改变。
参照图1A、图1B、图2A和图2B，显示装置可包括显示面板10。显示面板10可包括显示区域DA和在显示区域DA外部的外围区域PA。显示区域DA可为排列有多个像素PX以显示图像的区域。外围区域PA可围绕显示区域DA并且可为没有排列像素的非显示区域。
各种电子设备、印刷电路板和/或类似物可电连接到外围区域PA，并且用于供给驱动显示元件的电源的电压线和/或类似物可定位在外围区域PA中或外围区域PA上。例如，在外围区域PA中可排列有将扫描信号提供到每个像素PX的扫描驱动器、将数据信号提供到每个像素PX的数据驱动器、用于输入到扫描驱动器和数据驱动器的信号的供给线(例如，时钟信号线、进位信号线、驱动电压线和/或类似物)和/或主电源线。
显示面板10的至少一部分可为柔性的，并且显示面板10可在显示面板10的柔性部分处折叠或屈曲。例如，显示面板10可包括可折叠且为柔性的可折叠区域FA和非可折叠且提供在可折叠区域FA的至少一侧处的非可折叠区域NFA。这里，在实施方式中，不可折叠的区域将被称为非可折叠区域；然而，这仅为了描述的便利，表述“非可折叠”不仅可包括不为柔性并且因此为刚性的情况，还可包括为柔性但为比可折叠区域FA弱的柔性的情况以及为柔性但为非可折叠的情况。显示面板10可在可折叠区域FA和非可折叠区域NFA的显示区域DA中显示图像。
为了描述的便利，图1A示出了两个非可折叠区域NFA1和NFA2具有相似的面积，并且一个可折叠区域FA定位在两个非可折叠区域NFA1和NFA2之间；然而，实施方式不限于此。例如，非可折叠区域NFA1和NFA2可具有不同的面积。此外，可提供如图1B中所示的一个或多个可折叠区域FA。在这种情况下，多个非可折叠区域NFA1、NFA2和NFA3可提供为在可折叠区域FA1和FA2在多个非可折叠区域NFA1、NFA2和NFA3之间的情况下彼此分开。每个可折叠区域FA/FA1/FA2可相对于折叠线FL/FL1/FL2折叠，并且折叠线FL/FL1/FL2可提供为多个折叠线。折叠线FL/FL1/FL2可沿作为可折叠区域FA/FA1/FA2的延伸方向的第一方向x提供在可折叠区域FA/FA1/FA2中，并且因此，显示面板10可在可折叠区域FA/FA1/FA2中折叠。
图1A和图1B示出了折叠线FL/FL1/FL2穿过可折叠区域FA/FA1/FA2的中心并且可折叠区域FA/FA1/FA2相对于折叠线FL/FL1/FL2轴对称；然而，实施方式不限于此。例如，折叠线FL/FL1/FL2可不对称地提供在可折叠区域FA/FA1/FA2中。可折叠区域FA/FA1/FA2和可折叠区域FA/FA1/FA2的折叠线FL/FL1/FL2可与显示面板10的显示有图像的区域重叠，并且显示图像的部分可在显示面板10折叠时折叠。
在另一实施方式中，整个显示面板10可对应于可折叠区域。例如，在显示装置像卷轴一样卷曲的情况下，整个显示面板10可对应于可折叠区域。
如图1A和图1B中所示，显示面板10可整体展开为平坦的。在实施方式中，如图2A中所示，显示面板10可相对于折叠线FL折叠，使得显示区域DA可彼此面对。在另一实施方式中，如图2B中所示，显示面板10可相对于折叠线FL折叠，使得显示区域DA可面对外部。这里，术语“折叠”可意味着形状不为固定的，而是可从原始形状修改为另一形状，并且可包括沿一个或多个特定线(例如，折叠线FL)折叠、弯曲或像卷轴一样卷曲。因此，在实施方式中，显示面板10折叠为使得两个非可折叠区域NFA1和NFA2的表面可定位成彼此平行并且彼此面对；然而，实施方式不限于此。在一些实施方式中，显示面板10可折叠为使得在可折叠区域FA在两个非可折叠区域NFA1和NFA2之间的情况下，两个非可折叠区域NFA1和NFA2的表面可在两个非可折叠区域NFA1和NFA2之间形成某一角度(例如，锐角、直角或钝角)。
图3是示意性地示出了根据实施方式的排列在显示面板中的像素的等效电路图。
参照图3，示出了对于每个像素PX提供有信号线SL1、SLp、SLn、EL和DL、初始化电压线VIL和电源电压线PL的情况。在另一实施方式中，信号线SL1、SLp、SLn、EL和DL、初始化电压线VIL和/或电源电压线PL中的至少一个可由相邻像素共享。
信号线SL1、SLp、SLn、EL和DL可包括配置为传送第一扫描信号Sn的第一扫描线SL1、配置为传送前一扫描信号Sn-1的前一扫描线SLp、配置为传送下一扫描信号Sn+1的下一扫描线SLn、配置为传送发射控制信号EM的发射控制线EL和配置为传送数据信号DATA的数据线DL。
像素PX的像素电路PC可包括第一薄膜晶体管T1至第七薄膜晶体管T7和电容器Cst。第一薄膜晶体管T1可为驱动晶体管，并且第二薄膜晶体管T2至第七薄膜晶体管T7可为开关晶体管。
电源电压线PL可配置为将第一电源电压ELVDD传送到第一薄膜晶体管T1，并且初始化电压线VIL可配置为将用于初始化第一薄膜晶体管T1和有机发光二极管OLED的初始化电压VINT传送到像素PX。
第一扫描线SL1、前一扫描线SLp、下一扫描线SLn、发射控制线EL和初始化电压线VIL可在第一方向x上延伸并且可在每行中彼此分开排列。数据线DL和电源电压线PL可在第二方向y上延伸并且可在每列中彼此分开排列。
第一薄膜晶体管T1可经由第五薄膜晶体管T5连接到电源电压线PL，并且可经由第六薄膜晶体管T6电连接到有机发光二极管OLED。第一薄膜晶体管T1可用作驱动晶体管，并且可根据第二薄膜晶体管T2的开关操作接收数据信号DATA以将驱动电流Ioled供给到有机发光二极管OLED。
第二薄膜晶体管T2可连接到第一扫描线SL1和数据线DL，可用作数据写入晶体管，并且可执行通过根据第一扫描线SL1接收的第一扫描信号Sn导通而将通过数据线DL接收的数据信号DATA传送到节点N的开关操作。
第三薄膜晶体管T3可经由第六薄膜晶体管T6连接到有机发光二极管OLED。第三薄膜晶体管T3可用作补偿晶体管，并且可根据通过第一扫描线SL1接收的第一扫描信号Sn导通，以将第一薄膜晶体管T1二极管连接，从而补偿第一薄膜晶体管T1的阈值电压。
第四薄膜晶体管T4可用作第一初始化晶体管，并且可根据通过前一扫描线SLp接收的前一扫描信号Sn-1导通，以将来自初始化电压线VIL的初始化电压VINT传送到第一薄膜晶体管T1的栅电极，从而初始化第一薄膜晶体管T1的栅极电压。
第五薄膜晶体管T5和第六薄膜晶体管T6可分别为操作控制晶体管和发射控制晶体管，并且可根据通过发射控制线EL接收的发射控制信号EM同步地导通，以形成允许驱动电流Ioled从电源电压线PL经由第一薄膜晶体管T1流向有机发光二极管OLED的电流路径。
第七薄膜晶体管T7可为第二初始化晶体管，并且可根据通过下一扫描线SLn接收的下一扫描信号Sn+1导通，以将来自初始化电压线VIL的初始化电压VINT传送到有机发光二极管OLED，从而初始化有机发光二极管OLED。可省略第七薄膜晶体管T7。
图3示出了第四薄膜晶体管T4连接到前一扫描线SLp并且第七薄膜晶体管T7连接到与前一扫描线SLp分离的下一扫描线SLn的情况。在另一实施方式中，第七薄膜晶体管T7可与第四薄膜晶体管T4一起连接到前一扫描线SLp。
电容器Cst可连接到电源电压线PL和第一薄膜晶体管T1的栅电极，以存储并保持与两端之间的电压差对应的电压，从而保持施加到第一薄膜晶体管T1的栅电极的电压。
有机发光二极管OLED可包括像素电极和相对电极，并且相对电极可接收第二电源电压ELVSS。有机发光二极管OLED可接收来自第一薄膜晶体管T1的驱动电流Ioled以发射光，从而显示图像。
图3示出了第一薄膜晶体管T1至第七薄膜晶体管T7实现为p沟道金属氧化物半导体场效应晶体管(MOSFET)(PMOS)，但实施方式不限于此。例如，第一薄膜晶体管T1至第七薄膜晶体管T7中的一个或多个可实现为n沟道MOSFET(NMOS)。
图4是示出根据实施方式的显示装置的一部分(例如，像素部分)的剖视图。
参照图4，显示装置可包括显示面板10，并且显示面板10可包括衬底100、像素电路层PCL和显示元件层DEL。像素电路层PCL可限定像素电路PC。显示元件层DEL可包括作为显示元件的有机发光二极管OLED。
衬底100可包括显示区域DA，并且多个像素PX可排列在显示区域DA中。每个像素PX可包括作为显示元件的有机发光二极管OLED和连接到有机发光二极管OLED的像素电路PC。
衬底100可包括玻璃材料、陶瓷材料、金属材料以及柔性或可弯折材料中的至少一种。当衬底100具有柔性或可弯折特性时，衬底100可包括聚合物树脂，诸如聚醚砜、聚丙烯酸酯、聚醚酰亚胺、聚萘二甲酸乙二醇酯、聚对苯二甲酸乙二醇酯、聚苯硫醚、聚芳酯、聚酰亚胺、聚碳酸酯和乙酸丙酸纤维素中的至少一种。衬底100可具有以上材料的单层或多层的结构，并且在具有多层结构的情况下还可包括无机层。在一些实施方式中，衬底100可具有有机层/无机层/有机层的结构。
像素电路PC可包括至少一个薄膜晶体管和至少一个电容器。
如图4中所示，像素电路PC可包括驱动薄膜晶体管Ta、开关薄膜晶体管Tb和电容器Cst。驱动薄膜晶体管Ta可为包括在图3的像素电路PC中的第一薄膜晶体管T1，并且开关薄膜晶体管Tb可为第二薄膜晶体管T2至第七薄膜晶体管T7中的一个，例如，第六薄膜晶体管T6。在下文中，为了描述的便利，晶体管将被称为驱动薄膜晶体管Ta和开关薄膜晶体管Tb。
限定像素电路PC的像素电路层PCL可包括驱动薄膜晶体管Ta和开关薄膜晶体管Tb的元件以及排列在元件下面和/或上面的多个绝缘层。参照图4，像素电路层PCL可包括第一无机绝缘层IIL1、第一有机绝缘层OIL1、第二无机绝缘层IIL2和第二有机绝缘层OIL2。穿过第一无机绝缘层IIL1和第二无机绝缘层IIL2的至少一个孔DH可定位在驱动薄膜晶体管Ta和开关薄膜晶体管Tb周围。
在衬底100上面可排列有缓冲层111。缓冲层111可用于增加衬底100的上表面的平整度，并且缓冲层111可包括诸如氧化硅(SiOx)的氧化物层和/或诸如硅氮化物(SiNx)或氮氧化硅(SiON)的氮化物层。
在一些实施方式中，在衬底100与缓冲层111之间还可包括阻挡层。阻挡层可用于防止或最小化来自衬底100或类似物的杂质渗透到硅半导体层中。阻挡层可包括诸如氧化物或氮化物的无机材料和/或有机材料，并且可包括无机材料和有机材料的单层或多层的结构。
在缓冲层111上面可排列有栅极绝缘层GI和层间绝缘层ILD。栅极绝缘层GI可包括第一栅极绝缘层112和第二栅极绝缘层113。第一栅极绝缘层112和第二栅极绝缘层113中的每个可包括无机绝缘材料。在下文中，栅极绝缘层GI也将被称为第一无机绝缘层IIL1。层间绝缘层ILD可包括第一层间绝缘层117、第二层间绝缘层118和第三层间绝缘层119。第一层间绝缘层117和第三层间绝缘层119可包括有机绝缘材料，并且第二层间绝缘层118可包括无机绝缘材料。在下文中，第一层间绝缘层117也将被称为第一有机绝缘层OIL1，第二层间绝缘层118也将被称为第二无机绝缘层IIL2，并且第三层间绝缘层119也将被称为第二有机绝缘层OIL2。
驱动薄膜晶体管Ta和开关薄膜晶体管Tb中的每个可包括半导体层ACT和栅电极GE。
半导体层ACT可包括非晶硅或多晶硅的硅半导体。半导体层ACT可包括与栅电极GE重叠的沟道区域CH和排列在沟道区域CH的两侧上并包括杂质的源区域SA和漏区域DA。这里，杂质可包括P型杂质。源区域SA和漏区域DA可分别为源电极和漏电极。源区域SA和漏区域DA的位置可彼此互换。
在半导体层ACT与栅电极GE之间可排列有第一栅极绝缘层112。
第一栅极绝缘层112可包括包含有氧化物或氮化物的无机材料。例如，第一栅极绝缘层112可包括氧化硅(SiO2)、硅氮化物(SiNx)、氮氧化硅(SiON)、氧化铝(Al2O3)、氧化钛(TiO2)、氧化钽(Ta2O5)、氧化铪(HfO2)和氧化锌(ZnO)中的至少一种。
栅电极GE可与沟道区域CH重叠。栅电极GE可包括低电阻金属材料。栅电极GE可包括包含有钼(Mo)、铝(Al)、铜(Cu)、钛(Ti)和类似元素中的至少一种的导电材料，并且可包括包含有以上材料的单层或多层。
第二栅极绝缘层113可覆盖栅电极GE并且可排列在第一栅极绝缘层112上面。像第一栅极绝缘层112一样，第二栅极绝缘层113可包括无机绝缘材料，诸如氧化硅(SiO2)、硅氮化物(SiNx)、氮氧化硅(SiON)、氧化铝(Al2O3)、氧化钛(TiO2)、氧化钽(Ta2O5)、氧化铪(HfO2)和/或氧化锌(ZnO)中的至少一种。电容器Cst的第二电极CE2可排列在第二栅极绝缘层113上面。第二电极CE2可与在第二电极CE2下面的驱动薄膜晶体管Ta的栅电极GE重叠。在这种情况下，彼此重叠的第二电极CE2和驱动薄膜晶体管Ta的栅电极GE以及在第二电极CE2与驱动薄膜晶体管Ta的栅电极GE之间的第二栅极绝缘层113可形成电容器Cst。例如，驱动薄膜晶体管Ta的栅电极GE可用作电容器Cst的第一电极CE1。如此，电容器Cst和驱动薄膜晶体管Ta可形成为彼此重叠。在另一实施方式中，电容器Cst可不与驱动薄膜晶体管Ta重叠。替代性地，电容器Cst可与开关薄膜晶体管Tb重叠。
第二电极CE2可包括铝(Al)、铂(Pt)、钯(Pd)、银(Ag)、镁(Mg)、金(Au)、镍(Ni)、钕(Nd)、铱(Ir)、铬(Cr)、钙(Ca)、钼(Mo)、钛(Ti)、钨(W)和铜(Cu)中的至少一种，并且可包括以上材料的单层或多层。
在第一无机绝缘层IIL1中可限定有穿过第一无机绝缘层IIL1的至少一个第一孔DH1。第一孔DH1可穿过包括在第一无机绝缘层IIL1中的第一栅极绝缘层112和第二栅极绝缘层113。第一孔DH1可定位在薄膜晶体管的外围部分中，例如，在驱动薄膜晶体管Ta和开关薄膜晶体管Tb周围。第一孔DH1可与第一栅极绝缘层112的第一子孔112a和第二栅极绝缘层113的第二子孔113a的重叠部分对应。因此，包括第一栅极绝缘层112和第二栅极绝缘层113的第一无机绝缘层IIL1可被理解为在薄膜晶体管的外围部分中具有第一孔DH1。
第一层间绝缘层117(例如，第一有机绝缘层OIL1)可排列在第二栅极绝缘层113上面。在实施方式中，第一层间绝缘层117可排列为覆盖电容器Cst的第二电极CE2。在另一实施方式中，如图4中所示，第一层间绝缘层117可先排列为覆盖电容器Cst的第二电极CE2，并且然后通过在后续工艺中去除第一层间绝缘层117的一部分，第二电极CE2的上部可被暴露并且第一层间绝缘层117可排列为接触第二电极CE2的侧表面的一部分。
第一层间绝缘层117可排列为覆盖第一无机绝缘层IIL1并且可填充形成在第一无机绝缘层IIL1中的第一孔DH1。因此，第一孔DH1可填充有有机材料。
第一层间绝缘层117(例如，第一有机绝缘层OIL1)可包括有机绝缘材料，诸如，通用聚合物(诸如聚甲基丙烯酸甲酯(PMMA)或聚苯乙烯(PS))、具有酚基的聚合物衍生物、丙烯酸聚合物、酰亚胺类聚合物、芳醚类聚合物、酰胺类聚合物、氟类聚合物、对二甲苯类聚合物和乙烯醇类聚合物或者其任何共混物中的至少一种。例如，第一有机绝缘层OIL1可包括丙烯酰、甲基丙烯酸、聚酯、聚乙烯、聚丙烯、聚对苯二甲酸乙二醇酯、聚萘二甲酸乙二醇酯、聚碳酸酯、聚酰亚胺、聚乙烯磺酸盐、聚甲醛、聚芳酯和六甲基二硅氧烷中的至少一种。
第二层间绝缘层118(例如，第二无机绝缘层IIL2)可排列在第一有机绝缘层OIL1上面。第二无机绝缘层IIL2可排列为覆盖第一有机绝缘层OIL1和电容器Cst的第二电极CE2。
第二无机绝缘层IIL2可包括无机绝缘材料，诸如氧化硅(SiO2)、硅氮化物(SiNx)、氮氧化硅(SiON)、氧化铝(Al2O3)、氧化钛(TiO2)、氧化钽(Ta2O5)、氧化铪(HfO2)和/或氧化锌(ZnO)中的至少一种。
在第二无机绝缘层IIL2中可限定有穿过第二无机绝缘层IIL2的至少一个第二孔DH2。第二孔DH2可与形成在第一无机绝缘层IIL1中的第一孔DH1重叠。例如，第二孔DH2可定位在驱动薄膜晶体管Ta和开关薄膜晶体管Tb周围。
第三层间绝缘层119(例如，第二有机绝缘层OIL2)可排列为覆盖第二无机绝缘层IIL2并且可填充第二无机绝缘层IIL2的第二孔DH2。因此，第二孔DH2可填充有有机材料。
第二有机绝缘层OIL2可包括有机绝缘材料，诸如，通用聚合物(诸如聚甲基丙烯酸甲酯(PMMA)或聚苯乙烯(PS))、具有酚基的聚合物衍生物、丙烯酸聚合物、酰亚胺类聚合物、芳醚类聚合物、酰胺类聚合物、氟类聚合物、对二甲苯类聚合物和乙烯醇类聚合物或者其任何共混物中的至少一种。例如，第二有机绝缘层OIL2可包括丙烯酰、甲基丙烯酸、聚酯、聚乙烯、聚丙烯、聚对苯二甲酸乙二醇酯、聚萘二甲酸乙二醇酯、聚碳酸酯、聚酰亚胺、聚乙烯磺酸盐、聚甲醛、聚芳酯和六甲基二硅氧烷中的至少一种。
在实施方式中，第一有机绝缘层OIL1和第二有机绝缘层OIL2可包括相同的材料。图4示出了第一有机绝缘层OIL1和第二有机绝缘层OIL2包括相同的材料；然而，实施方式不限于此。例如，第一有机绝缘层OIL1和第二有机绝缘层OIL2可包括不同的材料。
参照图4，显示装置可包括包含有第一孔DH1的第一无机绝缘层IIL1和包括有与第一孔DH1重叠的第二孔DH2的第二无机绝缘层IIL2。此外，第一无机绝缘层IIL1上面的第一有机绝缘层OIL1可填充第一孔DH1，并且第二无机绝缘层IIL2上面的第二有机绝缘层OIL2可填充第二孔DH2。第一孔DH1和与第一孔DH1重叠的第二孔DH2可形成在薄膜晶体管的外围部分中。因此，显示装置可在薄膜晶体管的外围部分中包括穿过第一无机绝缘层IIL1和第二无机绝缘层IIL2并填充有有机材料的作为虚拟孔的类型的至少一个孔DH。在这种情况下，孔DH可与形成在绝缘层中的用于构成像素电路PC的电路元件与显示元件的元件之间的电连接的接触孔区分开。例如，孔DH可与形成在绝缘层中的用于构成薄膜晶体管的半导体层的源区域/漏区域之间的电连接的接触孔和形成在绝缘层中的用于薄膜晶体管的一个电极与显示元件的一个电极之间的电连接的接触孔(或通孔)区分开。
孔DH的宽度DHW可为几微米。例如，孔DH的宽度可具有在约1μm与约5μm之间的值。在实施方式中，可对于每个像素PX形成五个或更多个孔DH。
因为无机绝缘层的硬度高于有机绝缘层的硬度，所以由于外部冲击而出现裂纹的可能性可为高的，并且当在无机绝缘层中出现裂纹时，裂纹也可能出现在排列在无机绝缘层下面和/或上面的各种信号线中，并且因此可能出现诸如断连的缺陷。根据一些实施方式，显示装置可包括在衬底100与薄膜晶体管之间的作为无机绝缘层的栅极绝缘层GI和在薄膜晶体管与显示元件之间的层间绝缘层ILD，层间绝缘层ILD可形成为有机绝缘层/无机绝缘层/有机绝缘层的多层结构，并且在栅极绝缘层GI和层间绝缘层ILD的无机绝缘层中可形成有填充有有机材料的孔DH。因此，在根据一些实施方式的显示装置中，即使当外部冲击很大时，裂纹传播的可能性也可降低，并且具有低硬度的有机材料层可吸收由外部冲击引起的应力以防止应力集中在无机绝缘层、外围信号线和/或类似物上。因此，根据一些实施方式的显示装置可最小化外部冲击的影响。
分别连接到半导体层ACT的源区域SA和漏区域DA的第一电极层131和第二电极层132可排列在第二有机绝缘层OIL2上面。第一电极层131和第二电极层132可分别用作作为将半导体层ACT连接到另一导电层的连接电极的源电极和漏电极。第一电极层131和第二电极层132可包括高导电性材料。第一电极层131和第二电极层132可包括包含有钼(Mo)、铝(Al)、铜(Cu)、钛(Ti)和类似元素中的至少一种的导电材料，并且可包括包含有以上材料的单层或多层。在实施方式中，第一电极层131和第二电极层132可包括Ti/Al/Ti的多层结构。图4示出了分别连接到开关薄膜晶体管Tb的源区域SA和漏区域DA的第一电极层131和第二电极层132；然而，对应于第一电极层131和第二电极层132的电极层可分别排列在驱动薄膜晶体管Ta的源区域SA和漏区域DA中。平坦化层120可排列为覆盖第一电极层131和第二电极层132。平坦化层120可包括有机材料。例如，平坦化层120可包括有机绝缘材料，诸如，通用聚合物(诸如聚甲基丙烯酸甲酯(PMMA)或聚苯乙烯(PS))、具有酚基的聚合物衍生物、丙烯酰类聚合物、酰亚胺类聚合物、芳醚类聚合物、酰胺类聚合物、氟类聚合物、对二甲苯类聚合物和乙烯醇类聚合物或者其任何共混物中的至少一种。
显示元件层DEL可排列在像素电路层PCL上面。显示元件层DEL可包括显示元件。作为显示元件，有机发光二极管OLED可包括像素电极211、中间层212和相对电极213。
有机发光二极管OLED的像素电极211可通过平坦化层120的接触孔电连接到与开关薄膜晶体管Tb的漏区域DA电连接的第二电极层132。因此，有机发光二极管OLED可电连接到像素电路PC。
像素电极211可包括导电氧化物，诸如氧化铟锡(ITO)、氧化铟锌(IZO)、氧化锌(ZnO)、氧化铟(In2O3)、氧化铟镓(IGO)和氧化铝锌(AZO)中的至少一种。
在其它实施方式中，像素电极211可包括包含有银(Ag)、镁(Mg)、铝(Al)、铂(Pt)、钯(Pd)、金(Au)、镍(Ni)、钕(Nd)、铱(Ir)和铬(Cr)或其任何化合物中的至少一种的反射层。在其它实施方式中，像素电极211还可在反射层上面/下面包括由ITO、IZO、ZnO或In2O3形成的层。
在平坦化层120上面可排列有包括暴露像素电极211的一部分并覆盖像素电极211的边缘的开口PDLOP的像素限定层PDL。像素限定层PDL可包括有机绝缘材料和/或无机绝缘材料。开口PDLOP可限定从有机发光二极管OLED发射的光的发射区域。例如，开口PDLOP的宽度可对应于发射区域的宽度。例如，像素限定层PDL可包括有机材料，诸如聚酰亚胺或六甲基二硅氧烷(HMDSO)。
中间层212可排列在像素电极211上面。中间层212可包括排列在像素限定层PDL的开口PDLOP中的发射层212b。发射层212b可包括用于发射某一颜色的光的高分子量有机材料或低分子量有机材料。
在发射层212b下面和上面可分别排列有第一功能层212a和第二功能层212c。第一功能层212a可包括例如空穴传输层(HTL)或者可包括HTL和空穴注入层(HIL)。第二功能层212c可为排列在发射层212b上面的元件并且可为选择性的。第二功能层212c可包括电子传输层(ETL)和/或电子注入层(EIL)。第一功能层212a和/或第二功能层212c可排列在像素限定层PDL和像素电极211上面。像以下描述的相对电极213一样，第一功能层212a和/或第二功能层212c可为形成为完全覆盖衬底100的公共层。
相对电极213可包括具有低功函数的导电材料。例如，相对电极213可包括包含有银(Ag)、镁(Mg)、铝(Al)、铂(Pt)、钯(Pd)、金(Au)、镍(Ni)、钕(Nd)、铱(Ir)、铬(Cr)、锂(Li)和钙(Ca)或其任何合金中的至少一种的(半)透明层。替代性地，相对电极213还可在包括以上材料的(半)透明层上面包括诸如ITO、IZO、ZnO或In2O3的层。
在实施方式中，在相对电极213上面还可排列有覆盖层。覆盖层可包括LiF、无机材料和/或有机材料。
在相对电极213上面可排列有封装层。在实施方式中，封装层可包括至少一个无机封装层和至少一个有机封装层。在实施方式中，封装层可包括第一无机封装层/有机封装层/第二无机封装层的堆叠结构。无机封装层可包括氧化铝(Al2O3)、氧化钛(TiO2)、氧化钽(Ta2O5)、氧化铪(HfO2)、氧化锌(ZnO)、氧化硅(SiO2)、硅氮化物(SiNx)和氮氧化硅(SiON)之中的一个或多个无机材料。例如，有机封装层可包括聚合物类材料。聚合物类材料可包括丙烯酰类树脂、环氧类树脂、聚酰亚胺、聚乙烯和/或类似物。
图5是示出根据实施方式的显示装置的一部分(例如，两个相邻像素)的剖视图。在图5中，与图4中的附图标记相同的附图标记表示相同的元件，并且因此为了简洁将省略冗余描述。
参照图5，根据实施方式的显示装置可包括衬底100、像素电路层PCL和显示元件层DEL。像素电路层PCL可限定像素电路PC(例如，第一像素电路PC1和第二像素电路PC2)。显示元件层DEL可包括作为显示元件的有机发光二极管OLED(例如，第一有机发光二极管OLED1和第二有机发光二极管OLED2)。
第一像素PX1可包括第一有机发光二极管OLED1和与第一有机发光二极管OLED1连接的第一像素电路PC1。第二像素PX2可包括第二有机发光二极管OLED2和与第二有机发光二极管OLED2连接的第二像素电路PC2。排列有像素PX的区域(特别为排列有像素电路PC的区域)将被称为像素区域。
在下文中，排列在图5的左侧的第一像素区域SPA1中的像素PX将被称为第一像素PX1，并且排列在图5的右侧的第二像素区域SPA2中的像素PX将被称为第二像素PX2。
栅极绝缘层GI可排列在缓冲层111上面，并且层间绝缘层ILD可排列在栅极绝缘层GI上面。栅极绝缘层GI可为包括第一栅极绝缘层112和第二栅极绝缘层113的第一无机绝缘层IIL1。层间绝缘层ILD可具有第一有机绝缘层OIL1/第二无机绝缘层IIL2/第二有机绝缘层OIL2的多层结构。
穿过第一无机绝缘层IIL1和第二无机绝缘层IIL2的至少一个孔DH可形成在于将排列有第一像素PX1的第一像素区域SPA1和排列有第二像素PX2的第二像素区域SPA2划分的虚拟边界线BL周围的边界区域BA中。如图5中所示，穿过第一无机绝缘层IIL1和第二无机绝缘层IIL2的至少一个孔DH可形成在排列在第一像素区域SPA1和第二像素区域SPA2中的每个中的薄膜晶体管的外围部分中。孔DH可填充有有机材料。边界区域BA可为第一像素区域SPA1与第二像素区域SPA2之间的区域。
参照图5，显示装置可包括形成在第一无机绝缘层IIL1中的第一孔DH1和形成在第二无机绝缘层IIL2中并与第一孔DH1重叠的第二孔DH2。此外，第一无机绝缘层IIL1上面的第一有机绝缘层OIL1可填充第一孔DH1，并且第二无机绝缘层IIL2上面的第二有机绝缘层OIL2可填充第二孔DH2。
第一孔DH1和与第一孔DH1重叠的第二孔DH2可形成在于彼此相邻的第一像素区域SPA1与第二像素区域SPA2之间的边界区域BA中。因此，显示装置可在第一像素区域SPA1与第二像素区域SPA2之间包括穿过第一无机绝缘层IIL1和第二无机绝缘层IIL2并且填充有有机材料的至少一个孔DH。在这种情况下，孔DH可与形成在绝缘层中的用于构成像素电路PC的电路元件与显示元件的元件之间的电连接的接触孔区分开。
图6是示意性地示出根据实施方式的包括在显示装置中的像素的等效电路图。
参照图6，像素PX的像素电路PC可包括第一薄膜晶体管T1、第二薄膜晶体管T2、第三薄膜晶体管T3、第四薄膜晶体管T4、第五薄膜晶体管T5、第六薄膜晶体管T6和第七薄膜晶体管T7、第一电容器Cst、第二电容器Cbt和作为显示元件的有机发光二极管OLED。多个薄膜晶体管T1、T2、T3、T4、T5、T6和T7中的一些可提供为n沟道MOSFET(NMOS)，并且其余可提供为p沟道MOSFET(PMOS)。
在实施方式中，在多个薄膜晶体管T1、T2、T3、T4、T5、T6和T7之中，第三薄膜晶体管T3和第四薄膜晶体管T4可提供为NMOS，并且其余可提供为PMOS。
在另一实施方式中，在多个薄膜晶体管T1、T2、T3、T4、T5、T6和T7之中，第三薄膜晶体管T3、第四薄膜晶体管T4和第七薄膜晶体管T7可提供为NMOS，并且其余可提供为PMOS。替代性地，多个薄膜晶体管T1、T2、T3、T4、T5、T6和T7中的仅一个可提供为NMOS，并且其余可提供为PMOS。替代性地，多个薄膜晶体管T1、T2、T3、T4、T5、T6和T7中的所有可提供为NMOS。
图6示出了第一薄膜晶体管T1至第七薄膜晶体管T7之中的第三薄膜晶体管T3和第四薄膜晶体管T4实现为NMOS，并且其余实现为PMOS。
像素电路PC可包括配置为传送第一扫描信号Sn'的第一扫描线SL1、配置为传送第二扫描信号Sn”的第二扫描线SL2、配置为将前一扫描信号Sn-1传送到第四薄膜晶体管T4的前一扫描线SLp、配置为将发射控制信号EM传送到第五薄膜晶体管T5和第六薄膜晶体管T6的发射控制线EL、配置为将下一扫描信号Sn+1传送到第七薄膜晶体管T7的下一扫描线SLn和配置为传送数据信号DATA的数据线DL。
电源电压线PL可配置为将第一电源电压ELVDD传送到第一薄膜晶体管T1。第一初始化电压线VIL1可配置为将用于初始化第一薄膜晶体管T1的第一初始化电压VINT1传送到像素PX。第二初始化电压线VIL2可配置为将用于初始化有机发光二极管OLED的第二初始化电压VINT2传送到像素PX。
第一扫描线SL1、第二扫描线SL2、前一扫描线SLp、下一扫描线SLn、发射控制线EL以及第一初始化电压线VIL1和第二初始化电压线VIL2可在第一方向x上延伸并且可在每行中彼此分开排列。数据线DL和电源电压线PL可在第二方向y上延伸并且可在每列中彼此分开排列。
第一薄膜晶体管T1可经由第五薄膜晶体管T5连接到电源电压线PL，并且可经由第六薄膜晶体管T6电连接到有机发光二极管OLED。第一薄膜晶体管T1可用作驱动晶体管，并且可根据第二薄膜晶体管T2的开关操作接收数据信号DATA，以将驱动电流IOLED供给到有机发光二极管OLED。
第二薄膜晶体管T2可连接到第一扫描线SL1和数据线DL，并且可经由第五薄膜晶体管T5连接到电源电压线PL。第二薄膜晶体管T2可执行通过根据通过第一扫描线SL1接收的第一扫描信号Sn'导通而将通过数据线DL接收的数据信号DATA传送到节点N1的开关操作。
第三薄膜晶体管T3可连接到第二扫描线SL2并且可经由第六薄膜晶体管T6连接到有机发光二极管OLED。第三薄膜晶体管T3可根据通过第二扫描线SL2接收的第二扫描信号Sn”导通，以将第一薄膜晶体管T1二极管连接，从而补偿第一薄膜晶体管T1的阈值电压。
第四薄膜晶体管T4可连接到前一扫描线SLp和第一初始化电压线VIL1，并且可根据通过前一扫描线SLp接收的前一扫描信号Sn-1导通，以将来自第一初始化电压线VIL1的第一初始化电压VINT1传送到第一薄膜晶体管T1的栅电极，从而初始化第一薄膜晶体管T1的栅极电压。
第五薄膜晶体管T5和第六薄膜晶体管T6可连接到发射控制线EL，并且可根据通过发射控制线EL接收的发射控制信号EM同步地导通，以形成允许驱动电流IOLED从电源电压线PL流向有机发光二极管OLED的电流路径。
第七薄膜晶体管T7可连接到下一扫描线SLn和第二初始化电压线VIL2，并且可根据通过下一扫描线SLn接收的下一扫描信号Sn+1导通，以将来自第二初始化电压线VIL2的第二初始化电压VINT2传送到有机发光二极管OLED，从而初始化有机发光二极管OLED。可省略第七薄膜晶体管T7。
第一电容器Cst可包括第一电极CE1和第二电极CE2。第一电极CE1可连接到第一薄膜晶体管T1的栅电极，并且第二电极CE2可连接到电源电压线PL。第一电容器Cst可配置为存储并保持与第一薄膜晶体管T1的栅电极和电源电压线PL之间的电压差对应的电压，以保持施加到第一薄膜晶体管T1的栅电极的电压。
第二电容器Cbt可包括第三电极CE3和第四电极CE4。第三电极CE3可连接到第一扫描线SL1和第二薄膜晶体管T2的栅电极。第四电极CE4可连接到第一薄膜晶体管T1的栅电极和第一电容器Cst的第一电极CE1。作为升压电容器，当第一扫描线SL1的第一扫描信号Sn'为用于关断第二薄膜晶体管T2的电压时，第二电容器Cbt可增加节点N2的电压以清楚地表现黑色灰度。
有机发光二极管OLED可包括像素电极和相对电极，并且相对电极可接收第二电源电压ELVSS。有机发光二极管OLED可接收来自第一薄膜晶体管T1的驱动电流IOLED以发射光，从而显示图像。
根据实施方式的每个像素PX的特定操作可如下。
在第一初始化时段中，当通过前一扫描线SLp供给前一扫描信号Sn-1时，第四薄膜晶体管T4可响应于前一扫描信号Sn-1导通，并且第一薄膜晶体管T1可通过从第一初始化电压线VIL1供给的第一初始化电压VINT1而初始化。
在数据编程时段中，当通过第一扫描线SL1和第二扫描线SL2分别供给第一扫描信号Sn'和第二扫描信号Sn”时，第二薄膜晶体管T2和第三薄膜晶体管T3可响应于第一扫描信号Sn'和第二扫描信号Sn”导通。在这种情况下，第一薄膜晶体管T1可通过导通的第三薄膜晶体管T3而二极管连接并且正向偏置。然后，通过从数据线DL供给的数据信号DATA对第一薄膜晶体管T1的阈值电压Vth进行补偿的电压可施加到第一薄膜晶体管T1的栅电极。第一电源电压ELVDD和补偿电压可施加到第一电容器Cst的两端，并且与第一电容器Cst的两端之间的电压差对应的电荷可存储在第一电容器Cst中。
在发射时段中，第五薄膜晶体管T5和第六薄膜晶体管T6可通过从发射控制线EL供给的发射控制信号EM导通。可根据第一电源电压ELVDD与第一薄膜晶体管T1的栅电极的电压之间的电压差来生成驱动电流IOLED，并且驱动电流IOLED可通过第六薄膜晶体管T6供给到有机发光二极管OLED。
在第二初始化时段中，当通过下一扫描线SLn供给下一扫描信号Sn+1时，第七薄膜晶体管T7可响应于下一扫描信号Sn+1导通，并且有机发光二极管OLED可通过从第二初始化电压线VIL2供给的第二初始化电压VINT2而初始化。
在一些实施方式中，多个薄膜晶体管T1至T7中的至少一个可包括包含有氧化物的半导体层，并且其余可包括包含有硅的半导体层。
例如，直接影响显示装置的亮度的第一薄膜晶体管T1可配置为包括包含有具有高可靠性的多晶硅的半导体层，并且因此，可实现高分辨率的显示装置。
此外，至少因为氧化物半导体可具有高载流子迁移率和低泄漏电流，所以即使当氧化物半导体的晶体管的驱动时间长时，氧化物半导体的晶体管的电压降也可以不大。例如，低频驱动可为可能的，因为即使在低频驱动的情况下，由于电压降而引起的图像的颜色变化也可以不大。
如此，因为氧化物半导体可具有小泄漏电流，所以连接到第一薄膜晶体管T1的栅电极的第三薄膜晶体管T3和第四薄膜晶体管T4中的至少一个可包括氧化物半导体，以在防止可能流向第一薄膜晶体管T1的栅电极的泄漏电流的同时降低功耗。
图7是示意性地示出根据实施方式的两个相邻像素中的每个中的电容器和多个薄膜晶体管的位置的布局图。图8是根据实施方式的沿图7的剖面线I-I'截取的图7的像素的剖视图。
像素区域PXA可为排列有一对像素PX的区域，并且可包括在左侧的第一像素区域SPA1和在右侧的第二像素区域SPA2。在下文中，排列在第一像素区域SPA1中的像素PX将被称为第一像素PX1，并且排列在第二像素区域SPA2中的像素PX将被称为第二像素PX2。排列在第一像素区域SPA1中的第一像素PX1的像素电路和排列在第二像素区域SPA2中的第二像素PX2的像素电路可相对于将第一像素区域SPA1和第二像素区域SPA2划分的虚拟边界线BL对称。边界区域BA可为第一像素区域SPA1与第二像素区域SPA2之间的区域。
图7中所示的排列在第一像素区域SPA1中的像素PX的像素电路和排列在第二像素区域SPA2中的像素PX的像素电路可彼此左右对称。
参照图7，根据实施方式的显示装置的像素电路可连接到在第一方向x上延伸的第一扫描线SL1、第二扫描线SL2、前一扫描线SLp、下一扫描线SLn、发射控制线EL以及第一初始化电压线VIL1和第二初始化电压线VIL2(例如，参见图6)。尽管为了描述的便利未在图7中示出，但像素电路可连接到在与第一方向x相交的第二方向y上延伸的数据线和电源电压线。
像素电路可包括第一薄膜晶体管T1、第二薄膜晶体管T2、第三薄膜晶体管T3、第四薄膜晶体管T4、第五薄膜晶体管T5、第六薄膜晶体管T6、第七薄膜晶体管T7、第一电容器Cst和第二电容器Cbt。
在实施方式中，第一薄膜晶体管T1、第二薄膜晶体管T2、第五薄膜晶体管T5、第六薄膜晶体管T6和第七薄膜晶体管T7可提供为包括硅半导体的薄膜晶体管。第三薄膜晶体管T3和第四薄膜晶体管T4可提供为包括氧化物半导体的薄膜晶体管。
此外，下一扫描线SLn可为下一行NR的第一扫描线SL1。例如，图7中所示的第一扫描线SL1可为前一行的下一扫描线SLn。在图7中，一起示出了连接到前一行的像素PX并排列在当前行CR的像素区域PXA中的第七薄膜晶体管T7以及连接到当前行CR的像素PX并排列在下一行NR的像素区域PXA中的第七薄膜晶体管T7。在下文中，将参照排列在下一行NR的像素区域PXA中的第七薄膜晶体管T7给出描述。
第一薄膜晶体管T1、第二薄膜晶体管T2、第五薄膜晶体管T5、第六薄膜晶体管T6和第七薄膜晶体管T7的半导体层可排列在相同的层中并且可包括相同的材料。例如，半导体层可包括多晶硅。第一薄膜晶体管T1、第二薄膜晶体管T2、第五薄膜晶体管T5、第六薄膜晶体管T6和第七薄膜晶体管T7的半导体层可彼此连接并且可以各种形状弯曲。
第一薄膜晶体管T1、第二薄膜晶体管T2、第五薄膜晶体管T5、第六薄膜晶体管T6和第七薄膜晶体管T7的半导体层中的每个可包括沟道区域以及在沟道区域的两侧上的源区域和漏区域。例如，源区域和漏区域可掺杂有掺杂剂，并且掺杂剂可包括N型掺杂剂或P型掺杂剂。源区域和漏区域可分别对应于源电极和漏电极。根据晶体管的性质，源区域和漏区域可彼此互换。在下文中，将使用术语“源区域”和“漏区域”来代替源电极和漏电极。
第一薄膜晶体管T1可包括第一半导体层AS1和第一栅电极G1。第一半导体层AS1可包括第一沟道区域A1以及在第一沟道区域A1的两侧上的第一源区域S1和第一漏区域D1。第一半导体层AS1可具有弯曲形状，并且因此，第一沟道区域A1可比其它沟道区域A2至A7长。例如，当第一半导体层AS1具有弯折多次的形状(诸如“c”、“倒S”、“S”、“M”或“W”形状)时，在窄空间中可形成长沟道长度。因为第一沟道区域A1形成得长，所以施加到第一栅电极G1的栅极电压的驱动范围可变宽，并且因此可更精细地控制从有机发光二极管OLED发射的光的灰度，并且可改善显示装置的显示质量。在一些实施方式中，第一半导体层AS1可以直线形状而不是弯折形状来提供。第一栅电极G1可具有岛型并且可提供为与第一沟道区域A1重叠，而第一栅极绝缘层112(参见图8)在第一栅电极G1与第一沟道区域A1之间。
第一电容器Cst可排列为与第一薄膜晶体管T1重叠。第一电容器Cst可包括第一电极CE1和第二电极CE2。例如，第一栅电极G1不仅可用作第一薄膜晶体管T1的控制电极，而且可用作第一电容器Cst的第一电极CE1。如此，第一栅电极G1可与第一电极CE1一体地形成。第一电容器Cst的第二电极CE2可提供为与第一电极CE1重叠，而第二栅极绝缘层113(参见图8)在第二电极CE2与第一电极CE1之间。在这种情况下，第二栅极绝缘层113可用作第一电容器Cst的介电层。
第二电极CE2可包括开口部分CEOP。开口部分CEOP可通过去除第二电极CE2的一部分来形成，并且可具有闭合形状。节点连接线(未示出)可通过排列在开口部分CEOP中的接触孔连接到第一电极CE1。第二电极CE2可在第一方向x上延伸以在第一方向x上传送第一电源电压ELVDD。因此，多个第一电源电压线和多个第二电极CE2可在显示区域DA中形成网状结构。
第二薄膜晶体管T2可包括第二半导体层和第二栅电极G2。第二半导体层可包括第二沟道区域A2和在第二沟道区域A2的两侧上的第二源区域S2和第二漏区域D2。第二源区域S2可电连接到数据线，并且第二漏区域D2可连接到第一源区域S1。第二栅电极G2可提供为第一扫描线SL1的一部分。
第五薄膜晶体管T5可包括第五半导体层和第五栅电极G5。第五半导体层可包括第五沟道区域A5和在第五沟道区域A5的两侧上的第五源区域S5和第五漏区域D5。第五源区域S5可电连接到配置为供给第一电源电压ELVDD(参见图6)的电源电压线，并且第五漏区域D5可连接到第一源区域S1。第五栅电极G5可提供为发射控制线EL的一部分。
第六薄膜晶体管T6可包括第六半导体层和第六栅电极G6。第六半导体层可包括第六沟道区域A6和在第六沟道区域A6的两侧上的第六源区域S6和第六漏区域D6。第六源区域S6可连接到第一漏区域D1，并且第六漏区域D6可电连接到有机发光二极管OLED的像素电极211(参见图8)。第六栅电极G6可提供为发射控制线EL的一部分。
第七薄膜晶体管T7可包括第七半导体层和第七栅电极G7。第七半导体层可包括第七沟道区域A7和在第七沟道区域A7的两侧上的第七源区域S7和第七漏区域D7。第七源区域S7可电连接到第二初始化电压线(未示出)，并且第七漏区域D7可连接到第六漏区域D6。第七栅电极G7可提供为下一扫描线SLn的一部分。
第四层间绝缘层114(参见图8)可排列在包括硅半导体的第一薄膜晶体管T1、第二薄膜晶体管T2、第五薄膜晶体管T5、第六薄膜晶体管T6和第七薄膜晶体管T7上面，并且包括氧化物半导体的第三薄膜晶体管T3和第四薄膜晶体管T4可排列在第四层间绝缘层114上面。
第三薄膜晶体管T3和第四薄膜晶体管T4的半导体层可排列在相同的层中并且可包括相同的材料。例如，半导体层可包括氧化物半导体。
半导体层可包括沟道区域和在沟道区域的两侧上的源区域和漏区域。例如，源区域和漏区域可为通过等离子体处理增加载流子浓度的区域。源区域和漏区域可分别对应于源电极和漏电极。在下文中，将使用术语“源区域”和“漏区域”来代替源电极和漏电极。
第三薄膜晶体管T3可包括第三栅电极和包括氧化物半导体的第三半导体层AO3。第三半导体层AO3可包括第三沟道区域A3和在第三沟道区域A3的两侧上的第三源区域S3和第三漏区域D3。第三源区域S3可通过节点连接线166(参见图6)桥接到第一栅电极G1。第三栅电极可包括第一下栅电极G3a和/或第一上栅电极G3b。此外，第三源区域S3可连接到排列在相同的层中的第四漏区域D4。第三漏区域D3可电连接到第一薄膜晶体管T1的第一半导体层AS1和第六薄膜晶体管T6的第六半导体层。第三栅电极的第一下栅电极G3a和第一上栅电极G3b可提供为第二扫描线SL2的一部分。
第四薄膜晶体管T4可包括第四栅电极和包括氧化物半导体的第四半导体层。第四半导体层可包括第四沟道区域A4和在第四沟道区域A4的两侧上的第四源区域S4和第四漏区域D4。第四源区域S4可电连接到第一初始化电压线VIL1，并且第四漏区域D4可通过节点连接线166(参见图6)桥接到第一栅电极G1。第四栅电极提供为前一扫描线SLp的一部分。第四栅电极可包括第二下栅电极G4a和/或第二上栅电极G4b。
在第三半导体层AO3与第三栅电极的第一上栅电极G3b之间以及在第四半导体层与第四栅电极的第二上栅电极G4b之间，第三栅极绝缘层115(参见图8)可排列为对应于每个沟道区域。
第二电容器Cbt的第三电极CE3可提供为第一扫描线SL1的一部分以连接到第二栅电极G2。第二电容器Cbt的第四电极CE4可排列为与第三电极CE3重叠并且可包括氧化物半导体。第四电极CE4可提供在与第三薄膜晶体管T3的第三半导体层AO3和第四薄膜晶体管T4的第四半导体层相同的层中，并且可为在第三半导体层AO3与第四半导体层之间的区域。替代性地，第四电极CE4可提供为从第四半导体层延伸。替代性地，第四电极CE4可提供为从第三半导体层AO3延伸。
第一有机绝缘层OIL1(参见图8)可排列在包括氧化物半导体的第三薄膜晶体管T3和第四薄膜晶体管T4上面，并且第二无机绝缘层IIL2(参见图8)可排列在第一有机绝缘层OIL1上面。电源电压线、第二初始化电压线和节点连接线166(参见图6)可排列在第一有机绝缘层OIL1上面。第二有机绝缘层OIL2(参见图8)可排列在第二无机绝缘层IIL2上面，并且平坦化层120(参见图8)可排列在第二有机绝缘层OIL2上面。
在实施方式中，第一扫描线SL1和发射控制线EL可排列在与第一栅电极G1相同的层中并且可包括与第一栅电极G1的材料相同的材料。
在实施方式中，线中的一些可提供为排列在不同层中的两个导电层。例如，前一扫描线SLp可包括排列在不同层中的下前一扫描线和上前一扫描线。下前一扫描线可包括与第一电容器Cst的第二电极CE2的材料相同的材料。上前一扫描线可排列在第三栅极绝缘层115(参见图8)上面。下前一扫描线可排列为至少部分地与上前一扫描线重叠。下前一扫描线和上前一扫描线可对应于第三薄膜晶体管T3的第三栅电极的一部分，并且第三薄膜晶体管T3可具有包括分别在半导体层上面和下面的控制电极的双栅结构。
此外，在实施方式中，第二扫描线SL2可包括排列在不同层中的下第二扫描线和上第二扫描线。下第二扫描线可包括与第一电容器Cst的第二电极CE2的材料相同的材料。上第二扫描线可排列在第三栅极绝缘层115(参见图8)上面。下第二扫描线可排列为至少部分地与上第二扫描线重叠。下第二扫描线和上第二扫描线可对应于第四薄膜晶体管T4的第四栅电极的一部分，并且第四薄膜晶体管T4可具有包括分别排列在半导体层上面和下面的控制电极的双栅结构。
初始化电压线VIL(例如，参见图3)可包括排列在不同层中的第一初始化电压线VIL1和第二初始化电压线VIL2(参见图7)。在实施方式中，第一初始化电压线VIL1可排列在与第一电容器Cst的第二电极CE2相同的层中并且可包括与第一电容器Cst的第二电极CE2的材料相同的材料。尽管图8中未示出，但第二初始化电压线VIL2(参见图7)可排列在与节点连接线166(参见图6)相同的层中并且可包括与节点连接线166(参见图6)的材料相同的材料。
图7示出了显示装置包括在于彼此相邻的第一像素区域SPA1与第二像素区域SPA2之间的边界区域BA中的至少一个孔DH。此外，至少一个孔DH可包括在第一像素区域SPA1和第二像素区域SPA2中的每个的薄膜晶体管的外围部分中。在这种情况下，孔DH可定位在第一像素区域SPA1和第二像素区域SPA2中的每个中没有排列构成像素电路的半导体层和导电层的区域中。孔DH可贯穿第一无机绝缘层IIL1(参见图8)和第二无机绝缘层IIL2(参见图8)形成，并且孔DH可填充有有机材料。
在下文中，参照图7和图8，将根据显示装置的堆叠顺序来更详细地描述根据实施方式的显示装置的结构。在图8中，与图4和图5中的附图标记相同的附图标记将表示相同的构件，并且因此为了简洁将省略冗余描述。
显示装置可包括衬底100、像素电路层PCL和显示元件层DEL。像素电路层PCL可限定像素电路PC。显示元件层DEL可包括有机发光二极管OLED作为显示元件。
衬底100可包括玻璃材料、陶瓷材料、金属材料以及柔性或可弯折材料中的至少一种。
衬底100可具有以上材料的单层或多层的结构，并且在具有多层结构的情况下还可包括无机层。在多层结构的情况下，无机层还可被包括。在一些实施方式中，衬底100可具有有机层/无机层/有机层的结构。
图8中所示的排列在第一像素区域SPA1中的像素PX的第一像素电路PC1和排列在第二像素区域SPA2中的像素PX的第二像素电路PC2可彼此左右对称。在图8中，主要示出了第一薄膜晶体管T1、第三薄膜晶体管T3、第一电容器Cst和第二电容器Cbt的结构，并且可省略一些构件。
像素电路层PCL可包括多个无机绝缘层和多个有机绝缘层。参照图8，像素电路层PCL可包括缓冲层111、第一无机绝缘层IIL1、第一有机绝缘层OIL1、第二无机绝缘层IIL2和第二有机绝缘层OIL2。在这种情况下，显示装置可包括穿过第一无机绝缘层IIL1和第二无机绝缘层IIL2的至少一个孔DH。孔DH可形成在第一像素区域SPA1和第二像素区域SPA2的边界区域BA中。在实施方式中，孔DH可形成在薄膜晶体管的外围部分中。孔DH可填充有有机材料。
缓冲层111可排列在衬底100上面。缓冲层111可用于增加衬底100的上表面的平整度，并且缓冲层111可包括诸如氧化硅(SiOx)的氧化物层和/或诸如硅氮化物(SiNx)或氮氧化硅(SiON)的氮化物层。
在衬底100与缓冲层111之间还可包括阻挡层101。阻挡层101可用于防止或最小化来自衬底100或类似物的杂质渗透到硅半导体层中。阻挡层101可包括诸如氧化物或氮化物的无机材料和/或有机材料，并且可包括无机材料和有机材料的单层或多层的结构。
在阻挡层101与缓冲层111之间可排列有遮蔽层105。遮蔽层105可对应于像素电路的一部分并且可排列在像素电路下面。在实施方式中，遮蔽层105可排列在第一薄膜晶体管T1的第一半导体层AS1下面，以防止第一薄膜晶体管T1的特性由于在第一薄膜晶体管T1周围的外部光和/或电信号而劣化。
遮蔽层105可包括非晶硅并且可包括例如掺杂的非晶硅。例如，遮蔽层105可包括通过用诸如铝(Al)、硼(B)或铟(In)的掺杂剂掺杂纯非晶硅而获得的p型非晶硅。作为另一实例，遮蔽层105可包括通过用诸如磷(P)、砷(As)或锑(Sb)的掺杂剂掺杂纯非晶硅而获得的n型非晶硅。因为遮蔽层105包括掺杂的非晶硅，所以其可具有相对低的透光率。遮蔽层105即使在没有接收施加到遮蔽层105的单独的恒定电压的情况下也可通过包括非晶硅而为相对电稳定的。
遮蔽层105可包括金属，诸如铝(Al)、铂(Pt)、钯(Pd)、银(Ag)、镁(Mg)、金(Au)、镍(Ni)、钕(Nd)、铱(Ir)、铬(Cr)、钙(Ca)、钼(Mo)、钛(Ti)、钨(W)和铜(Cu)中的至少一种。
遮蔽层105可提供为以上材料的单层或多层。
第一薄膜晶体管T1、第二薄膜晶体管T2、第五薄膜晶体管T5、第六薄膜晶体管T6和第七薄膜晶体管T7的半导体层(例如，硅半导体层)可排列在缓冲层111上面。
硅半导体层可包括作为第一薄膜晶体管T1的第一半导体层AS1的沟道区域A1及源区域S1和漏区域D1、作为第二薄膜晶体管T2的第二半导体层的沟道区域A2及源区域S2和漏区域D2、作为第五薄膜晶体管T5的第五半导体层的沟道区域A5及源区域S5和漏区域D5、作为第六薄膜晶体管T6的第六半导体层的沟道区域A6及源区域S6和漏区域D6以及作为第七薄膜晶体管T7的第七半导体层的沟道区域A7及源区域S7和漏区域D7。例如，第一薄膜晶体管T1至第七薄膜晶体管T7中的每个的沟道区域、源区域和漏区域可为硅半导体层的一些区域。
第一栅极绝缘层112可定位在硅半导体层上面。第一栅极绝缘层112可包括包含有氧化物或氮化物的无机材料。例如，第一栅极绝缘层112可包括无机绝缘材料，诸如氧化硅(SiO2)、硅氮化物(SiNx)、氮氧化硅(SiON)、氧化铝(Al2O3)、氧化钛(TiO2)、氧化钽(Ta2O5)、氧化铪(HfO2)和氧化锌(ZnO)中的至少一种。
第一薄膜晶体管T1的栅电极G1、第二薄膜晶体管T2的栅电极G2、第五薄膜晶体管T5的栅电极G5、第六薄膜晶体管T6的栅电极G6和第七薄膜晶体管T7的栅电极G7可排列在第一栅极绝缘层112上面。此外，第一扫描线SL1和发射控制线EL可在第一栅极绝缘层112上面排列为在第一方向x上延伸。第一扫描线SL1的一部分可为第二电容器Cbt的第三电极CE3。
第一薄膜晶体管T1的栅电极G1可提供为岛(隔离)型。第二薄膜晶体管T2的栅电极G2可为第一扫描线SL1的与硅半导体层相交的部分。第七薄膜晶体管T7的栅电极G7可为下一扫描线SLn的与硅半导体层相交的部分。第五薄膜晶体管T5的栅电极G5和第六薄膜晶体管T6的栅电极G6可为发射控制线EL的与硅半导体层相交的部分。
第一薄膜晶体管T1的栅电极G1不仅可用作第一薄膜晶体管T1的控制电极，还可用作第一电容器Cst的第一电极CE1。
第二栅极绝缘层113可排列在栅电极(诸如第一薄膜晶体管T1的栅电极G1)上面。第二栅极绝缘层113可包括包含有氧化物或氮化物的无机材料。
第一电容器Cst的第二电极CE2可在第二栅极绝缘层113上面排列为与第一电极CE1重叠。
相邻像素的第二电极CE2可通过桥接件彼此连接。桥接件可为在第一方向x上从第二电极CE2突出的部分并且可与第二电极CE2一体地形成。
第四层间绝缘层114可排列在第一电容器Cst的第二电极CE2上面。第四层间绝缘层114可包括包含有氧化物或氮化物的无机材料。例如，第四层间绝缘层114可包括无机绝缘材料，诸如氧化硅(SiO2)、硅氮化物(SiNx)、氮氧化硅(SiON)、氧化铝(Al2O3)、氧化钛(TiO2)、氧化钽(Ta2O5)、氧化铪(HfO2)和氧化锌(ZnO)中的至少一种。
包括氧化物半导体的氧化物半导体层可排列在第四层间绝缘层114上面。氧化物半导体层可包括氧化锌类材料，诸如氧化锌、氧化铟锌或氧化镓铟锌。在一些实施方式中，氧化物半导体层可包括在ZnO中包含诸如铟(In)、镓(Ga)或锡(Sn)的金属的In-Ga-Zn-O(IGZO)、In-Sn-Zn-O(ITZO)或In-Ga-Sn-Zn-O(IGTZO)的半导体。
第三薄膜晶体管T3和第四薄膜晶体管T4的半导体层中的每个可包括沟道区域以及在沟道区域的两侧上的源区域和漏区域。第三薄膜晶体管T3和第四薄膜晶体管T4的源区域和漏区域可通过控制氧化物半导体的载流子浓度以使其导电来形成。例如，第三薄膜晶体管T3和第四薄膜晶体管T4的源区域和漏区域可凭借通过对氧化物半导体的使用氢(H)类气体、氟(F)类气体或其组合的等离子体处理来增加载流子浓度而形成。
氧化物半导体层可包括作为第三薄膜晶体管T3的第三半导体层AO3的沟道区域A3及源区域S4和漏区域D3以及作为第四薄膜晶体管T4的第四半导体层的沟道区域A4及源区域S4和漏区域D4。也就是说，第三薄膜晶体管T3和第四薄膜晶体管T4中的每个的沟道区域、源区域和漏区域可为氧化物半导体层的一些区域。第四薄膜晶体管T4的源区域S4可重叠与第一初始化电压线VIL1并且可电连接到第一初始化电压线VIL1。
作为前一扫描线SLp的下前一扫描线的一部分的第一下栅电极G3a可排列在第三半导体层AO3下面，并且作为前一扫描线SLp的上前一扫描线的一部分的第一上栅电极G3b可排列在第三半导体层AO3上面。也就是说，第三薄膜晶体管T3可具有包括排列为彼此重叠的一对栅电极的双栅结构，而第三半导体层AO3在该一对栅电极之间。
作为第二扫描线SL2的下第二扫描线的一部分的第二下栅电极G4a可排列在第四半导体层下面，并且作为第二扫描线SL2的上第二扫描线的一部分的第二下栅电极G4a可排列在第四半导体层上面。也就是说，第四薄膜晶体管T4可具有包括排列为彼此重叠的一对栅电极的双栅结构，而第四半导体层在该一对栅电极之间。
第四层间绝缘层114可排列在第一下栅电极G3a与第三半导体层AO3之间以及第二下栅电极G4a与第四半导体层之间。第一下栅电极G3a和第二下栅电极G4a可排列在与第一电容器Cst的第二电极CE2相同的层中并且可包括与第一电容器Cst的第二电极CE2的材料相同的材料。
第三栅极绝缘层115可排列在第三半导体层AO3与第一上栅电极G3b之间以及第四半导体层与第二上栅电极G4b之间。第一上栅电极G3b可排列为与第三沟道区域A3重叠，并且可通过第三栅极绝缘层115来与第三半导体层AO3绝缘。第二上栅电极G4b可排列为与第四沟道区域A4重叠，并且可通过第三栅极绝缘层115来与第四半导体层绝缘。
在一些实施方式中，第三栅极绝缘层115可通过与第一上栅电极G3b和第二上栅电极G4b的掩模工艺相同的掩模工艺形成，并且在这种情况下，第三栅极绝缘层115可以与第一上栅电极G3b和第二上栅电极G4b的形状相同的形状来形成。
第三栅极绝缘层115可包括包含有氧化物或氮化物的无机材料。例如，第三栅极绝缘层115可包括氧化硅(SiO2)、硅氮化物(SiNx)、氮氧化硅(SiON)、氧化铝(Al2O3)、氧化钛(TiO2)、氧化钽(Ta2O5)、氧化铪(HfO2)和氧化锌(ZnO)中的至少一种。
第一上栅电极G3b和第二上栅电极G4b可排列在第三栅极绝缘层115上面。第一上栅电极G3b和第二上栅电极G4b可包括例如钼(Mo)、铜(Cu)、钛(Ti)和类似元素中的至少一种，并且可包括单层或多层。
第二电容器Cbt可包括第三电极CE3和第四电极CE4。第三电极CE3可排列在第一栅极绝缘层112上面。第四电极CE4可提供为从第四半导体层或第三半导体层AO3延伸。例如，第四电极CE4可包括氧化物半导体并且可排列在第四层间绝缘层114上面。第二栅极绝缘层113和第四层间绝缘层114可排列在第三电极CE3与第四电极CE4之间，并且第二栅极绝缘层113和第四层间绝缘层114可用作第二电容器Cbt的介电层。
第二电容器Cbt的第四电极CE4可连接到节点连接线166以电连接到第一栅电极G1。
在图8的实施方式中，第一无机绝缘层IIL1可包括第一栅极绝缘层112、第二栅极绝缘层113、第四层间绝缘层114和第三栅极绝缘层115。穿过第一无机绝缘层IIL1的第一孔DH1可限定在第一无机绝缘层IIL1中。在实施方式中，第一孔DH1可贯穿第一栅极绝缘层112、第二栅极绝缘层113、第四层间绝缘层114和第三栅极绝缘层115形成。
第一孔DH1可形成在第一像素区域SPA1和第二像素区域SPA2的边界区域BA中。此外，第一孔DH1可形成在第一像素区域SPA1和第二像素区域SPA2中的每个中的薄膜晶体管周围。第一孔DH1可与第一栅极绝缘层112、第二栅极绝缘层113、第四层间绝缘层114和第三栅极绝缘层115的子孔112a、113a、114a和115a的重叠部分对应。因此，包括第一栅极绝缘层112、第二栅极绝缘层113、第四层间绝缘层114和第三栅极绝缘层115的第一无机绝缘层IIL1可被理解为在彼此相邻的第一像素区域SPA1和第二像素区域SPA2之间的边界区域BA中和/或在薄膜晶体管的外围部分中包括第一孔DH1。
第一有机绝缘层OIL1可包括在第一无机绝缘层IIL1上面的第一层间绝缘层117。第一有机绝缘层OIL1可排列为覆盖包括氧化物半导体层的薄膜晶体管，诸如第三薄膜晶体管T3和第四薄膜晶体管T4；然而，实施方式不限于此。例如，在另一实施方式中，第一有机绝缘层OIL1可在没有排列在第三薄膜晶体管T3的第一上栅电极G3b或第四薄膜晶体管T4的第二上栅电极G4b上面的情况下排列为接触第三薄膜晶体管T3的第一上栅电极G3b或第四薄膜晶体管T4的第二上栅电极G4b的侧表面的一部分。
如图8中所示，第一有机绝缘层OIL1可排列为覆盖第一无机绝缘层IIL1并且可填充形成在第一无机绝缘层IIL1中的第一孔DH1。因此，第一孔DH1可填充有有机材料。
第二无机绝缘层IIL2可包括在第一有机绝缘层OIL1上面的第二层间绝缘层118。
在图8的实施方式中，穿过第二无机绝缘层IIL2的第二孔DH2可限定在第二无机绝缘层IIL2中。第二孔DH2可与形成在第一无机绝缘层IIL1中的第一孔DH1重叠。
第二有机绝缘层OIL2可包括在第二无机绝缘层IIL2上面的第三层间绝缘层119。第二有机绝缘层OIL2可填充形成在第二无机绝缘层IIL2中的第二孔DH2。因此，第二孔DH2可填充有有机材料。
平坦化层120可排列在第二有机绝缘层OIL2上面并且可包括有机材料，诸如丙烯酰、苯并环丁烯(BCB)、聚酰亚胺或六甲基二硅氧烷(HMDSO)。替代性地，平坦化层120可包括无机材料。平坦化层120可用作覆盖第一薄膜晶体管T1至第七薄膜晶体管T7的保护层，并且平坦化层120的上部可被平坦化。平坦化层120可包括单层或多层。例如，平坦化层120可包括第一平坦化层120a和第二平坦化层120b。
在实施方式中，数据线DL(参见图6)、电源电压线PL(参见图6)、节点连接线166(参见图6)和将排列在不同层中的导电层连接的连接电极可排列在第二无机绝缘层IIL2上面。节点连接线166可排列在第三层间绝缘层119与第一平坦化层120a之间，并且数据线DL和电源电压线PL可排列在第一平坦化层120a与第二平坦化层120b之间。连接电极可排列在第三层间绝缘层119与第一平坦化层120a之间和/或第一平坦化层120a与第二平坦化层120b之间。连接电极也可排列在第二层间绝缘层118与第三层间绝缘层119之间。
数据线DL、电源电压线PL、节点连接线166和连接电极可包括高导电性材料，诸如金属或导电氧化物。例如，数据线DL、电源电压线PL、节点连接线166和连接电极可包括包含有铝(Al)、铜(Cu)、钛(Ti)和类似元素中的至少一种的单层或多层。在一些实施方式中，数据线DL、电源电压线PL、节点连接线166和连接电极可提供为顺序地排列(例如，堆叠)的钛、铝和钛(Ti/Al/Ti)的三层。
显示元件层DEL可排列在像素电路层PCL上面。显示元件层DEL可包括显示元件。作为显示元件，有机发光二极管OLED可包括像素电极211、中间层212和相对电极213。
有机发光二极管OLED可包括电连接到第一像素PX1的第一像素电路PC1的第一有机发光二极管OLED1和电连接到第二像素PX2的第二像素电路PC2的第二有机发光二极管OLED2。
图9A是示意性地示出根据实施方式的显示装置的平面视图。图9B是根据实施方式的沿图9A的剖面线II-II'截取的图9A的显示装置的剖视图。在图9A和图9B中，与图7和图8中的附图标记相同的附图标记表示相同的构件，并且因此为了简洁将省略冗余描述。
参照图9A，根据实施方式的显示装置还可包括围绕像素区域的凹槽GR。凹槽GR可填充有有机材料。
凹槽GR可排列为使多个像素成组并且围绕该多个像素。图9A示出了凹槽GR排列为围绕两个相邻像素，例如，第一像素PX1和第二像素PX2。在另一实施方式中，凹槽GR可排列为围绕四个像素，并且成组像素的数量可进行各种修改。
成组像素的数量可在一个显示装置中为相同的，或者可根据位置而为不同的。凹槽GR可仅形成在显示区域DA的一部分中。
图9A和图9B示出了显示装置还包括贯穿第一无机绝缘层IIL1、第一有机绝缘层OIL1和第二无机绝缘层IIL2形成的凹槽GR或开口。凹槽GR可填充有有机材料，例如，第二有机绝缘层OIL2的有机材料。
阻挡层101可横跨彼此相邻的第一像素PX1和第二像素PX2为连续的。缓冲层111、第一栅极绝缘层112、第二栅极绝缘层113、第四层间绝缘层114、第三栅极绝缘层115、第一有机绝缘层OIL1和第二无机绝缘层IIL2可包括在像素区域PXA之间的区域中彼此重叠的开口(例如，凹槽GR)。因此，衬底100或阻挡层101可形成为暴露的。然而，凹槽GR可以各种形状形成；例如，可去除阻挡层101的上表面的一部分，但缓冲层111的下表面可保留而不被去除。
凹槽GR的宽度GRW可几微米。例如，凹槽GR的宽度GRW可具有在约5μm与约10μm之间的值。
在图9B中，第二有机绝缘层OIL2可排列为覆盖第二无机绝缘层IIL2并且可填充贯穿第一无机绝缘层IIL1、第一有机绝缘层OIL1和第二无机绝缘层IIL2形成的凹槽GR。因此，凹槽GR可填充有有机材料。
在根据一些实施方式的显示装置中，可引入填充有有机材料并围绕像素区域的开口或凹槽GR以最小化外部冲击的影响。因为无机绝缘层的硬度高于有机材料层的硬度，所以由于外部冲击而出现裂纹的可能性可为高的，并且当无机绝缘层中出现裂纹时，裂纹也可能出现在排列在无机绝缘层中或无机绝缘层上面的各种信号线中，并且因此可能出现诸如断连的缺陷。
根据一些实施方式，因为开口或凹槽GR围绕像素区域并且有机材料层填充开口或凹槽GR，所以即使在外部冲击大时裂纹传播的可能性也可为低的。此外，因为具有低硬度的有机材料层吸收由外部冲击引起的应力，所以能够防止应力集中在无机绝缘层和外围信号线上。
此外，因为根据一些实施方式的显示装置具有开口或凹槽GR，所以即使当显示区域DA被折叠或缠绕时，也可最小化裂缝的出现并且填充开口或凹槽GR的有机材料层可吸收由弯折引起的拉伸应力。
图10是示意性地示出根据实施方式的显示装置的可折叠区域和非可折叠区域的透视图。在图10中，与图1A、图1B和图5中的附图标记相同的附图标记将表示相同的元件，并且因此为了简洁将省略冗余描述。
参照图10，显示装置可包括包含有多个像素区域PXA(例如，参见图7)的显示区域DA，并且显示区域DA可包括可折叠区域FA和非可折叠区域NFA。
包括在可折叠区域FA和非可折叠区域NFA中的相同面积中的孔DH的数量可彼此不同。例如，当包括在可折叠区域FA中的像素PX的沿剖面线A-A'截取的剖面与包括在非可折叠区域NFA中的像素PX的沿在与剖面线A-A'的方向相同的方向上的剖面线B-B'截取的剖面进行比较时，包括在可折叠区域FA中的孔DH的数量可大于包括在非可折叠区域NFA中的孔DH的数量。
根据实施方式的显示装置可为可折叠或可卷曲的。在这种情况下，因为显示装置在可折叠区域FA中折叠，所以可比在非可折叠区域NFA中施加有更多的外部冲击。根据实施方式的显示装置可通过包括贯穿无机绝缘层/有机绝缘层/无机绝缘层结构形成并填充有有机材料的至少一个孔DH来最小化外部冲击的影响。
此外，通过在可折叠区域FA中形成比在非可折叠区域NFA中更多的孔DH，可能提供在坚固对抗外部冲击的同时为柔性的柔性显示装置。
根据实施方式，显示装置可包括在多个像素之间的边界区域中或薄膜晶体管的外围部分中的填充有有机材料的至少一个孔DH，并且因此，可实现在坚固对抗外部冲击的同时为柔性的高分辨率显示装置。然而，本公开的范围不限于这些效果。
尽管已在本文中描述某些示例性实施方式和实现方式，但其它实施方式和变型将通过本描述而显而易见。因此，对于本领域普通技术人员显而易见的是，本申请概念不限于这些实施方式，而是限于随附的权利要求书的较宽的范围以及各种明显的变型和等同排列。

Claims (10)

1.一种显示装置，其特征在于，包括：
薄膜晶体管，所述薄膜晶体管包括半导体层和栅电极；
第一无机绝缘层，所述第一无机绝缘层包括在所述薄膜晶体管的所述半导体层与所述栅电极之间的第一绝缘层和在所述栅电极上面的第二绝缘层；
第一有机绝缘层，所述第一有机绝缘层在所述第一无机绝缘层上面；以及
第二无机绝缘层，所述第二无机绝缘层在所述第一有机绝缘层上面，
其中，穿过所述第一无机绝缘层和所述第二无机绝缘层的至少一个孔形成在所述薄膜晶体管的外围部分中。
2.根据权利要求1所述的显示装置，其特征在于，所述至少一个孔包括：
第一孔，所述第一孔形成在所述第一无机绝缘层中；以及
第二孔，所述第二孔形成在所述第二无机绝缘层中，所述第二孔与所述第一孔重叠。
3.根据权利要求1所述的显示装置，其特征在于，所述至少一个孔填充有有机材料。
4.根据权利要求2所述的显示装置，其特征在于，
所述显示装置还包括第二有机绝缘层；
其中，所述第二有机绝缘层在所述第二无机绝缘层上面，
所述第一有机绝缘层填充所述第一无机绝缘层的所述第一孔，并且
所述第二有机绝缘层填充所述第二无机绝缘层的所述第二孔。
5.根据权利要求1所述的显示装置，其特征在于，
所述显示装置还包括衬底和第二有机绝缘层；
其中，所述薄膜晶体管在所述衬底上面，
所述第二有机绝缘层在所述第二无机绝缘层上面，
所述第一有机绝缘层和所述第二有机绝缘层包括相同的材料。
6.根据权利要求2所述的显示装置，其特征在于，所述第一孔穿过所述第一绝缘层和所述第二绝缘层。
7.一种显示装置，其特征在于，包括：
衬底，所述衬底包括像素区域；
第一薄膜晶体管，所述第一薄膜晶体管在所述像素区域之中的第一像素区域中，所述第一薄膜晶体管包括第一半导体层和第一栅电极；
第二薄膜晶体管，所述第二薄膜晶体管在所述像素区域之中的与所述第一像素区域相邻的第二像素区域中，所述第二薄膜晶体管包括第二半导体层和第二栅电极；
第一无机绝缘层，所述第一无机绝缘层在所述第一薄膜晶体管的所述第一栅电极和所述第二薄膜晶体管的所述第二栅电极上面；
第一有机绝缘层，所述第一有机绝缘层在所述第一无机绝缘层上面；
第二无机绝缘层，所述第二无机绝缘层在所述第一有机绝缘层上面；以及
第二有机绝缘层，所述第二有机绝缘层在所述第二无机绝缘层上面，
其中，穿过所述第一无机绝缘层和所述第二无机绝缘层的至少一个孔包括在所述第一像素区域与所述第二像素区域之间的边界区域中。
8.根据权利要求7所述的显示装置，其特征在于，所述第二薄膜晶体管与所述第一薄膜晶体管对称。
9.根据权利要求7所述的显示装置，其特征在于，所述至少一个孔包括：
第一孔，所述第一孔形成在所述第一无机绝缘层中；以及
第二孔，所述第二孔形成在所述第二无机绝缘层中，所述第二孔与所述第一孔重叠。
10.根据权利要求7所述的显示装置，其特征在于，所述至少一个孔填充有有机材料。
CN202222122515.1U 2021-08-31 2022-08-12 显示装置 Active CN218123411U (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020210115701A KR20230033253A (ko) 2021-08-31 2021-08-31 표시장치
KR10-2021-0115701 2021-08-31

Publications (1)

Publication Number Publication Date
CN218123411U true CN218123411U (zh) 2022-12-23

Family

ID=84521805

Family Applications (2)

Application Number Title Priority Date Filing Date
CN202210964986.9A Pending CN115942789A (zh) 2021-08-31 2022-08-12 显示装置
CN202222122515.1U Active CN218123411U (zh) 2021-08-31 2022-08-12 显示装置

Family Applications Before (1)

Application Number Title Priority Date Filing Date
CN202210964986.9A Pending CN115942789A (zh) 2021-08-31 2022-08-12 显示装置

Country Status (3)

Country Link
US (1) US20230064938A1 (zh)
KR (1) KR20230033253A (zh)
CN (2) CN115942789A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP4429440A1 (en) * 2023-03-07 2024-09-11 Samsung Display Co., Ltd. Display apparatus

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP4429440A1 (en) * 2023-03-07 2024-09-11 Samsung Display Co., Ltd. Display apparatus

Also Published As

Publication number Publication date
KR20230033253A (ko) 2023-03-08
CN115942789A (zh) 2023-04-07
US20230064938A1 (en) 2023-03-02

Similar Documents

Publication Publication Date Title
US9627462B2 (en) Organic light emitting display device
EP3863052B1 (en) Display device
US11393893B2 (en) Display device
KR20210154301A (ko) 표시장치
CN113675233A (zh) 显示设备
US12133431B2 (en) Display apparatus
CN113223457A (zh) 像素和包括像素的显示设备
US20230133807A1 (en) Display device
CN113571017A (zh) 像素和有机发光显示装置
US20240065084A1 (en) Display apparatus with crack detection
CN218123411U (zh) 显示装置
KR20210142033A (ko) 표시장치
CN115132791A (zh) 显示装置
CN114823804A (zh) 显示设备
CN113823663A (zh) 显示设备
CN115581093A (zh) 显示设备
CN114664258A (zh) 电子装置
CN111383601A (zh) 显示面板
CN221532025U (zh) 显示装置
US20240284705A1 (en) Display apparatus and method of manufacturing the same
EP4016628A2 (en) Display apparatus
CN218353027U (zh) 显示设备
US20230090817A1 (en) Display apparatus
CN118695672A (zh) 显示设备
KR20240144632A (ko) 표시 장치

Legal Events

Date Code Title Description
GR01 Patent grant
GR01 Patent grant