CN217956101U - 一种小型化叠层片式3dB耦合器 - Google Patents

一种小型化叠层片式3dB耦合器 Download PDF

Info

Publication number
CN217956101U
CN217956101U CN202221464371.1U CN202221464371U CN217956101U CN 217956101 U CN217956101 U CN 217956101U CN 202221464371 U CN202221464371 U CN 202221464371U CN 217956101 U CN217956101 U CN 217956101U
Authority
CN
China
Prior art keywords
ground
electrode
coupler
coupling
conductive strip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202221464371.1U
Other languages
English (en)
Inventor
黄勇
王旭昌
张霄鹏
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Suzhou Bohai Chuangye Micro System Co ltd
Original Assignee
Suzhou Bohai Chuangye Micro System Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Suzhou Bohai Chuangye Micro System Co ltd filed Critical Suzhou Bohai Chuangye Micro System Co ltd
Priority to CN202221464371.1U priority Critical patent/CN217956101U/zh
Application granted granted Critical
Publication of CN217956101U publication Critical patent/CN217956101U/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)

Abstract

本实用新型提供了一种小型化叠层片式3dB耦合器,包括外壳、介质单片、表面电极、耦合线、接地层和导体柱,能够减小3dB耦合器的尺寸,实现小型化设计,降低成本。本实用新型中,每一个导电条都以平面螺旋的方式固定在介质单片上,相邻导电条隔着一层介质单片上下叠放,耦合成一组耦合线,形成了双层耦合结构。导体柱连接两组耦合线。本实用新型在保证耦合功能的条件下,节省了布局空间,有利于实现产品小型化。每个耦合线中,两个导电条的平面螺旋路径左右错开,上下叠放在一起。这种导电条错位方式能给加工对位偏移提供一定的容差,提高良品率且对电性能影响不大。

Description

一种小型化叠层片式3dB耦合器
技术领域
本实用新型涉及耦合器技术领域,具体涉及一种小型化叠层片式3dB耦合器。
背景技术
现有微波3dB耦合器可以采用多层电路板制作,包括设置在顶面和底面的地平面和地平面之间的相互耦合的两个绕线结构。现有的绕线结构一般是单层耦合线,这就需要较大的布局面积,不利于器件的小型化。
随着越来越多的通信设备向小型化发展,目前亟需对现有布局方式进行改进,研制出小型化耦合器,符合通讯设备的小型化要求。
发明内容
有鉴于此,本实用新型提供了一种小型化叠层片式3dB耦合器,减小3dB耦合器的尺寸,实现小型化设计,降低成本。
为实现上述发明目的,本发明的技术方案为:
一种小型化叠层片式3dB耦合器,包括外壳、介质单片、表面电极、耦合线、接地层和导体柱。
耦合器的外壳为空心长方体,内部上下顺次堆叠介质单片,介质单片上设有导电条或接地层。
表面电极贴在外壳上,包括输入端口电极P1、直通端口电极P2、耦合端口电极P3、隔离端口电极P4和地电极P5。
每组耦合线包括上下顺次堆叠的第一耦合线L1和第二耦合线L2;
第一耦合线L1中,第一导电条L1a与第二导电条L1b耦合,L1a和L1b位于相邻的两介质单片上。
第二耦合线L2中,第三导电条L2a与第四导电条L2b耦合,L2a和L2b位于相邻的两介质单片上。
每个导电条的长度为耦合器工作频率的波长的0.125倍;第一导电条L1a的一端连接端口电极P1,另一端经导体柱V1连接第三导电条L2a;第二导电条L1b的一端连接耦合端口电极P3,另一端经导体柱V2连接第四导电条L2b;导电条都以平面螺旋的方式固定在介质单片上;导体柱V1一端连接L1a,另一端穿过接地层和L2b所在介质单片,连接L2a;导体柱V2一端连接L1b,另一端穿过L1a所在介质单片和接地层,连接L2b。
每组耦合线两侧的介质单片上设置接地层,接地层连接地电极P5。
进一步的,接地层包括第一接地层G1、第二接地层G2和第三接地层G3;其中G1和G2位于第二耦合线L2两侧;G2和G3位于第一耦合线L1两侧;每个接地层上设有十字形金属屏蔽层,十字形金属屏蔽层上有方形网格镂空。
进一步的,地电极P5包括第一地电极P5a和第二地电极P5b;第一接地层G1的两侧分别与第一地电极P5a和第二地电极P5b连接;同理,第二接地层G2和第三接地层G3也与第一地电极P5a和第二地电极P5b连接。
进一步的,接地层在每一组耦合线的两侧对称分布。
进一步的,第一导电条L1a和第二导电条L1b的平面螺旋路径左右错开,错开距离为预设值;第三导电条L2a与第四导电条L2b的平面螺旋路径左右错开,错开距离为预设值。
进一步的,除第一接地层G1和第二接地层G3所在的介质单片外,其他介质单片均上开有令导体柱通过的通孔,通孔避开导电条和十字形金属屏蔽层。
有益效果:
1、本实用新型提供了一种小型化叠层片式3dB耦合器,包括外壳、介质单片、表面电极、耦合线、接地层和导体柱,能够减小3dB耦合器的尺寸,实现小型化设计,降低成本。本实用新型中,每一个导电条都以平面螺旋的方式固定在介质单片上,相邻导电条隔着一层介质单片上下顺次叠放,耦合成一组耦合线,形成了双层耦合结构。导体柱连接两组耦合线。本实用新型在保证耦合功能的条件下,节省了布局空间,有利于实现产品小型化。
2、本实用新型的接地层上设有十字形金属屏蔽层,十字形金属屏蔽层上有方形网格镂空。这种屏蔽层可以减少耦合线路与接地平面之间电耦合,减少因此产生的寄生电容,同时保证屏蔽层的金属覆盖率,防止端口之间的隔离度变差。
3、本实用新型的接地层在每一组耦合线的两侧对称分布。当耦合线与屏蔽层相靠近时,耦合线的阻抗减小,当耦合线与屏蔽层的距离不一致时会使上下两段导电条的阻抗不相等,导致幅度不平衡恶化。因此,本实用新型的接地层在每一组耦合线的两侧对称分布。
4、每个耦合线中,两个导电条的平面螺旋路径左右错开,上下叠放在一起,中间隔着一层介质单片。重合的区域影响耦合度,且在加工产品到叠片烧制时不可避免地会产生对位偏移,影响良品率。本实用新型对线条偏移的影响进行了补偿,若某一导电条偏移,部分重叠区域变小、耦合会变小;而同时另一部分重叠区域变大、耦合会变大,总耦合基本不变。这种导电条错位方式能给加工对位偏移提供一定的容差,提高良品率且对电性能影响不大。
附图说明
图1为本实用新型的耦合器原理图。
图2为本实用新型的耦合器结构示意图。
图3为具体实施例中LTCC片式3dB耦合器的封装示意图。
图4为具体实施例中LTCC片式3dB耦合器的线路叠放方式图。
其中,1-输入端口,2-直通端口,3-耦合端口,4-隔离端口,P1-输入端口电极,P2-直通端口电极,P3-耦合端口电极,P4-隔离端口电极,P5a-第一地电极,P5b-第二地电极,L1-第一耦合线,L1a-第一导电条,L1b-第二导电条,L2-第二耦合线,L2a-第三导电条,L2b-第四导电条,G1-第一地线层,G2-第二地线层,G3-第三地线层,V1-第一导体柱,V2-第二导体柱。
具体实施方式
下面结合附图并举实施例,对本实用新型进行详细描述。
如图1所示,两个相邻导电条的耦合原理为:
两个接地层之间设有两个导电条,间距为B。两个导电条的宽度为w,长度为L,间距为S,左右错开的距离为w0。其中,长度L为耦合器工作频率的波长的0.25倍,满足耦合条件。输入端口1外接电路,将电能传递给三个输出端口:直通端口2、耦合端口3和隔离端口4。耦合器工作时,由于电磁场的相互作用,导电条之间有功率耦合,组成一组耦合线。在本实施例中,当耦合线阻抗满足奇模阻抗为20.7Ω,偶模阻抗为120.7Ω时,即可实现外接电路的等效电阻50Ω系统的3dB耦合器。奇偶模阻抗与介质的介电常数、导电条宽度w、耦合线与接地层的距离相关。在本实用新型中,S=0.044mm,B=0.412mm,w=0.12mm,w0=40um,L=10.7mm。
如图2所示,本实用新型提出一种小型化叠层片式3dB耦合器,包括外壳、介质单片、表面电极、耦合线、接地层和导体柱。本实用新型中,器件尺寸为3.2mm×1.6mm×0.95mm。
耦合器的外壳为空心长方体,内部上下顺次堆叠介质单片,每个介质单片上设有一个导电条或一个接地层。介质单片的相对介电常数大于2.0,可以是多层印制电路板、低温共烧陶瓷(相对介电常数7.3)等。
如图3所示,表面电极贴在外壳上,焊接在电路板上与外部电路连接。表面电极包括输入端口电极P1、直通端口电极P2、耦合端口电极P3、隔离端口电极P4和地电极P5。输入端口电极P1、直通端口电极P2、耦合端口电极P3、隔离端口电极P4的任意一个都能够作为输入端,剩下三个电极也会随之产生相应的功能逻辑变化,且不会破坏元件原有的电路特性。
每组耦合线包括上下顺次堆叠的第一耦合线L1和第二耦合线L2。耦合线L1包括第一导电条L1a与第二导电条L1b。其中,第一导电条L1a与第二导电条L1b耦合,L1a和L1b位于相邻的两介质单片上,介质单片的厚度为0.044mm。第二耦合线L2包括第三括导电条L2a与第四导电条L2b。其中,第三导电条L2a与第四导电条L2b耦合,L2a和L2b位于相邻的两介质单片上。每个导电条是宽边带状线,长度为耦合器工作频率的波长的0.125倍,宽度为0.12mm,长度为10.7mm。
如图4所示,每一个导电条都以平面螺旋的方式固定在介质单片上。本实用新型通过双层耦合结构节省了布局空间,有利于实现产品小型化。
第一导电条L1a和第二导电条L1b的平面螺旋路径左右错开,上下叠放在一起,中间隔着一层介质单片。错开距离为预设值(本实用新型中为40um);第三导电条L2a与第四导电条L2b的平面螺旋路径左右错开,上下叠放在一起,中间隔着一层介质单片。错开距离为预设值(本实用新型中为40um)。导电条L1a的一端连接端口电极P1,另一端经导体柱V1连接导电条L2a;导电条L1b的一端连接耦合端口电极P3,另一端经导体柱V2连接导电条L2b。导体柱V1一端连接L1a,另一端穿过接地层和L2b所在介质单片,连接L2a;导体柱V2一端连接L1b,另一端穿过L1a所在介质单片和接地层,连接L2b。
第一接地层G1和第二接地层G3所在的介质单片外,其他介质单片均上开有令导体柱通过的通孔,通孔避开导电条和十字形金属屏蔽层。
本实用新型中,导体柱的直径为0.1mm,两个导体柱在相互靠近时,二者产生的磁耦合会增大,影响元件的各项电性能参数,相互远离时会将线路挤向器件边缘,使得走线变长,中心频率偏移。结合实验,导体柱间隔设置为0.4mm,避免上述缺点。
重合的区域影响耦合度,且在加工产品到叠片烧制时不可避免地会产生对位偏移,影响良品率。本实用新型对线条偏移的影响进行了补偿:若第二导电条L1b向左偏移,左侧部分重叠区域变小、耦合会变小;而同时右侧部分重叠区域变大、耦合会变大,总耦合基本不变。这种耦合线错位方式能给加工对位偏移提供一定的容差,提高良品率且对电性能影响不大。
每组耦合线两侧的介质单片上设置接地层,接地层连接地电极P5。接地层包括第一接地层G1、第二接地层G2和第三接地层G3。其中,G1和G2位于第二耦合线L2两侧;G2和G3位于第一耦合线L1两侧。为了控制传输线阻抗和耦合度,每个接地层上设有十字形金属屏蔽层,十字形金属屏蔽层上有方形网格镂空,区别于常规器件中的整层金属的接地层。这种屏蔽层可以减少耦合线路与接地平面之间电耦合,减少因此产生的寄生电容,同时保证屏蔽层的金属覆盖率,防止端口之间的隔离度变差。
地电极P5包括第一地电极P5a和第二地电极P5b;第一接地层G1的两侧分别与第一地电极P5a和第二地电极P5b连接;同理,第二接地层G2和第三接地层G3也与第一地电极P5a和第二地电极P5b连接。
当耦合线与屏蔽层相靠近时,耦合线的阻抗减小,当耦合线与屏蔽层的距离不一致时会使上下两段导电条的阻抗不相等,导致幅度不平衡恶化。因此,本实用新型的接地层在每一组耦合线的两侧对称分布。此处可以调节接地层所在介质单片的厚度,以达到要求。
测试结果显示,本实用新型在1.1GHz-1.9GHz范围内插入损耗不大于0.3dB,驻波不大于1.3,隔离度不小于23dB,幅度平衡不大于0.8dB,相位平衡不大于4°,插入损耗小且稳定性好。其尺寸也较小(3.2mm×1.6mm×0.95mm),可以进行贴片,方便使用。
综上所述,以上仅为本实用新型的较佳实施例而已,并非用于限定本实用新型的保护范围。凡在本实用新型的精神和原则之内,所作的任何修改、等同替换、改进等,均应包含在本实用新型的保护范围之内。

Claims (6)

1.一种小型化叠层片式3dB耦合器,其特征在于,包括外壳、介质单片、表面电极、耦合线、接地层和导体柱;
所述耦合器的外壳为空心长方体,内部上下顺次堆叠介质单片,介质单片上设有导电条或接地层;
所述表面电极贴在外壳上,包括输入端口电极P1、直通端口电极P2、耦合端口电极P3、隔离端口电极P4和地电极P5;
每组耦合线包括上下顺次堆叠的第一耦合线L1和第二耦合线L2;
第一耦合线L1中,第一导电条L1a与第二导电条L1b耦合,L1a和L1b位于相邻的两介质单片上;
第二耦合线L2中,第三导电条L2a与第四导电条L2b耦合,L2a和L2b位于相邻的两介质单片上;
每个导电条的长度为耦合器工作频率的波长的0.125倍;第一导电条L1a的一端连接端口电极P1,另一端经导体柱V1连接第三导电条L2a;第二导电条L1b的一端连接耦合端口电极P3,另一端经导体柱V2连接第四导电条L2b;导电条都以平面螺旋的方式固定在介质单片上;导体柱V1一端连接L1a,另一端穿过接地层和L2b所在介质单片,连接L2a;导体柱V2一端连接L1b,另一端穿过L1a所在介质单片和接地层,连接L2b;
每组耦合线两侧的介质单片上设置接地层,所述接地层连接地电极P5。
2.如权利要求1所述的耦合器,其特征在于,所述接地层包括第一接地层G1、第二接地层G2和第三接地层G3;其中G1和G2位于第二耦合线L2两侧;G2和G3位于第一耦合线L1两侧;每个接地层上设有十字形金属屏蔽层,十字形金属屏蔽层上有方形网格镂空。
3.如权利要求2所述的耦合器,其特征在于,所述地电极P5包括第一地电极P5a和第二地电极P5b;第一接地层G1的两侧分别与第一地电极P5a和第二地电极P5b连接;同理,第二接地层G2和第三接地层G3也与第一地电极P5a和第二地电极P5b连接。
4.如权利要求2或3所述的耦合器,其特征在于,接地层在每一组耦合线的两侧对称分布。
5.如权利要求1所述的耦合器,其特征在于,第一导电条L1a和第二导电条L1b的平面螺旋路径左右错开,错开距离为预设值;第三导电条L2a与第四导电条L2b的平面螺旋路径左右错开,错开距离为预设值。
6.如权利要求2所述的耦合器,其特征在于,除第一接地层G1和第二接地层G3所在的介质单片外,其他介质单片均上开有令导体柱通过的通孔,所述通孔避开导电条和十字形金属屏蔽层。
CN202221464371.1U 2022-06-13 2022-06-13 一种小型化叠层片式3dB耦合器 Active CN217956101U (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202221464371.1U CN217956101U (zh) 2022-06-13 2022-06-13 一种小型化叠层片式3dB耦合器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202221464371.1U CN217956101U (zh) 2022-06-13 2022-06-13 一种小型化叠层片式3dB耦合器

Publications (1)

Publication Number Publication Date
CN217956101U true CN217956101U (zh) 2022-12-02

Family

ID=84217188

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202221464371.1U Active CN217956101U (zh) 2022-06-13 2022-06-13 一种小型化叠层片式3dB耦合器

Country Status (1)

Country Link
CN (1) CN217956101U (zh)

Similar Documents

Publication Publication Date Title
JP2895005B2 (ja) ドップラーレーダモジュール
US7755447B2 (en) Multilayer balun, hybrid integrated circuit module, and multilayer substrate
US7183872B2 (en) Laminated balun transformer
JP4034787B2 (ja) 積層型バルントランス
EP1010209B1 (en) Narrow-band overcoupled directional coupler in multilayer package
WO2016163436A1 (ja) 複合伝送線路および電子機器
JPH05160614A (ja) チップ型方向性結合器
JP2002271111A (ja) 積層バラン素子
JPH05152814A (ja) チツプ型方向性結合器
KR100476561B1 (ko) 적층형 발룬 트랜스포머
JPH11219824A (ja) 表面実装型バラントランス
US8324981B2 (en) Composite balun
CN100530815C (zh) 传输线路装置
KR102444699B1 (ko) 도파관 슬롯 안테나
CN217956101U (zh) 一种小型化叠层片式3dB耦合器
US20130069736A1 (en) Baluns with imaginary commond-mode impedance
EP1042843B1 (en) Rf three-way combiner/splitter
US8497748B2 (en) Bandpass filter, wireless communication module and wireless communication device
CN214706206U (zh) 一种微型3dB电桥
JP3425065B2 (ja) 積層型誘電体フィルタ
CN218827800U (zh) 一种辐射臂折叠式小型化低频辐射单元及基站天线
JP4279695B2 (ja) アンテナ装置
JPH05243820A (ja) 方向性結合器
JP3495219B2 (ja) フィルタ
JP2004031601A (ja) 多層回路基板

Legal Events

Date Code Title Description
GR01 Patent grant
GR01 Patent grant