CN217606810U - 一种芯片封装体和电子装置 - Google Patents
一种芯片封装体和电子装置 Download PDFInfo
- Publication number
- CN217606810U CN217606810U CN202220812476.5U CN202220812476U CN217606810U CN 217606810 U CN217606810 U CN 217606810U CN 202220812476 U CN202220812476 U CN 202220812476U CN 217606810 U CN217606810 U CN 217606810U
- Authority
- CN
- China
- Prior art keywords
- chip
- pad
- chip package
- bonding pad
- package
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
Abstract
本申请公开了一种芯片封装体和电子装置,其中,该芯片封装体包括:间隔设置的第一焊盘和第二焊盘,第一焊盘的一侧面上设有第一槽体;第一芯片,设置在第一焊盘的一侧面上;导电层,设置在第一芯片上,以使第一芯片藉由导电层连接第二焊盘。通过上述方式,本申请中的芯片封装体通过在连接芯片的第一焊盘中设置第一槽体,以能够有效提升芯片通过第一焊盘对应实现的通流能力,进而增加了封装的可靠性。
Description
技术领域
本申请涉及芯片封装技术领域,尤其是涉及一种芯片封装体和电子装置。
背景技术
扇出板级封装技术作为先进封装的一种,目前已在分立式器件中得到大规模应用,但就目前封装方案得到的产品而言,且散热性及通流能力尚还需要进一步提升,针对这些问题需要采用一种全新的结构来提高产品可靠性。
其中,如图1所示,图1是现有技术中芯片封装体的结构示意图。由此可知,该芯片封装体中的芯片是直接焊接在底面铜凸台上,并通过激光钻孔的方式在芯片上方及右侧焊盘上钻出盲孔,然后镀上铜形成互联。因此,不可避免的会存在一些结构上的缺陷,比如,芯片与底部焊盘的连接层只有一个盲孔,这大大限制了整体器件的通流能力,以致于将降低产品的整体使用寿命;芯片封装方式单一,受限较大。
实用新型内容
本申请提供了一种芯片封装体和电子装置,以解决现有技术中的芯片封装体通流能力较差,可靠性较低的问题。
为解决上述技术问题,本申请采用的一个技术方案是:提供一种芯片封装体,其中,该芯片封装体包括:间隔设置的第一焊盘和第二焊盘,第一焊盘的一侧面上设有第一槽体;第一芯片,设置在第一焊盘的一侧面上;导电层,设置在第一芯片上,以使第一芯片藉由导电层连接第二焊盘。
其中,芯片封装体还包括第二芯片,第二芯片设置在第二焊盘上,导电层设置在第一芯片和第二芯片上,以使第一芯片藉由导电层和第二芯片连接第二焊盘。
其中,第二焊盘的中部位置还设有第二槽体,第二槽体与第二芯片不连接。
其中,第二焊盘背离第二芯片的一侧面上还设有第二槽体,第二槽体的深度小于第二焊盘的厚度。
其中,第二焊盘面向第二芯片的一侧面的面积等于第二芯片的横截面的面积。
其中,导电层还包括第一导电柱、第二导电柱以及连接体,第一导电柱和第二导电柱分别设置在第一芯片和第二芯片上,连接体设置在第一导电柱和第二导电柱上。
其中,第一槽体的深度小于第一焊盘的厚度。
其中,第一槽体的横截面的面积不小于第一芯片横截面的面积的三分之一。
其中,芯片封装体还包括散热片,散热片设置在导电层上。
为解决上述技术问题,本申请采用的又一个技术方案是:提供一种电子装置,包括外壳和连接于外壳的芯片封装体,其中,该芯片封装体为上述任一项所述的芯片封装体。
本申请的有益效果是:区别于现有技术的情况,本申请提供的芯片封装体中的第一芯片设置在其第一焊盘的一侧面上,且该第一焊盘的一侧面上设有第一槽体,而导电层又设置在第一芯片上,以使第一芯片能够藉由导电层连接第二焊盘,从而能够通过在连接第一芯片的第一焊盘中设置第一槽体,以有效提升第一芯片通过第一焊盘与外部电路,或外部元件对应实现的通流能力,进而增加了封装的可靠性,并提升了相应的产品的使用寿命。
附图说明
为了更清楚地说明本申请实施例中的技术方案,下面将对实施例描述中所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图仅仅是本申请的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其他的附图,其中:
图1是现有技术中芯片封装体的结构示意图;
图2是本申请芯片封装体第一实施例的结构示意图;
图3是本申请芯片封装体第二实施例的结构示意图;
图4是本申请电子装置一实施例的结构示意图。
具体实施方式
为使本申请解决的技术问题、采用的技术方案和达到的技术效果更加清楚,下面将结合附图对本申请实施例的技术方案作进一步的详细描述。
在本文中提及“实施例”意味着,结合实施例描述的特定特征、结构或特性可以包含在本申请的至少一个实施例中。在说明书中的各个位置出现该短语并不一定均是指相同的实施例,也不是与其它实施例互斥的独立的或备选的实施例。本领域技术人员显式地和隐式地理解的是,本文所描述的实施例可以与其它实施例相结合。
请参阅图2,图2是本申请芯片封装体第一实施例的结构示意图。在本实施例中,该芯片封装体10包括:第一焊盘11、第二焊盘12、第一芯片13、以及导电层14。
其中,该第一焊盘11和第二焊盘12具体指的是芯片封装体10中用于与外部元件,或外部电路实现电连接的焊接引脚,并用于电连接于芯片封装体1010内部的各设计线路层,以能够对应实现相应的电路逻辑。且为方便于芯片封装体10的对外连接,第一焊盘11和第二焊盘12具体是间隔设置在芯片封装体10的一侧面上。
具体地,芯片封装体10中的第一芯片13进一步设置在第一焊盘11的一侧面上,以通过第一焊盘11与外部元件,或外部电路实现电连接。
且在本实施例中,该第一焊盘11的面向第一芯片13的一侧面上还设有第一槽体,而该第一槽体具体可以对应于第一芯片13的中部位置,以能够在与第一芯片13实现连接的同时,还能够为第一芯片13提供稳定的支撑作用。
另外,通过在连接第一芯片13的第一焊盘11中设置第一槽体,还能够有效增加第一芯片13与第一焊盘11实现电连接的接触面积,也方便于第一芯片13的引脚与第一焊盘11进行连接,以提升第一芯片13通过第一焊盘11与外部电路,或外部元件对应实现的通流能力,进而增加了封装的可靠性,并提升了相应的产品的使用寿命。
进一步地,导电层14又对应设置在第一芯片13背离第一焊盘11的一侧面上,以使第一芯片13能够藉由导电层14连接至第二焊盘12,进而完整的与外部元件,或外部电路实现电连接。
在一实施例中,该导电层14具体还可以包括第一导电柱141、第二导电柱142以及导电体,第一导电柱141和第二导电柱142分别设置在第二焊盘12和第一芯片13背离第一焊盘11的一侧面上。
且第一导电柱141和第二导电柱142远离第一焊盘11和第二焊盘12的一侧面具体可以是位于同一平面上,以使导电体可以对应位于同一平面层,而具体可以通过一覆铜板进行图案化处理或同层电镀得到,而无需在相应的第一芯片13上开设盲孔,以通过沉铜、电镀等任意合理的工艺流程形成相应的线路层连接第二焊盘12,也便能够有效减少第一芯片13背离第一焊盘11一侧的盲孔的数量,进而能够减少小尺寸的第一芯片13所存在的钻孔偏位的问题。
且通过减少相应的工艺流程,也能够有效降低相应芯片封装体10的制做成本,而第一导电柱141和第二导电柱142的存在,使得芯片封装体10的电流整体承受能力也能够得以增加。
可选地,第一导电柱141和第二导电柱142具体可以是铜柱或铝柱或其他任一合理的导电材料柱,本申请对此不做限定。
在另一实施例中,在芯片封装体10中还对应形成有包封第一芯片13的第一绝缘层16,而在该第一绝缘层16上还对应第二焊盘12以及第一芯片13背离第一焊盘11的一侧面上分别形成有一通孔。且导电层14具体是设置在该通孔的孔壁和底部以及部分第一绝缘层16上的电镀铜层,或其他任一合理的导电材料层,以能够通过该导电层14使第一芯片13能够与第二焊盘12实现连接。
在一实施例中,第一焊盘11中的第一槽体的深度具体可以小于第一焊盘11的厚度,也即该第一槽体具体为一盲槽,以能够方便于第一焊盘11的制做,并保证第一焊盘11能够较好的通流能力。
而在其他实施例中,该第一槽体的深度还可以等于第一焊盘11的厚度,也即该第一槽体还可以为通槽,本申请对此不做限定。
在一实施例中,第一焊盘11中的第一槽体的横截面的面积,也即第一槽体的开口面积不小于第一芯片13横截面的面积的三分之一,以保证第一焊盘11能够较好的通流能力。
在一实施例中,芯片封装体10还包括散热片18,比如,陶瓷散热片18或其他任一合理材质的散热材料件,且该散热片18具体设置在导电层14上,以能够更好地对第一芯片13进行散热,而有效提升芯片封装体10的整体散热性能,以及相应产品的使用寿命。
在一实施例中,芯片封装体10还包括第一绝缘层16和第二绝缘层17,而第一芯片13和导电层14具体是包封于第一绝缘层16中,而第二绝缘层17具体设置于第一绝缘层16面向第一焊盘11的一侧,并填充在第一凹槽中。
请参阅图3,图3是本申请芯片封装体第二实施例的结构示意图。本实施例中的芯片封装体与图2中本申请提供的芯片封装体第一实施例的区别在于,芯片封装体20还包括第二芯片25。
可理解的是,在电路板产品中,通常可能会存在有多个芯片,且具体包括有正装芯片和倒装芯片同时需要进行封装时,为有效减少电路板产品,也即芯片封装体20中焊盘的总数量及对应每一焊盘设置的盲孔的数量,还可以将其中一个正装芯片与另一个倒装芯片进行整合,以相互配合设计出相应的焊盘架构。
需说明的是,正装芯片结构:正装芯片是最早出现的芯片结构,该结构中从上至下依次为:电极,P型半导体层,发光层,N型半导体层和衬底,该结构中PN结处产生的热量需要经过蓝宝石衬底才能传导到热沉,蓝宝石衬底较差的导热性能导致该结构导热性能较差,从而降低了芯片的发光效率和可靠性。
倒装芯片结构:倒装芯片结构从上至下依次为蓝宝石衬底、N型半导体层,发光层,P型半导体层和电极,与正装结构相比,该结构中PN结处产生的热量不经过衬底即可直接传导到热沉,因而散热性能良好,芯片发光效率和可靠性较高;倒装结构中,P电极和N电极均处于底面,避免了对出射光的遮挡,芯片出光效率较高;此外,倒装芯片电极之间距离较远,可减小电极金属迁移导致的短路风险。
具体地,在本实施例中,芯片封装体20中的第一芯片23具体可以是正装芯片,而第二芯片25对应为倒装芯片,且第二芯片25具体设置在第二焊盘22上,而导电层24设置在第一芯片23和第二芯片25上,以使第一芯片23能够藉由导电层24和第二芯片25连接至第二焊盘22,进而使第一芯片23和第二芯片25均能够通过第一焊盘21和第二焊盘22实现与外部电路,或外部元件实现电连接。
由此可知,相较于第一芯片23和第二芯片25均分别对应设置两个焊盘,以分别独立进行外部电路,或外部元件的电连接,在通过导电层24将第一芯片23与第二芯片25实现连接后,以共用第一焊盘21和第二焊盘22,能够有效减少芯片封装体20焊盘的总数量,进而也减少了对应焊盘设计的盲孔及线路层的数量,并降低了芯片封装体20的制造成本。
在一实施例中,第二焊盘22的中部位置还设有第二槽体,且该第二槽体与第二芯片25不连接,也即该第二槽体具体与第二芯片25间隔设置,而使第二芯片25背离导电层24的一侧面均与第二焊盘22的导电部连接,以满足倒装芯片的引脚连接需求,且还能够通过第二槽体实现更好的通流性能。
可选地,第二焊盘22背离第二芯片25的一侧面上还设有第二槽体,第二槽体的深度小于第二焊盘22的厚度。
可选地,第二焊盘22面向第二芯片25的一侧面的面积等于第二芯片25的横截面的面积,也即第二焊盘22整体贴设在第二芯片25的一侧面上。
可选地,第一焊盘21面向第一芯片23的一侧面的面积等于第一芯片23的横截面的面积,也即第一芯片23在第一焊盘21背离第一芯片23的一侧面上的投影与第一焊盘21重合。
而在其他实施例中,第二焊盘22面向第二芯片25的一侧面的面积还可以大于或小于第二芯片25的横截面的面积,且第一焊盘21面向第一芯片23的一侧面的面积还可以大于或小于第一芯片23的横截面的面积,而具体可以由芯片封装体20的实际架构设计确定,本申请对此不做限定。
在一实施例中,导电层24还包括第一导电柱241、第二导电柱242以及连接体243,且第一导电柱241和第二导电柱242分别设置在第一芯片23和第二芯片25上,而连接体243又进一步设置在第一导电柱241和第二导电柱242上。
且第一导电柱241和第二导电柱242远离第一芯片23和第二芯片25的一侧面具体可以是位于同一平面上,以使导电体可以对应位于同一平面层,而具体可以通过一覆铜板进行图案化处理或同层电镀得到,而无需在相应的第一芯片23和第二芯片25上开设盲孔,以通过沉铜、电镀等任意合理的工艺流程形成相应的线路层连接第一芯片23和第二芯片25,也便能够有效减少第一芯片23和第二芯片25背离第一焊盘21和第二焊盘22一侧的盲孔的数量,进而能够有效减少小尺寸的第一芯片23和/或第二芯片25所存在的钻孔偏位的问题。
且通过减少相应的工艺流程,也能够有效降低相应芯片封装体20的制做成本,而第一导电柱241和第二导电柱242的存在,使得芯片封装体20的电流整体承受能力也能够得以增加。
可选地,第一导电柱241和第二导电柱242具体可以是铜柱或铝柱或其他任一合理的导电材料柱,本申请对此不做限定。
在一实施例中,芯片封装体20还包括第一绝缘层26和第二绝缘层27,而第一芯片23、第二芯片25以及导电层24具体是包封于第一绝缘层26中,而第二绝缘层27具体设置于第一绝缘层26面向第一焊盘21的一侧,并填充在第一焊盘21的第一凹槽和第二焊盘22的第二凹槽中。
在一实施例中,芯片封装体20还包括散热片28,比如,陶瓷散热片28或其他任一合理材质的散热材料件,且该散热片28具体设置在导电层24上,以能够更好地对第一芯片23进行散热,而有效提升芯片封装体20的整体散热性能,以及相应产品的使用寿命。
另外,本申请还提供了一种电子装置,请参阅图4,图4是本申请电子装置一实施例的结构示意图。其中,该电子装置31包括外壳311和连接于外壳311的芯片封装体312。需要说明的是,本实施例所阐述的芯片封装体312为上述实施例中任一项所阐述的芯片封装体10或芯片封装体20,在此就不再赘述。
区别于现有技术的情况,本申请提供的芯片封装体中的第一芯片设置在其第一焊盘的一侧面上,且该第一焊盘的一侧面上设有第一槽体,而导电层又设置在第一芯片上,以使第一芯片能够藉由导电层连接第二焊盘,从而能够通过在连接第一芯片的第一焊盘中设置第一槽体,以有效提升第一芯片通过第一焊盘与外部电路,或外部元件对应实现的通流能力,进而增加了封装的可靠性,并提升了相应的产品的使用寿命。
以上所述仅为本申请的实施例,并非因此限制本申请的专利范围,凡是利用本申请说明书及附图内容所作的等效结构或等效流程变换,或直接或间接运用在其他相关的技术领域,均同理包括在本申请的专利保护范围内。
Claims (10)
1.一种芯片封装体,其特征在于,所述芯片封装体包括:
间隔设置的第一焊盘和第二焊盘,所述第一焊盘的一侧面上设有第一槽体;
第一芯片,设置在所述第一焊盘的一侧面上;
导电层,设置在所述第一芯片上,以使所述第一芯片藉由所述导电层连接所述第二焊盘。
2.根据权利要求1所述的芯片封装体,其特征在于,
所述芯片封装体还包括第二芯片,所述第二芯片设置在所述第二焊盘上,所述导电层设置在所述第一芯片和所述第二芯片上,以使所述第一芯片藉由所述导电层和所述第二芯片连接所述第二焊盘。
3.根据权利要求2所述的芯片封装体,其特征在于,
所述第二焊盘的中部位置还设有第二槽体,所述第二槽体与所述第二芯片不连接。
4.根据权利要求2所述的芯片封装体,其特征在于,
所述第二焊盘背离所述第二芯片的一侧面上还设有第二槽体,所述第二槽体的深度小于所述第二焊盘的厚度。
5.根据权利要求4所述的芯片封装体,其特征在于,
所述第二焊盘面向所述第二芯片的一侧面的面积等于所述第二芯片的横截面的面积。
6.根据权利要求2所述的芯片封装体,其特征在于,
所述导电层还包括第一导电柱、第二导电柱以及连接体,所述第一导电柱和所述第二导电柱分别设置在所述第一芯片和所述第二芯片上,所述连接体设置在所述第一导电柱和第二导电柱上。
7.根据权利要求1-6中任一项所述的芯片封装体,其特征在于,
所述第一槽体的深度小于所述第一焊盘的厚度。
8.根据权利要求1-6中任一项所述的芯片封装体,其特征在于,
所述第一槽体的横截面的面积不小于所述第一芯片横截面的面积的三分之一。
9.根据权利要求1-6中任一项所述的芯片封装体,其特征在于,
所述芯片封装体还包括散热片,所述散热片设置在所述导电层上。
10.一种电子装置,包括外壳和连接于所述外壳的芯片封装体,其特征在于,所述芯片封装体为如权利要求1-9中任一项所述的芯片封装体。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202220812476.5U CN217606810U (zh) | 2022-04-07 | 2022-04-07 | 一种芯片封装体和电子装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202220812476.5U CN217606810U (zh) | 2022-04-07 | 2022-04-07 | 一种芯片封装体和电子装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN217606810U true CN217606810U (zh) | 2022-10-18 |
Family
ID=83565946
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202220812476.5U Active CN217606810U (zh) | 2022-04-07 | 2022-04-07 | 一种芯片封装体和电子装置 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN217606810U (zh) |
-
2022
- 2022-04-07 CN CN202220812476.5U patent/CN217606810U/zh active Active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN108447857B (zh) | 三维空间封装结构及其制造方法 | |
US8916958B2 (en) | Semiconductor package with multiple chips and substrate in metal cap | |
TW201631722A (zh) | 功率轉換電路的封裝模組及其製造方法 | |
JP2006203195A (ja) | 窒化ガリウム半導体デバイス用のパッケージ | |
KR20120031121A (ko) | 패키지 기판 및 이것을 이용한 모듈 및 전기/전자 기기 | |
US20070035036A1 (en) | Semiconductor device, laminated semiconductor device, and wiring substrate | |
US7157292B2 (en) | Leadframe for a multi-chip package and method for manufacturing the same | |
JP2000294723A (ja) | 積層型半導体装置およびその製造方法 | |
WO2022110936A1 (zh) | 一种功率元件封装结构及其制备方法 | |
TWI748371B (zh) | 發光裝置 | |
WO2011136446A1 (en) | Optical package and method of manufacturing the same | |
CN217606810U (zh) | 一种芯片封装体和电子装置 | |
CN116487356A (zh) | 包括芯片-基板复合半导体装置的半导体封装 | |
CN212676248U (zh) | 一种双面散热的半导体堆叠封装结构 | |
CN212659822U (zh) | 热电分离的基板结构及封装结构 | |
US7023082B2 (en) | Semiconductor package and manufacturing method thereof | |
KR20010073345A (ko) | 적층 패키지 | |
CN206789535U (zh) | 一种电力电子器件的扇出型封装结构 | |
JP3753629B2 (ja) | 発光装置 | |
CN218647917U (zh) | 一种功率模块 | |
CN217768368U (zh) | 一种贴片式so8j半导体芯片的封装结构 | |
CN218647940U (zh) | 一种功率模块 | |
CN220796789U (zh) | 一种实现控制芯片和led发光芯片集成的叠层封装结构 | |
CN116705726B (zh) | 一种免焊模块封装结构及其双面散热模块封装结构 | |
CN220710309U (zh) | 一种toll封装引线框架 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
GR01 | Patent grant | ||
GR01 | Patent grant |