CN217405410U - 一种tvs二极管表层钝化结构 - Google Patents
一种tvs二极管表层钝化结构 Download PDFInfo
- Publication number
- CN217405410U CN217405410U CN202221293944.9U CN202221293944U CN217405410U CN 217405410 U CN217405410 U CN 217405410U CN 202221293944 U CN202221293944 U CN 202221293944U CN 217405410 U CN217405410 U CN 217405410U
- Authority
- CN
- China
- Prior art keywords
- film layer
- layer
- silicon
- silicon substrate
- tvs diode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Formation Of Insulating Films (AREA)
Abstract
本实用新型提供一种TVS二极管表层钝化结构，在硅基体的单面或双面的台面造型区包含有玻璃层；在所述硅基体与所述玻璃层之间构造有保护层，所述保护层至少包含多晶硅膜层，且在所述多晶硅膜层与所述硅基体之间、以及在所述多晶硅膜层与所述玻璃层之间均构造有二氧化硅膜层。本实用新型一种TVS二极管表层钝化结构，这种双重钝化保护结构使器件绝对与外界环境隔绝，确保器件具有良好的高可靠性、化学稳定性及高温特性；同时这一结构具有低漏电、高传导性，可最大限度地提升IPP能力，以降低表面电场的影响。
Description
技术领域
本实用新型属于半导体器件表面内钝化技术技术领域，尤其是涉及一种TVS二极管表层钝化结构。
背景技术
半导体稳压管表面内钝化结构，在行业内通常采用简单的、单层的玻璃层，做为半导体器件表面覆盖保护介质膜，其虽然工艺简单、成本较低，但其固定和阻止有害杂质(钠离子，金属离子等)对器件表面的沾污能力，封装后的热稳定性和可靠性较差。随着成品封装对半导体整流器件可靠性的不断需求，需要有一种便于实施批量生产、批次一致性好、成本适中、可靠性高的表面内钝化结构。
实用新型内容
本实用新型提供一种TVS二极管表层钝化结构，解决了现有技术无法在封装温度变化过程后、且长期有效地阻止有害杂质(钠离子，金属离子等)对器件表面的沾污、钝化膜厚度均匀性差的技术问题。
为解决至少一个上述技术问题，本实用新型采用的技术方案是：
一种TVS二极管表层钝化结构，在硅基体的单面或双面的台面造型区包含有玻璃层；在所述硅基体与所述玻璃层之间构造有保护层，所述保护层至少包含多晶硅膜层，且在所述多晶硅膜层与所述硅基体之间、以及在所述多晶硅膜层与所述玻璃层之间均构造有二氧化硅膜层。
进一步的，置于所述多晶硅膜层与所述硅基体之间的所述二氧化硅膜层为掺氯的二氧化硅所形成的构造层；
所述多晶硅膜层为具有半绝缘多晶硅的构造层；
置于所述多晶硅膜层与所述玻璃层之间的所述二氧化硅膜层为掺氮的二氧化硅所形成的构造层。
进一步的，构造于所述多晶硅膜层与所述硅基体之间的所述二氧化硅膜层的厚度小于所述多晶硅膜层的厚度。
进一步的，构造于所述多晶硅膜层与所述硅基体之间的所述二氧化硅膜层的厚度为1000-3000A。
进一步的，所述多晶硅膜层的厚度为5000-10000A。
进一步的，配置于所述多晶硅膜层与所述玻璃层之间的所述二氧化硅膜层的厚度大于配置在所述多晶硅膜层与所述硅基体之间的所述二氧化硅膜层的厚度，且小于所述多晶硅膜层的厚度。
进一步的，配置于所述多晶硅膜层与所述玻璃层之间的所述二氧化硅膜层的厚度为2000-5000A。
进一步的，在所述玻璃层远离所述保护层的一侧还构造有阻焊环膜层。
进一步的，对于单向TVS二极管，所述台面造型区被构造在所述硅基体的单侧，在设有所述台面造型区的所述硅基体的一侧中的相邻所述玻璃层之间、以及未设有所述台面造型区的所述硅基体的一侧中均构造有金属膜层。
进一步的，对于双向TVS二极管，所述台面造型区被构造在所述硅基体的两侧，在每侧中具有所述台面造型区的所述硅基体中的相邻所述玻璃层之间均构造有金属膜层。
采用本实用新型设计的一种TVS二极管表层钝化结构，在单向TVS二极管或双向二极管中的台面造型区，在玻璃层和硅基体之间再增加特殊的钝化保护层，其中保护层包括掺氯的二氧化硅膜层、半绝缘的多晶硅膜层以及掺氮的二氧化硅膜层，这种双重钝化保护结构使器件绝对与外界环境隔绝，确保器件具有良好的高可靠性、化学稳定性及高温特性；同时这一结构具有低漏电、高传导性，可最大限度地提升IPP能力，以降低表面电场的影响。
附图说明
图1是本实用新型一实施例的一种单向TVS二极管表层钝化结构的示意图；
图2是本实用新型一实施例的一种单向TVS二极管表层钝化结构的示意图；
图3是本实用新型一实施例的一种双向TVS二极管表层钝化结构的示意图；
图4是本实用新型一实施例的一种双向TVS二极管表层钝化结构的示意图。
图中：
10、硅基体 11、硅片 12、扩散层
20、台面造型区 30、保护层 31、二氧化硅膜层一
32、二氧化硅膜层二 33、多晶硅膜层 40、玻璃层
50、阻焊环膜层 60、金属膜层
具体实施方式
下面结合附图和具体实施例对本实用新型进行详细说明。
实施例一：
本实施例提出一种单向TVS二极管表层钝化结构，如图1所示，该结构为N型单向TVS二极管，硅基体10包括三层，本体硅片11及设置在硅片两侧的P+扩散层12和N+扩散层12，本体硅片11为N型原始硅片BBr3。台面造型区20设置在靠近P+扩散层12的一侧，在硅基体10中的台面造型区20内要涂覆一层光阻玻璃层40，但在硅基体10与玻璃层40之间构造有保护层30，保护层30至少包含多晶硅膜层33，且在多晶硅膜层33与硅基体10之间还生长一层二氧化硅膜层一31、以及在多晶硅膜层33与玻璃层40之间还生长有一层二氧化硅膜层二32。
具体地，多晶硅膜层33为具有半绝缘的多晶硅的构造层；设置在多晶硅膜层33与硅基体10之间的二氧化硅膜层一31为掺氯的二氧化硅所形成的构造层；置于多晶硅膜层33与玻璃层40之间的二氧化硅膜层二32为掺氮的二氧化硅所形成的构造层。
二氧化硅膜层一31是硅基体10在石英管中掺氯氧化的氧化硅，在掺氯氧化时反应产物有H2O，可加速氧化。通入的氯积累在Si-SiO2界面附近，氯与硅反应生成氯硅化物，氯硅化物稳定性差，在有氧的情况下易转变成SiO2，因此，氯起了氧与硅反应的催化剂的作用。而且掺氯氧化能消除钠离子的沾污，提高器件的电性能和可靠性；这是由于在热氧化过程中掺入氯会使氧化层中含有一定量的氯原子，从而可以减少钠离子沾污，钝化SiO2中钠离子的活性，抑制或消除热氧化缺陷，改善击穿特性(IR)，提高可靠性和稳定性。
进一步的，在掺氯的二氧化硅膜层一31的基础上再生长一层多晶硅膜层33。多晶硅膜层33是采用LPCVD低压化学气相沉积法制成的；在制备过程中，多晶硅氧化硅的单次加工中，单片上膜层之间的均匀性被控制在5％以内，具有批量生产的实用性和成本可控性。多晶硅膜有着超高致密性、超强硬度、异常稳定的化学特性及优秀的离子与水汽阻挡能力，再敷盖上特殊的玻璃钝化材料制成的光阻玻璃层40，使击穿集中在硅材料体内，从而最大限度的提升了击穿的电压、降低了表面电场的影响。多晶硅膜层33可增加二氧化硅的粘附性能和牢度，在本实施例中，多晶硅是单质硅的一种形态，熔融的单质硅在过冷条件下凝固时原子以金刚石晶格形态排列成许多晶核，如这些晶核长成晶面取向不同的晶粒，则这些晶粒结合起来，就结晶成多晶硅。所以单晶硅和多晶硅两种同质物质保证了优异的生长吻合性和粘附力。还有，采用LPCVD低压化学气相沉积法生长的多晶硅膜层33，又因其晶核长成晶面取向不同，所以在形貌上形成“毛面”，有助于增加二氧化硅膜的结合和粘附力；同时，在电学性质方面，多晶硅晶体几乎没有导电性，具有半绝缘性，所以并不对钝化层的电性带来漏电风险。
再在多晶硅膜层33的基础上生长一层二氧化硅膜层二32，其中，二氧化硅膜层二32是在低压下采用硅烷和一氧化二氮混合生成的二氧化硅膜层二32。进而采用氮化硅获得的二氧化硅膜层32可固定和阻止有害杂质如钠离子、金属离子等进入多层复合表面内钝化结构；还有，二氧化硅膜层32是惰性介质，介质特性优于直接采用玻璃的二氧化硅性质膜，抗钠能力强，热稳定性好，能明显提高器件的可靠性和稳定性。
进一步的，构造于多晶硅膜层33与硅基体10之间的二氧化硅膜层二31的厚度小于多晶硅膜层33的厚度。
优选地，构造于多晶硅膜层33与硅基体10之间的二氧化硅膜层一31的厚度为1000-3000A；多晶硅膜层33的厚度为5000-10000A。
进一步的，配置于多晶硅膜层33与玻璃层40之间的二氧化硅膜层二32的厚度大于配置在多晶硅膜层33与硅基体10之间的二氧化硅膜层一31的厚度，且小于多晶硅膜层33的厚度。
进一步的，配置于多晶硅膜层33与玻璃层40之间的二氧化硅膜层二32的厚度为2000-5000A。
进一步的，在玻璃层40远离保护层30的一侧还构造有阻焊环膜层50。
进一步的，对于单向TVS二极管，台面造型区20被构造在硅基体10的单侧，在设有台面造型区20的硅基体10的一侧中的相邻玻璃层40之间、以及未设有台面造型区20的硅基体10的一侧中均构造有金属膜层60。具体地，在相邻两个台面造型区20之间的阻焊环膜层50之间，还设有一层金属膜层60，也即是靠近P+扩散层12一侧的金属膜层60是位于复合多层钝化区之间的金属膜层。并在硅基体10靠近N+扩散层12的一侧还设有位于另一侧电极引出端的金属膜层60。
其中，玻璃层40为采用特殊的玻璃粉配制成光阻浆液，可用光阻法均匀的附在台面造型沟槽内的氧化硅薄膜上，经过高温烧结而制成的构造层。阻焊环膜层50是通过LPCVD低压化学气相沉积法生LTO薄膜。位于硅基体10两侧的金属膜层60是通过选择性光刻以及选择性腐蚀开出待金属化的电极窗口，然后用化学镀镍金技术，形成与硅表面接触良好的金属构造层。
本实施例中的结构使击穿集中在硅基体10内，从而最大限度的提升了击穿的电压、降低了表面电场的影响。在器件处于反向偏置的状态下，P型面的负电荷等于N型面的正电荷。由于PN结的台面造型区20处被腐蚀成斜坡状，使耗尽层在台面造型区20的表面被拉伸，从而明显地降低了表面电场的影响。当击穿产生时，击穿并不在器件表面而在硅基体10内。低漏电、高传导性的优化组合结构正是采用本实施例中的这种结构，将表面电场影响降到最低，结合选取低电阻率的硅材料来实现的。此外，掺氯的二氧化硅膜层一31、多晶硅膜层33和含氮的二氧化硅膜层二32作为保护层30，再在保护层30钝化膜上增加一层致密的超纯钝化玻璃层40，这种双重钝化的保护结构使器件完全与外界环境隔绝，确保了器件的高可靠性、化学稳定性、及其优秀的高温特性。再加上器件结构的合理设计，使得PN结击穿电压十分稳定。钝化后设计的LTO阻焊环膜层50，器件的两面用的化学镀镍的金属膜层60，再经合金法处理，使得金属与硅表面产生良好的欧姆接触，从而确保了在器件封装时具有高稳定性和高可靠性，适合在各领域应用。
实施例二：
如图2所示，该结构为单向TVS二极管。与实施例一相比，本实施例中最大的区别在于硅基体10的结构的不同。具体地，硅基体10包括P型规格的本体硅片11，本体硅片11为P型原始硅片POCL3；且仅在本体硅片11的单侧设置N+的扩散层12，并台面造型区20仅位于靠近N+扩散层12的一侧；其它结构均相同。
实施例三：
如图3所述，该结构为双向TVS二极管。与实施例一相比，本实施例中最大的区别在于硅基体10和台面造型区20的位置不同；其中，台面造型区20分设在硅基体10的两侧面且N型硅基体10的结构；相应地，保护层30、玻璃层40、阻焊环膜层50及金属膜层60也分设在硅基体10的两侧面。
在本实施例中，硅基体10包括N型本体硅片11及设置在硅片11两侧的P+扩散层12，硅片11两侧的P+扩散层12均相同。
相应地，台面造型区20分设在硅基体10的两侧面，且每个台面造型区20上的结构都相同，都包括一个保护层30，并在保护层30的上方依次设有玻璃层40和阻焊环膜层50。
对于双向TVS二极管，台面造型区20被构造在硅基体10的两侧，在每侧中具有台面造型区20的硅基体10中的相邻的玻璃层40之间均构造有金属膜层60。也就是，在相邻的台面造型区20之间的P+扩散层12外侧均设有一层金属膜层60。
实施例四：
如图3所述，该结构为双向TVS二极管。与实施例三相比，本实施例中最大的区别在于硅基体10的不同。具体地，硅基体10包括P型本体硅片11及设置在硅片11两侧的N+扩散层12。
一种TVS二极管表层钝化结构的制备工艺，制造如上任一项所述的钝化结构，步骤包括：
在硅基体10中的台面造型区20上，制备玻璃层40之前先制备保护层30，在制备保护层30时，
构造在多晶硅膜层33和硅基体10之间的二氧化硅膜层一31是高温下在水和氧气中掺氯氧化后制成，其中，生长温度为900-1250℃，生长时间为60-180min。
构造在多晶硅膜层33与玻璃层40之间的二氧化硅膜层二是在低压下硅烷与一氧化二氮氧化后制成，其中，生长温度为700-800℃，生长时间为60-120min，压力范围为300-500mtt。
进一步的，多晶硅膜层33是采用低压化学气相沉积法制成，是在掺有氯的二氧化硅层上生长一层多晶硅，其生长温度为600-700℃，生长时间为60-120min。
进一步的，玻璃层40为采用特殊的玻璃粉配制成光阻浆液，可用光阻法均匀的附在台面造型沟槽内的氧化硅薄膜上，经过高温烧结而制成的构造层。制备玻璃层40所需的玻璃粉的颗粒不大于10μm；且制备所述阻焊环膜层时所需的温度为300-500℃，时间为30-90min。
进一步的，硅基体10包括P型硅片或N型硅片，其中，P型硅片本体为POCL3，N型硅片本体为BBr3。
阻焊环膜层50是通过LPCVD低压化学气相沉积法生LTO薄膜，生长温度为300-500℃，时间为30-90min。
金属膜层60是通过选择性光刻以及选择性腐蚀开出待金属化的电极窗口，然后用化学镀镍金技术，形成与硅表面接触良好的金属构造层。
采用本实用新型设计的一种TVS二极管表层钝化结构及其制备工艺，在单向TVS二极管或双向二极管中的台面造型区，在玻璃层和硅基体之间再增加特殊的钝化保护层，其中保护层包括掺氯的二氧化硅膜层、半绝缘的多晶硅膜层以及掺氮的二氧化硅膜层，这种双重钝化保护结构使器件绝对与外界环境隔绝，确保器件具有良好的高可靠性、化学稳定性及高温特性；同时这一结构具有低漏电、高传导性，可最大限度地提升IPP能力，以降低表面电场的影响。
以上对本实用新型的实施例进行了详细说明，所述内容仅为本实用新型的较佳实施例，不能被认为用于限定本实用新型的实施范围。凡依本实用新型申请范围所作的均等变化与改进等，均应仍归属于本实用新型的专利涵盖范围之内。
Claims (10)
1.一种TVS二极管表层钝化结构，其特征在于，在硅基体的单面或双面的台面造型区包含有玻璃层；在所述硅基体与所述玻璃层之间构造有保护层，所述保护层至少包含多晶硅膜层，且在所述多晶硅膜层与所述硅基体之间、以及在所述多晶硅膜层与所述玻璃层之间均构造有二氧化硅膜层。
2.根据权利要求1所述的一种TVS二极管表层钝化结构，其特征在于，置于所述多晶硅膜层与所述硅基体之间的所述二氧化硅膜层为掺氯的二氧化硅所形成的构造层；
所述多晶硅膜层为具有半绝缘多晶硅的构造层；
置于所述多晶硅膜层与所述玻璃层之间的所述二氧化硅膜层为掺氮的二氧化硅所形成的构造层。
3.根据权利要求1或2所述的一种TVS二极管表层钝化结构，其特征在于，构造于所述多晶硅膜层与所述硅基体之间的所述二氧化硅膜层的厚度小于所述多晶硅膜层的厚度。
4.根据权利要求3所述的一种TVS二极管表层钝化结构，其特征在于，构造于所述多晶硅膜层与所述硅基体之间的所述二氧化硅膜层的厚度为1000-3000A。
5.根据权利要求4所述的一种TVS二极管表层钝化结构，其特征在于，所述多晶硅膜层的厚度为5000-10000A。
6.根据权利要求1-2、4-5任一项所述的一种TVS二极管表层钝化结构，其特征在于，配置于所述多晶硅膜层与所述玻璃层之间的所述二氧化硅膜层的厚度大于配置在所述多晶硅膜层与所述硅基体之间的所述二氧化硅膜层的厚度，且小于所述多晶硅膜层的厚度。
7.根据权利要求6所述的一种TVS二极管表层钝化结构，其特征在于，配置于所述多晶硅膜层与所述玻璃层之间的所述二氧化硅膜层的厚度为2000-5000A。
8.根据权利要求1所述的一种TVS二极管表层钝化结构，其特征在于，在所述玻璃层远离所述保护层的一侧还构造有阻焊环膜层。
9.根据权利要求1-2、4-5、7-8任一项所述的一种TVS二极管表层钝化结构，其特征在于，对于单向TVS二极管，所述台面造型区被构造在所述硅基体的单侧，在设有所述台面造型区的所述硅基体的一侧中的相邻所述玻璃层之间、以及未设有所述台面造型区的所述硅基体的一侧中均构造有金属膜层。
10.根据权利要求1-2、4-5、7-8任一项所述的一种TVS二极管表层钝化结构，其特征在于，对于双向TVS二极管，所述台面造型区被构造在所述硅基体的两侧，在每侧中具有所述台面造型区的所述硅基体中的相邻所述玻璃层之间均构造有金属膜层。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202221293944.9U CN217405410U (zh) | 2022-05-27 | 2022-05-27 | 一种tvs二极管表层钝化结构 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202221293944.9U CN217405410U (zh) | 2022-05-27 | 2022-05-27 | 一种tvs二极管表层钝化结构 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN217405410U true CN217405410U (zh) | 2022-09-09 |
Family
ID=83146793
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202221293944.9U Active CN217405410U (zh) | 2022-05-27 | 2022-05-27 | 一种tvs二极管表层钝化结构 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN217405410U (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN115579287A (zh) * | 2022-12-08 | 2023-01-06 | 江苏长晶科技股份有限公司 | 一种双向tvs器件的制造方法及结构 |
-
2022
- 2022-05-27 CN CN202221293944.9U patent/CN217405410U/zh active Active
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN115579287A (zh) * | 2022-12-08 | 2023-01-06 | 江苏长晶科技股份有限公司 | 一种双向tvs器件的制造方法及结构 |
| CN115579287B (zh) * | 2022-12-08 | 2023-02-28 | 江苏长晶科技股份有限公司 | 一种双向tvs器件的制造方法及结构 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8497218B2 (en) | Silicon carbide semiconductor device and method for producing the same | |
| US4014037A (en) | Semiconductor device | |
| US10734486B2 (en) | Lateral high electron mobility transistor with integrated clamp diode | |
| KR20100131524A (ko) | 태양전지용의 니트라이드화된 배리어 층 | |
| US5677562A (en) | Planar P-N junction semiconductor structure with multilayer passivation | |
| CN217405410U (zh) | 一种tvs二极管表层钝化结构 | |
| CN109545842B (zh) | 碳化硅器件终端结构及其制作方法 | |
| WO2020199494A1 (zh) | 太阳能电池及其制备方法 | |
| CN116314345A (zh) | 一种高压tvs产品及其pn结钝化工艺 | |
| CN110600554B (zh) | 一种（100）晶向金刚石n-i-p结二极管及其制备方法 | |
| US3488235A (en) | Triple-epitaxial layer high power,high speed transistor | |
| CN101692468B (zh) | 金刚石薄膜的光敏晶体管的制备方法 | |
| CN112582480B (zh) | 一种低中压台面tvs产品的pn结钝化工艺 | |
| CN219553639U (zh) | 稳定型瞬态抑制二极管 | |
| CN102969367A (zh) | 一种晶体硅太阳能电池p型硅背面钝化膜及其制备方法 | |
| CN112233968A (zh) | 一种晶圆侧壁和背面封堵保护层加工工艺 | |
| CN117174665A (zh) | 一种tvs二极管表层钝化结构及其制备工艺 | |
| US3512056A (en) | Double epitaxial layer high power,high speed transistor | |
| CN113161238B (zh) | 高温度特性门极灵敏型触发可控硅芯片的制作工艺 | |
| CN210668387U (zh) | 晶闸管 | |
| JPS59165455A (ja) | 半導体装置 | |
| CN110890415A (zh) | 一种复合内钝化膜单沟槽结构高可靠性整流器件应用芯片 | |
| CN206541839U (zh) | 探测范围可调的iv族红外光电探测器 | |
| Nuese et al. | GaAs vapor-grown bipolar transistors | |
| WO2023173425A1 (zh) | 碳化硅晶体管的结构和制备方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| GR01 | Patent grant | ||
| GR01 | Patent grant | ||
| TR01 | Transfer of patent right | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20230724 Address after: No. 2 Wenzhuang Road, Yixing Economic and Technological Development Zone, Wuxi City, Jiangsu Province, 214200 Patentee after: Jiangsu Huanxin Semiconductor Co.,Ltd. Patentee after: TCL Huanxin Semiconductor (Tianjin) Co.,Ltd. Address before: 214200 No. 2, Wenzhuang Road, Qiting street, Yixing City, Wuxi City, Jiangsu Province Patentee before: Jiangsu Huanxin Semiconductor Co.,Ltd. |