CN217214696U - 贴片式双向瞬态电压抑制保护器件 - Google Patents
贴片式双向瞬态电压抑制保护器件 Download PDFInfo
- Publication number
- CN217214696U CN217214696U CN202122432886.5U CN202122432886U CN217214696U CN 217214696 U CN217214696 U CN 217214696U CN 202122432886 U CN202122432886 U CN 202122432886U CN 217214696 U CN217214696 U CN 217214696U
- Authority
- CN
- China
- Prior art keywords
- strip
- lead
- packaging body
- diode chip
- lead strip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
- H01L2224/331—Disposition
- H01L2224/3318—Disposition being disposed on at least two different sides of the body, e.g. dual array
- H01L2224/33181—On opposite sides of the body
Landscapes
- Protection Of Static Devices (AREA)
Abstract
本实用新型公开一种贴片式双向瞬态电压抑制保护器件,包括:位于环氧封装体内的第一引线条、第二引线条和2个在竖直方向上叠置的瞬态二极管芯片,位于上方的瞬态二极管芯片的负极与位于下方的瞬态二极管芯片的负极之间通过第一焊锡层电连接;所述第一引线条、第二引线条各自的引脚端位于环氧封装体内的区域均开有一第二通孔,所述环氧封装体的底部在第一缺口槽、第二缺口槽之间的表面平行间隔地开有若干个凹槽。本实用新型贴片式双向瞬态电压抑制保护器件克服贴片式二极管,底部热量容易堆积的缺陷,更有利于热量快速排除,从而提高了器件使用寿命。
Description
技术领域
本实用新型涉及半导体器件技术领域,尤其涉及一种贴片式双向瞬态电压抑制保护器件。
背景技术
瞬态二极管简称TVS,是一种二极管形式的高效能保护器件。当TVS二极管的两极受到反向瞬态高能量冲击时,它能以10的负12次方秒量极的速度,将其两极间的高阻抗变为低阻抗,吸收高达数千瓦的浪涌功率,使两极间的电压箝位于一个预定值,有效地保护电子线路中的精密元器件,免受各种浪涌脉冲的损坏。
发明内容
本实用新型的目的是提供一种贴片式双向瞬态电压抑制保护器件,该贴片式双向瞬态电压抑制保护器件克服贴片式二极管,底部热量容易堆积的缺陷,更有利于热量快速排除,从而提高了器件使用寿命。
为达到上述目的,本实用新型采用的技术方案是:一种贴片式双向瞬态电压抑制保护器件,包括:位于环氧封装体内的第一引线条、第二引线条和2个在竖直方向上叠置的瞬态二极管芯片,位于上方的瞬态二极管芯片的负极与位于下方的瞬态二极管芯片的负极之间通过第一焊锡层电连接;
所述第一引线条的焊接端与位于顶部的瞬态二极管芯片的正极电连接,第一引线条的引脚端位于环氧封装体的底部的第一缺口槽内,所述第一引线条的焊接端和引脚端之间具有一位于环氧封装体内的第一折弯条区;
所述第二引线条的焊接端与位于底部的瞬态二极管芯片的正极电连接,第二引线条的引脚端位于环氧封装体的底部的第二缺口槽内,所述第二引线条的焊接端和引脚端之间具有一位于环氧封装体内的第二折弯条区;
所述第一引线条、第二引线条各自的引脚端位于环氧封装体内的区域均开有一第二通孔,所述环氧封装体的底部在第一缺口槽、第二缺口槽之间的表面平行间隔地开有若干个凹槽。
上述技术方案中进一步改进的方案如下:
1、上述方案中,所述第一引线条与瞬态二极管芯片的正极通过第二焊锡层电连接。
2、上述方案中,所述第二引线条与瞬态二极管芯片的正极通过第三焊锡层电连接。
3、上述方案中,所述第一引线条的第一折弯条区与瞬态二极管芯片的夹角小于第二引线条的第二折弯条区与瞬态二极管芯片的夹角。
4、上述方案中,所述凹槽的截面形状为圆弧形或者V字形。
由于上述技术方案的运用,本实用新型与现有技术相比具有下列优点:
1、本实用新型贴片式双向瞬态电压抑制保护器件,其第一引线条的引脚端位于环氧封装体的底部的第一缺口槽内,第二引线条的引脚端位于环氧封装体的底部的第二缺口槽内,环氧封装体的底部在第一缺口槽、第二缺口槽之间的表面平行间隔地开有若干个凹槽,克服贴片式二极管,底部热量容易堆积的缺陷,更有利于热量快速排除,从而提高了器件使用寿命。
2、本实用新型贴片式双向瞬态电压抑制保护器件,其第一引线条的引脚端位于环氧封装体的底部的第一缺口槽内,所述第一引线条的焊接端和引脚端之间具有一位于环氧封装体内的第一折弯条区;第二引线条的引脚端位于环氧封装体的底部的第二缺口槽内,所述第二引线条的焊接端和引脚端之间具有一位于环氧封装体内的第二折弯条区,第一引线条、第二引线条各自的引脚端位于环氧封装体内的区域开有一第二通孔;提高了引线条与环氧封装体结合力,从而使得器件整体的强度提高。
附图说明
附图1为本实用新型贴片式双向瞬态电压抑制保护器件的结构示意图。
以上附图中:1、环氧封装体;2、第一引线条;3、第二引线条;4、瞬态二极管芯片;51、第一折弯条区;52、第二折弯条区;6、第一缺口槽;7、第二缺口槽;8、凹槽;9、第二通孔;10、第一焊锡层;11、第二焊锡层;12、第三焊锡层。
具体实施方式
实施例1:一种贴片式双向瞬态电压抑制保护器件,包括:位于环氧封装体1内的第一引线条2、第二引线条3和2个在竖直方向上叠置的瞬态二极管芯片4,位于上方的瞬态二极管芯片4的负极与位于下方的瞬态二极管芯片4的负极之间通过第一焊锡层10电连接;
所述第一引线条2的焊接端与位于顶部的瞬态二极管芯片4的正极电连接,第一引线条2的引脚端位于环氧封装体1的底部的第一缺口槽6内,所述第一引线条2的焊接端和引脚端之间具有一位于环氧封装体1内的第一折弯条区51;
所述第二引线条3的焊接端与位于底部的瞬态二极管芯片4的正极电连接,第二引线条3的引脚端位于环氧封装体1的底部的第二缺口槽7内,所述第二引线条3的焊接端和引脚端之间具有一位于环氧封装体1内的第二折弯条区52;
所述第一引线条2、第二引线条3各自的引脚端位于环氧封装体1内的区域均开有一第二通孔13,所述环氧封装体1的底部在第一缺口槽6、第二缺口槽7之间的表面平行间隔地开有若干个凹槽8。
上述第一引线条2与瞬态二极管芯片4的正极通过第二焊锡层11电连接。
上述第二引线条3与瞬态二极管芯片4的正极通过第三焊锡层12电连接。
上述第一引线条2的第一折弯条区51与瞬态二极管芯片4的夹角小于第二引线条3的第二折弯条区52与瞬态二极管芯片4的夹角。
上述凹槽8的截面形状为V字形。
实施例2:一种贴片式双向瞬态电压抑制保护器件,包括:位于环氧封装体1内的第一引线条2、第二引线条3和2个在竖直方向上叠置的瞬态二极管芯片4,位于上方的瞬态二极管芯片4的负极与位于下方的瞬态二极管芯片4的负极之间通过第一焊锡层10电连接;
所述第一引线条2的焊接端与位于顶部的瞬态二极管芯片4的正极电连接,第一引线条2的引脚端位于环氧封装体1的底部的第一缺口槽6内,所述第一引线条2的焊接端和引脚端之间具有一位于环氧封装体1内的第一折弯条区51;
所述第二引线条3的焊接端与位于底部的瞬态二极管芯片4的正极电连接,第二引线条3的引脚端位于环氧封装体1的底部的第二缺口槽7内,所述第二引线条3的焊接端和引脚端之间具有一位于环氧封装体1内的第二折弯条区52;
所述第一引线条2、第二引线条3各自的引脚端位于环氧封装体1内的区域均开有一第二通孔13,所述环氧封装体1的底部在第一缺口槽6、第二缺口槽7之间的表面平行间隔地开有若干个凹槽8。
上述第一引线条2与瞬态二极管芯片4的正极通过第二焊锡层11电连接。
上述第二引线条3与瞬态二极管芯片4的正极通过第三焊锡层12电连接。
上述凹槽8的截面形状为圆弧形。
采用上述贴片式双向瞬态电压抑制保护器件时,其第一引线条的引脚端位于环氧封装体的底部的第一缺口槽内,第二引线条的引脚端位于环氧封装体的底部的第二缺口槽内,环氧封装体的底部在第一缺口槽、第二缺口槽之间的表面平行间隔地开有若干个凹槽,克服贴片式二极管,底部热量容易堆积的缺陷,更有利于热量快速排除,从而提高了器件使用寿命;还有,其第一引线条的引脚端位于环氧封装体的底部的第一缺口槽内,所述第一引线条的焊接端和引脚端之间具有一位于环氧封装体内的第一折弯条区;第二引线条的引脚端位于环氧封装体的底部的第二缺口槽内,所述第二引线条的焊接端和引脚端之间具有一位于环氧封装体内的第二折弯条区,第一引线条、第二引线条各自的引脚端位于环氧封装体内的区域开有一第二通孔;提高了引线条与环氧封装体结合力,从而使得器件整体的强度提高。
上述实施例只为说明本实用新型的技术构思及特点,其目的在于让熟悉此项技术的人士能够了解本实用新型的内容并据以实施,并不能以此限制本实用新型的保护范围。凡根据本实用新型精神实质所作的等效变化或修饰,都应涵盖在本实用新型的保护范围之内。
Claims (5)
1.一种贴片式双向瞬态电压抑制保护器件,其特征在于:包括:位于环氧封装体(1)内的第一引线条(2)、第二引线条(3)和2个在竖直方向上叠置的瞬态二极管芯片(4),位于上方的瞬态二极管芯片(4)的负极与位于下方的瞬态二极管芯片(4)的负极之间通过第一焊锡层(10)电连接;
所述第一引线条(2)的焊接端与位于顶部的瞬态二极管芯片(4)的正极电连接,第一引线条(2)的引脚端位于环氧封装体(1)的底部的第一缺口槽(6)内,所述第一引线条(2)的焊接端和引脚端之间具有一位于环氧封装体(1)内的第一折弯条区(51);
所述第二引线条(3)的焊接端与位于底部的瞬态二极管芯片(4)的正极电连接,第二引线条(3)的引脚端位于环氧封装体(1)的底部的第二缺口槽(7)内,所述第二引线条(3)的焊接端和引脚端之间具有一位于环氧封装体(1)内的第二折弯条区(52);
所述第一引线条(2)、第二引线条(3)各自的引脚端位于环氧封装体(1)内的区域均开有一第二通孔(13),所述环氧封装体(1)的底部在第一缺口槽(6)、第二缺口槽(7)之间的表面平行间隔地开有若干个凹槽(8)。
2.根据权利要求1所述的贴片式双向瞬态电压抑制保护器件,其特征在于:所述第一引线条(2)与瞬态二极管芯片(4)的正极通过第二焊锡层(11)电连接。
3.根据权利要求1所述的贴片式双向瞬态电压抑制保护器件,其特征在于:所述第二引线条(3)与瞬态二极管芯片(4)的正极通过第三焊锡层(12)电连接。
4.根据权利要求1所述的贴片式双向瞬态电压抑制保护器件,其特征在于:所述第一引线条(2)的第一折弯条区(51)与瞬态二极管芯片(4)的夹角小于第二引线条(3)的第二折弯条区(52)与瞬态二极管芯片(4)的夹角。
5.根据权利要求1所述的贴片式双向瞬态电压抑制保护器件,其特征在于:所述凹槽(8)的截面形状为圆弧形或者V字形。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202122432886.5U CN217214696U (zh) | 2021-10-09 | 2021-10-09 | 贴片式双向瞬态电压抑制保护器件 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202122432886.5U CN217214696U (zh) | 2021-10-09 | 2021-10-09 | 贴片式双向瞬态电压抑制保护器件 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN217214696U true CN217214696U (zh) | 2022-08-16 |
Family
ID=82752031
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202122432886.5U Active CN217214696U (zh) | 2021-10-09 | 2021-10-09 | 贴片式双向瞬态电压抑制保护器件 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN217214696U (zh) |
-
2021
- 2021-10-09 CN CN202122432886.5U patent/CN217214696U/zh active Active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN202121318U (zh) | 一种直流电路的过压保护模组 | |
CN211788976U (zh) | 一种tss与双向tvs合封贴片二极管 | |
CN217214696U (zh) | 贴片式双向瞬态电压抑制保护器件 | |
CN212542421U (zh) | 贴片式双向tvs器件 | |
CN212136441U (zh) | 高可靠性双向tvs二极管 | |
CN212136443U (zh) | 双向贴片瞬态电压抑制二极管 | |
CN216413065U (zh) | 双向贴片瞬态电压抑制器件 | |
CN216413063U (zh) | 瞬态抑制二极管 | |
CN212136442U (zh) | 高浪涌双向瞬态电压抑制半导体器件 | |
CN211700271U (zh) | 一种大功率双向贴片瞬态电压抑制二极管 | |
CN108598073B (zh) | 一种带输入保护的直插式整流桥器件 | |
CN212811289U (zh) | Tvs过压保护器件 | |
CN111477594A (zh) | 一种tss与双向tvs合封贴片二极管 | |
CN210325794U (zh) | 一种具有瞬态电压抑制的高耐压超快恢复的半导体元器件 | |
CN211700247U (zh) | 一种双向贴片瞬态电压抑制二极管 | |
CN210640241U (zh) | 一种模块化封装半导体防浪涌器件 | |
CN209785910U (zh) | 大电流半导体功率器件 | |
CN108807306B (zh) | 一种带输入保护的电源功率模块结构 | |
CN212136429U (zh) | 快速恢复功率轴向半导体器件 | |
CN216450631U (zh) | 新型贴片双向瞬态抑制二极管 | |
CN212648222U (zh) | 一种超大功率防浪涌二极管封装结构 | |
CN108231699B (zh) | 具有多个晶粒结构的覆晶封装二极管元件 | |
CN216413066U (zh) | 半导体芯片的封装结构 | |
CN214956865U (zh) | 瞬态电压抑制器 | |
CN213184272U (zh) | 双向瞬态抑制器件 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
GR01 | Patent grant | ||
GR01 | Patent grant |