CN216450631U - 新型贴片双向瞬态抑制二极管 - Google Patents
新型贴片双向瞬态抑制二极管 Download PDFInfo
- Publication number
- CN216450631U CN216450631U CN202122974053.1U CN202122974053U CN216450631U CN 216450631 U CN216450631 U CN 216450631U CN 202122974053 U CN202122974053 U CN 202122974053U CN 216450631 U CN216450631 U CN 216450631U
- Authority
- CN
- China
- Prior art keywords
- chip module
- welded
- frame
- novel
- transient suppression
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
- H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
- H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
- H01L2224/401—Disposition
- H01L2224/40151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/40221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/40245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Landscapes
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
Abstract
新型贴片双向瞬态抑制二极管。提供了一种制备成本低、生产工艺更易实现的新型贴片双向瞬态抑制二极管。包括框架、若干芯片和跳线；若干所述芯片之间分别通过焊片焊接固定成芯片模组；所述芯片模组的底部与框架的N极焊接，顶部通过跳线与框架的P极焊接；所述跳线包括凸台部和延伸连接部；所述延伸连接部的一端通过与之固定连接的凸台部焊接在所述芯片模组的顶部，另一端延伸焊接至框架的P极。本实用新型适用于大功率、小型化的设备中，同时减少了工艺步骤和生产成本。
Description
技术领域
本实用新型涉及大功率贴片TVS技术领域，尤其涉及新型贴片双向瞬态抑制二极管。
背景技术
双向TVS二极管，又称为瞬态抑制二极管，是普遍使用的一种新型高效电路保护器件，它具有极快的响应时间(亚纳秒级)和相当高的浪涌吸收能力。当它的两端经受瞬间的高能量冲击时， TVS能以极高的速度把两端间的阻抗值由高阻抗变为低阻抗，以吸收一个瞬间大电流，把它的两端电压箝制在一个预定的数值上，从而保护后面的电路元件不受瞬态高压尖峰脉冲的冲击根据应用需求；但是在目前大功率叠片瞬态电压抑制二极管领域，由于多层芯片及更多层的散热板形成的叠装结构导致器件有较高的厚度，难以做到超薄的要求，不适用于大功率、小型化的设备中。
现有技术中，如2020年10月16日授权公开的一篇专利号为202020951406.9的实用新型专利，公开了一种大功率薄型瞬态电压抑制器件的制造方法，包括：将3颗TVS芯片叠层在一起，在TVS芯片组的顶、底两侧再分别设置2块铜片，形成一叠装结构；以及塑封体、跳线和框架，在TVS芯片组能够成倍数的提高器件承受反向浪涌能量冲击能力的同时，使用两块散热板（铜片）放置在最上、下的叠装结构具有较少的厚度。此种叠层芯片及顶、底两个散热片的结构设计，增加了的产品整体的厚度，而且制备成本很高，不适用于大功率、小型化的设备中。
实用新型内容
本实用新型针对以上问题，提供了一种制备成本低、生产工艺更易实现的新型贴片双向瞬态抑制二极管。
本实用新型的技术方案是：新型贴片双向瞬态抑制二极管，包括框架、若干芯片和跳线；
若干所述芯片之间分别通过焊片焊接固定成芯片模组；
所述芯片模组的底部与框架的N极焊接，顶部通过跳线与框架的P极焊接；
所述跳线包括凸台部和延伸连接部；
所述延伸连接部的一端通过与之固定连接的凸台部焊接在所述芯片模组的顶部，另一端延伸焊接至框架的P极。
若干所述芯片为三个，依次上下固定连接。
所述凸台部的面积小于芯片模组的顶面面积。
所述凸台部的面积不小于芯片模组的顶面面积的60%。
所述凸台部的截面呈圆形或多边形。
所述凸台的厚度占延伸连接部厚度的60%。
所述从下而上依次焊接的框架、芯片模组和跳线通过塑封体包裹。
本实用新型中包括框架、若干芯片和跳线；若干芯片之间分别通过焊片焊接固定成芯片模组；芯片模组的底部与框架的N极焊接，顶部通过跳线与框架的P极焊接；跳线包括凸台部和延伸连接部。本案采用设有凸台部的跳线结构，取代与芯片模组连接的上、下两个铜片的连接结构；保证三层叠片芯片可通过的最大脉冲峰值电流、最大瞬态脉冲功率，同时极大的减薄了整个产品的厚度，器件更加超薄；适用于大功率、小型化的设备中，同时减少了工艺步骤和生产成本。
附图说明
图1是本实用新型的结构示意图，
图2是凸台部的结构示意图；
图中1是塑封体，2是跳线，21是凸台部，22是延伸连接部，3是芯片模组，4是框架。
具体实施方式
下面详细描述本实用新型的实施例，所述实施例的示例在附图中示出，其中自始至终相同或类似的标号表示相同或类似的元件或具有相同或类似功能的元件。下面通过参考附图描述的实施例是示例性的，仅用于解释本实用新型，而不能理解为对本实用新型的限制。
本实用新型如图1-2所示，新型贴片双向瞬态抑制二极管，包括框架4、若干芯片和跳线2；
若干所述芯片之间分别通过焊片焊接固定成芯片模组3；
所述芯片模组3的底部与框架4的N极焊接，顶部通过跳线2与框架4的P极焊接；
所述跳线2包括凸台部21和延伸连接部22；
所述延伸连接部22的一端通过与之固定连接的凸台部21焊接在所述芯片模组3的顶部，另一端延伸焊接至框架4的P极。
若干所述芯片为三个，依次上下固定连接。
所述凸台部21的面积小于芯片模组3的顶面（以图1方向为参考方向）面积。
所述凸台部21的面积不小于芯片模组3的顶面面积的60%，可增大导电性能同时增强产品的可靠性。
所述凸台部21的截面呈圆形或多边形。截面呈正方形，边与边呈倒角形式，增大有效导电面积且具备较少的应力。
所述凸台的厚度为0.15mm,占延伸连接部22厚度的60%。
所述从下而上依次焊接的框架4、芯片模组3和跳线2通过塑封体1包裹。
本案采用设有凸台部21的跳线2结构，取代与芯片模组3连接的上、下两个铜片的连接结构；保证三层叠片芯片可通过的最大脉冲峰值电流、最大瞬态脉冲功率，同时极大的减薄了整个产品的厚度，器件更加超薄；适用于大功率、小型化的设备中，同时减少了工艺步骤和生产成本。
对于本案所公开的内容，还有以下几点需要说明：
（1）、本案所公开的实施例附图只涉及到与本案所公开实施例所涉及到的结构，其他结构可参考通常设计；
（2）、在不冲突的情况下，本案所公开的实施例及实施例中的特征可以相互组合以得到新的实施例；
以上，仅为本案所公开的具体实施方式，但本公开的保护范围并不局限于此，本案所公开的保护范围应以权利要求的保护范围为准。
Claims (7)
1.新型贴片双向瞬态抑制二极管，其特征在于，包括框架、若干芯片和跳线；
若干所述芯片之间分别通过焊片焊接固定成芯片模组；
所述芯片模组的底部与框架的N极焊接，顶部通过跳线与框架的P极焊接；
所述跳线包括凸台部和延伸连接部；
所述延伸连接部的一端通过与之固定连接的凸台部焊接在所述芯片模组的顶部，另一端延伸焊接至框架的P极。
2.根据权利要求1所述的新型贴片双向瞬态抑制二极管，其特征在于，若干所述芯片为三个，依次上下固定连接。
3.根据权利要求1所述的新型贴片双向瞬态抑制二极管，其特征在于，所述凸台部的面积小于芯片模组的顶面面积。
4.根据权利要求1或3所述的新型贴片双向瞬态抑制二极管，其特征在于，所述凸台部的面积不小于芯片模组的顶面面积的60%。
5.根据权利要求1所述的新型贴片双向瞬态抑制二极管，其特征在于，所述凸台部的截面呈圆形或多边形。
6.根据权利要求1所述的新型贴片双向瞬态抑制二极管，其特征在于，所述凸台的厚度占延伸连接部厚度的60%。
7.根据权利要求1所述的新型贴片双向瞬态抑制二极管，其特征在于，从下而上依次焊接的框架、芯片模组和跳线通过塑封体包裹。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202122974053.1U CN216450631U (zh) | 2021-11-30 | 2021-11-30 | 新型贴片双向瞬态抑制二极管 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202122974053.1U CN216450631U (zh) | 2021-11-30 | 2021-11-30 | 新型贴片双向瞬态抑制二极管 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN216450631U true CN216450631U (zh) | 2022-05-06 |
Family
ID=81354934
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202122974053.1U Active CN216450631U (zh) | 2021-11-30 | 2021-11-30 | 新型贴片双向瞬态抑制二极管 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN216450631U (zh) |
-
2021
- 2021-11-30 CN CN202122974053.1U patent/CN216450631U/zh active Active
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN106206765A (zh) | 太阳能电池片阵列、太阳能电池组件及其制备方法 | |
| CN102931174A (zh) | 一种微型表面贴装单相全波桥式整流器及其制造方法 | |
| US20120152331A1 (en) | Solar battery assembly | |
| CN216450631U (zh) | 新型贴片双向瞬态抑制二极管 | |
| CN108598073B (zh) | 一种带输入保护的直插式整流桥器件 | |
| CN211700271U (zh) | 一种大功率双向贴片瞬态电压抑制二极管 | |
| CN212136443U (zh) | 双向贴片瞬态电压抑制二极管 | |
| CN212136441U (zh) | 高可靠性双向tvs二极管 | |
| CN100499118C (zh) | 大电流三相整流电力电子器件模块 | |
| CN211700247U (zh) | 一种双向贴片瞬态电压抑制二极管 | |
| CN202977478U (zh) | 一种太阳能电池组件 | |
| EP3675180B1 (en) | Solar cell module including solar cells | |
| CN208173579U (zh) | 一种带输入保护的新型电源功率模块结构 | |
| CN210325794U (zh) | 一种具有瞬态电压抑制的高耐压超快恢复的半导体元器件 | |
| CN208173578U (zh) | 一种带输出保护的新型电源功率模块结构 | |
| CN216928573U (zh) | 高倍反向电压二极管 | |
| CN108807306B (zh) | 一种带输入保护的电源功率模块结构 | |
| CN204289477U (zh) | 太阳能电池片、太阳能电池组件 | |
| CN209071362U (zh) | 一种适用于分体接线盒背接触光伏组件的导电芯板 | |
| CN212136442U (zh) | 高浪涌双向瞬态电压抑制半导体器件 | |
| CN217214696U (zh) | 贴片式双向瞬态电压抑制保护器件 | |
| CN212136429U (zh) | 快速恢复功率轴向半导体器件 | |
| CN216413063U (zh) | 瞬态抑制二极管 | |
| CN208706668U (zh) | 一种太阳能叠片电池 | |
| CN202373457U (zh) | 串联片式电容器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| GR01 | Patent grant | ||
| GR01 | Patent grant |