CN217113139U - 一种芯片时钟源检测电路及基于其的芯片时钟电路 - Google Patents

Abstract

本实用新型公开了一种芯片时钟源检测电路，包括计数器和比较器，所述计数器的输入端连接片内振荡电路输出端，输出端连接所述比较器的输入端，所述比较器的输出端连接时钟选择器的选择端；片内振荡电路输出XTO脉冲至所述计数器，每出现一个XTO脉冲，计数器的计数值加1，当计数值累加到预设值时停止计数；所述比较器将计数值与预设值进行比较，若计数值≥预设值，则输出高电平，否则输出低电平。本实用新型提供的芯片时钟源检测电路仅由小规模计数器和比较器构成，硬件规模极小；在原有芯片内部增加此芯片时钟源检测电路，通过2个管脚即可实现芯片时钟源选择，且无需用户配置，即可准确判断时钟源模式，确保系统时钟信号的产生。

Description

一种芯片时钟源检测电路及基于其的芯片时钟电路

技术领域

本实用新型涉及芯片设计技术领域，尤其是一种芯片时钟源检测电路及基于其的芯片时钟电路。

背景技术

芯片时钟源可使用内部时钟源，即芯片内部的石英晶体振荡器电路，如图1所示；也可使用外部时钟源，即外部时钟通过芯片管脚输入芯片，如图2所示，内外两种时钟源由用户自由选择。

若芯片采用内部时钟源模式，石英晶体接入管脚1(XI)和管脚2(XO)与芯片内部的片内振荡电路构成完整的时钟产生电路，输出XTO周期信号；与此同时，用户需要将配置信息写为0，并送入时钟选择器的选择端SEL，时钟选择器则选择XTO作为系统时钟。

若芯片采用外部时钟源模式，芯片管脚1(XI)需接“地”，管脚2(XO)浮空。由于没有接入石英晶体，片内振荡电路不能产生时钟信号，即XTO始终为低电平；与此同时，用户需要将配置信息写为1，并送入时钟选择器的选择端SEL，时钟选择器则选择CKIN作为系统时钟。

由此可见，为保证芯片可以自由选择内外时钟源，需要预留3个管脚，2个内部时钟源的芯片管脚XI、XO，分别连接石英晶体振荡器两端，1个外部时钟源的芯片管脚CKIN。与此同时，还需要用户进行配置，使得芯片知晓当前使用的时钟源，芯片根据用户设置的配置值，选择对应时钟源作为系统时钟。简而言之在，现有的时钟源选择方式，需要耗费3个芯片管脚，并且需要用户进行配置。

然而，芯片制造成本和封装成本都随着芯片管脚数量的增加而增加，尤其是芯片管脚数量小于8的芯片，每增加1个芯片管脚，芯片成本增加15％以上。

实用新型内容

针对现有芯片时钟源选择方式耗费3个管脚导致芯片成本增加的问题，本实用新型提供了一种芯片时钟源检测电路，通过2个管脚实现芯片时钟源选择。

本实用新型保护一种芯片时钟源检测电路，包括计数器和比较器，所述计数器的输入端连接片内振荡电路输出端，输出端连接所述比较器的输入端，所述比较器的输出端连接时钟选择器的选择端；

片内振荡电路输出XTO脉冲至所述计数器，每出现一个XTO脉冲，计数器的计数值加1，当计数值累加到预设值时停止计数；

所述比较器将计数值与预设值进行比较，若计数值≥预设值，则输出高电平，否则输出低电平。

进一步的，所述计数器的清零端和所述比较器的复位端均连接上电复位电路。

进一步的，所述计数器采用10进制计数器，所述预设值为1023。

本实用新型还保护一种芯片时钟电路，包括连接在管脚XI和XO之间的片内振荡电路，上述芯片时钟源检测电路，以及时钟选择器；管脚XI连接时钟选择器端口0，片内振荡电路输出端连接时钟选择器端口1。

本实用新型提供的芯片时钟源检测电路仅由小规模计数器和比较器构成，硬件规模极小，对芯片成本的影响几乎可以忽略不计；在原有芯片内部增加此芯片时钟源检测电路，通过2个管脚即可实现芯片时钟源选择，减少了芯片管脚，可降低芯片制作成本，且无需用户配置，即可准确判断时钟源模式，确保系统时钟信号的产生。

附图说明

图1为现有芯片时钟电路选择内部时钟源时的内部示意图；

图2为现有芯片时钟电路选择外部时钟源时的内部示意图；

图3为本实用新型提供的芯片时钟源检测电路及芯片时钟电路示意图；

图4为本实用新型提供的芯片时钟电路在选择内部时钟源时的内部示意图；

图5为本实用新型提供的芯片时钟电路在选择外部时钟源时的内部示意图；

图6为本实用新型提供的芯片时钟电路在选择内部时钟源时的波形示意图；

图7为本实用新型提供的芯片时钟电路在选择外部时钟源时的波形示意图。

具体实施方式

下面结合附图和具体实施方式对本实用新型作进一步详细的说明。本实用新型的实施例是为了示例和描述起见而给出的，而并不是无遗漏的或者将本实用新型限于所公开的形式。很多修改和变化对于本领域的普通技术人员而言是显而易见的。选择和描述实施例是为了更好说明本实用新型的原理和实际应用，并且使本领域的普通技术人员能够理解本实用新型从而设计适于特定用途的带有各种修改的各种实施例。

实施例1

一种芯片时钟源检测电路，如图3所示，包括计数器和比较器，所述计数器的输入端连接片内振荡电路输出端，输出端连接所述比较器的输入端，所述比较器的输出端连接时钟选择器的选择端。本实施例中，计数器采用10进制计数器，该硬件电路在行业中属于成熟技术，实现方式也多种多样，例如通过JK触发器实现，通过芯片74LS161实现等。

片内振荡电路输出XTO脉冲至所述计数器，每出现一个XTO脉冲，计数器的计数值count加1，当计数值累加到预设值时停止计数。

所述比较器将计数值count与预设值进行比较，若计数值count≥预设值，则输出高电平(EI＝1)，否则输出低电平(EI＝0)。本实施例中，预设值设置为1023。

当时钟选择器接收到高电平时，表示检测到内部时钟源模式，时钟选择器将片内振荡电路的输出信号XTO送给系统时钟。

当时钟选择器接收到低电平时，表示检测到外部时钟源模式，时钟选择器将片外时钟源送给系统时钟。

为实现上述效果，内部时钟源模式时，芯片管脚XI、XO分别外接石英晶体振荡器两端，如图4所示；外部时钟源模式，XI用作片外时钟信号输入，XO管脚可浮空，如图5所示。此外，时钟选择器端口0连接管脚XI，时钟选择器端口1连接片内振荡电路输出端。

所述计数器的清零端和所述比较器的复位端通过连接上电复位电路，分别实现清零和复位。芯片上电后，上电复位电路产生复位信号POR(低电平)，清零计数器，复位比较器。

若用户采用内部时钟源模式，由于外接石英晶体振荡器，片内振荡电路与石英晶体振荡器构成完整振荡电路，输出时钟信号(XTO脉冲)，进而计数器开始进行累加，直到计数值count为1023时，触发比较器输出高电平(EI＝1)，促使时钟选择器选择XTO作为系统时钟，其过程如图6所示。

若用户采用外部时钟源模式，由于没有外接石英晶体振荡器，片内振荡器对XTI管脚的驱动能力极弱，且XTO无法输出时钟信号，始终保持为低电平，进而计数器不进行累加，计数值count始终为上电复位值0，即小于预设值1023，因此EI保持为0，时钟选择器选择来自于XI管脚的片外时钟源，其过程如图7所示。

显然，所描述的实施例仅仅是本实用新型的一部分实施例，而不是全部的实施例。基于本实用新型中的实施例，本领域及相关领域的普通技术人员在没有作出创造性劳动的前提下所获得的所有其他实施例，都应属于本实用新型保护的范围。

Claims (5)

1.一种芯片时钟源检测电路，其特征在于，包括计数器和比较器，所述计数器的输入端连接片内振荡电路输出端，输出端连接所述比较器的输入端，所述比较器的输出端连接时钟选择器的选择端；

片内振荡电路输出XTO脉冲至所述计数器，每出现一个XTO脉冲，计数器的计数值加1，当计数值累加到预设值时停止计数；

所述比较器将计数值与预设值进行比较，若计数值≥预设值，则输出高电平，否则输出低电平。

2.根据权利要求1所述的芯片时钟源检测电路，其特征在于，所述计数器的清零端和所述比较器的复位端均连接上电复位电路。

3.根据权利要求2所述的芯片时钟源检测电路，其特征在于，所述计数器采用10进制计数器。

4.根据权利要求3所述的芯片时钟源检测电路，其特征在于，所述预设值为1023。

5.一种芯片时钟电路，其特征在于，包括连接在管脚XI和XO之间的片内振荡电路，权利要求2-4任意一项所述的芯片时钟源检测电路，以及时钟选择器；管脚XI连接时钟选择器端口0，片内振荡电路输出端连接时钟选择器端口1。

Images