CN212321784U - 数字隔离器的传播延时测试电路 - Google Patents

Abstract

本实用新型提供了一种数字隔离器的传播延时测试电路，包括数字隔离器及用以测试数字隔离器传播延时的测试机，所述测试电路还包括：脉冲产生电路，与所述数字隔离器相连接，用以将数字隔离器的输入信号和输出信号转换为脉冲信号，输出信号相对输入信号的延时与脉冲信号的脉冲宽度相等；滤波器，连接于脉冲产生电路和测试机之间，用以将脉冲信号转换为直流电压信号，并发送给测试机。所述脉冲产生电路可以将数字隔离器的输入信号和输出信号转换为脉冲信号，而滤波器又可以将脉冲信号转换为直流电压信号，所述测试机可直接测量直流电压信号，而无需再对数字隔离器的输入信号和输出信号进行检测，因而对测试机的要求大大降低，减小了测试成本。

Description

数字隔离器的传播延时测试电路

技术领域

本实用新型涉及一种数字隔离器领域，特别是一种数字隔离器的传播延时测试电路。

背景技术

数字隔离器是一种在电气隔离的两个电压域之间进行数字信号传输的芯片，其传输速率往往可以达到100MHZ级别及以上。100MHZ级别的信号测试对于ATE测试机来说，电路设计的要求比较高，因此100MHZ级别及以上的ATE测试机的价格也相当昂贵，这也就增加了测试成本。

因此，现有技术中，可采用低成本的测试机和示波器配合进行数字隔离器的传播延时测试。但是，这种方式需要测试机和示波器之间的多次通讯，因而会导致测试时间过长，这也从另一方面增加了测试成本。

因此，必须设计一种低成本又高效的数字隔离器的传播延时测试电路。

实用新型内容

为解决上述问题之一，本实用新型提供了一种数字隔离器的传播延时测试电路，包括数字隔离器及用以测试数字隔离器传播延时的测试机，所述测试电路还包括：

脉冲产生电路，与所述数字隔离器相连接，用以将数字隔离器的输入信号和输出信号转换为脉冲信号，输出信号相对输入信号的延时与脉冲信号的脉冲宽度相等；

滤波器，连接于脉冲产生电路和测试机之间，用以将脉冲信号转换为直流电压信号，并发送给测试机。

作为本实用新型的进一步改进，所述脉冲信号包括第一脉冲信号，所述输出信号相对输入信号的上升延时与第一脉冲信号的脉冲宽度相等；所述直流电压信号包括第一直流电压信号，所述第一脉冲信号转换为第一直流电压信号。

作为本实用新型的进一步改进，所述脉冲产生电路包括第一至第五反相器及第一与门；所述第一反相器和第三反相器相串联并连接至第一与门的第一输入端，所述第二反相器、第四反相器及第五反相器相串联并连接至第一与门的第二输入端，所述输入信号连接至第一反相器的输入端，输出信号连接至第二反相器的输入端；所述第一与门的输出端输出第一脉冲信号。

作为本实用新型的进一步改进，所述滤波器包括第一电阻和第一电容，第一脉冲信号连接至第一电阻一端，第一电阻另一端输出第一直流电压信号；所述第一电容一端接地、另一端连接至第一电阻另一端。

作为本实用新型的进一步改进，所述输出信号相对输入信号的上升延时 Tplh为：

其中，VR为第一直流电压信号，VDD为该延时测试电路的电压，Tper为输入信号的周期。

作为本实用新型的进一步改进，所述脉冲信号包括第二脉冲信号，所述输出信号相对输入信号的下降延时与第二脉冲信号的脉冲宽度相等；所述直流电压信号包括第二直流电压信号，所述第二脉冲信号转换为第二直流电压信号。

作为本实用新型的进一步改进，所述脉冲产生电路包括第一、第二和第四反相器及第二与门；所述第二反相器和第四反相器相串联并连接至第二与门的第二输入端，所述第一反向器连接至第二与门的第一输入端，所述输入信号连接至第一反相器的输入端，输出信号连接至第二反相器的输入端；所述第二与门的输出端输出第二脉冲信号。

作为本实用新型的进一步改进，所述滤波器包括第二电阻和第二电容，第二脉冲信号连接至第二电阻一端，第二电阻另一端输出第二直流电压信号；所述第二电容一端接地、另一端连接至第二电阻另一端。

作为本实用新型的进一步改进，所述输入信号及输出信号的下降沿延时 Tphl为：

其中，VF为第二直流电压信号，VDD为该延时测试电路的电压，Tper为输入信号的周期。

与现有技术相比，本实用新型中，所述脉冲产生电路可以将数字隔离器的输入信号和输出信号转换为脉冲信号，而滤波器又可以将脉冲信号转换为直流电压信号，所述测试机可直接测量直流电压信号，而无需再对数字隔离器的输入信号和输出信号进行检测，因而对测试机的要求大大降低，减小了测试成本。并且，由于脉冲信号的脉冲宽度与输入信号和输出信号的延时相等，因而该直流电压信号也与输入信号和输出信号的延时成一定线性关系，更加方便测试机的测量。

附图说明

图1为本实用新型数字隔离器的传播延时测试电路的结构示意图；

图2为本实用新型脉冲产生电路和滤波器的电路结构示意图；

图3为本实用新型第一脉冲信号的时序图；

图4为本实用新型第二脉冲信号的时序图。

具体实施方式

为了使本技术领域的人员更好地理解本实用新型中的技术方案，下面将结合本实用新型实施例中的附图，对本实用新型实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本实用新型一部分实施例，而不是全部的实施例。基于本实用新型中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都应当属于本实用新型保护的范围。

如图1至图4所示为一种数字隔离器1的传播延时测试电路，包括数字隔离器1及用以测试数字隔离器1传播延时的测试机4，所述测试电路还包括：

脉冲产生电路2，与所述数字隔离器1相连接，用以将数字隔离器1的输入信号DATA_IN和输出信号DATA_OUT转换为脉冲信号，输出信号DATA_OUT 相对输入信号DATA_IN的延时与脉冲信号的脉冲宽度相等；

滤波器3，连接于脉冲产生电路2和测试机4之间，用以将脉冲信号转换为直流电压信号，并发送给测试机4。

因此，如图1所示，所述脉冲产生电路2可以将数字隔离器1的输入信号 DATA_IN和输出信号DATA_OUT转换为脉冲信号，而滤波器3又可以将脉冲信号转换为直流电压信号，所述测试机4可直接测量直流电压信号，而无需再对数字隔离器1的输入信号DATA_IN和输出信号DATA_OUT进行检测，因而对测试机4的要求大大降低，减小了测试成本。并且，由于脉冲信号的脉冲宽度与输入信号DATA_IN和输出信号DATA_OUT的延时相等，因而该直流电压信号也与输入信号DATA_IN和输出信号DATA_OUT的延时成一定线性关系，更加方便测试机4的测量。

所述脉冲信号包括第一脉冲信号DR，所述输出信号DATA_OUT相对输入信号DATA_IN的上升延时Tplh与第一脉冲信号DR的脉冲宽度相等；所述直流电压信号包括第一直流电压信号VR，所述第一脉冲信号DR转换为第一直流电压信号VR。

该数字隔离器1会产生输入信号DATA_IN和输出信号DATA_OUT，而输出信号DATA_OUT相对输入信号DATA_IN具有上升延时Tplh，本实用新型中，所述第一脉冲信号DR对应该上升延时Tplh，第一脉冲信号DR的脉冲宽度与该上升延时Tplh相等，第一脉冲信号DR也通过滤波器3转换为第一直流电压信号VR，以供测试机4检测上升延时Tplh。

具体的，本实用新型中的一种实施例中提供了将上升延时Tplh转换为第一脉冲信号DR的电路结构。具体的，所述脉冲产生电路2包括第一至第五反相器 INV1至INV5及第一与门AND1；所述第一反相器INV1和第三反相器INV3相串联并连接至第一与门AND1的第一输入端D1，所述第二反相器INV2、第四反相器INV4及第五反相器INV5相串联并连接至第一与门AND1的第二输入端 D2，所述输入信号DATA_IN连接至第一反相器INV1的输入端，输出信号DATA_OUT连接至第二反相器INV2的输入端；所述第一与门AND1的输出端输出第一脉冲信号DR。

如图2和3所示，该输入信号DATA_IN经过了两级反相器，因而第一与门 AND1的第一输入端D1的信号与输入信号DATA_IN同相，而该输出信号 DATA_OUT经过了三级反相器，因而第一与门AND1的第二输入端D2的信号与输出信号DATA_OUT反相。因此经过第一与门AND1的逻辑运算，第一与门 AND1的输出端的第一脉冲信号DR即为输出信号DATA_OUT相对输入信号 DATA_IN的上升延时Tplh。

所述滤波器3包括第一电阻R1和第一电容C1，第一脉冲信号DR连接至第一电阻R1一端，第一电阻R1另一端输出第一直流电压信号VR；所述第一电容C1一端接地、另一端连接至第一电阻R1另一端。所述第一电阻R1和第一电容C1组成低通滤波器3，因而可将第一脉冲信号DR转换为第一直流电压信号VR，第一直流电压信号VR与该上升延时Tplh直接相关。

所述输出信号DATA_OUT相对输入信号DATA_IN的上升延时Tplh为：

其中，VR为第一直流电压信号VR，VDD为该延时测试电路的电压，Tper为输入信号DATA_IN的周期。

则，若VDD＝5V，Tper＝100ns，且VR测出为0.45V，则上升延时Tplh为：

另一方面，所述脉冲信号包括第二脉冲信号DF，所述输出信号DATA_OUT 相对输入信号DATA_IN的下降延时Tphl与第二脉冲信号DF的脉冲宽度相等；所述直流电压信号包括第二直流电压信号VF，所述第二脉冲信号DF转换为第二直流电压信号VF。

该数字隔离器1通过输入信号DATA_IN会产生输出信号DATA_OUT，而输出信号DATA_OUT相对输入信号DATA_IN具有下降延时Tphl，本实用新型中，所述第二脉冲信号DF对应该下降延时Tphl，第二脉冲信号DF的脉冲宽度与该下降延时Tphl相等，第二脉冲信号DF也通过滤波器3转换为第二直流电压信号VF，以供测试机4检测下降延时Tphl。

同样的，本实用新型中的一实施例中提供了将下降延时Tphl转换为第二脉冲信号DF的电路结构。具体的，所述脉冲产生电路2包括第一、第二和第四反相器INV1、INV2和INV4及第二与门AND2；所述第二反相器INV2和第四反相器INV4相串联并连接至第二与门AND2的第二输入端D4，所述第一反相器 INV1连接至第二与门AND2的第一输入端D3。同样，所述输入信号DATA_IN 连接至第一反相器INV1的输入端，输出信号DATA_OUT连接至第二反相器INV2的输入端，所述第二与门AND2的输出端输出第二脉冲信号DF。

如图2和4所示，该输入信号DATA_IN经过了一级反相器，因而第二与门 AND2的第一输入端D3的信号与输入信号DATA_IN反相，而该输出信号 DATA_OUT经过了两级反相器，因而第二与门AND2的第二输入端D4的信号与输出信号DATA_OUT同相。因此经过第二与门AND2的逻辑运算，第二与门 AND2的输出端的第二脉冲信号DF即为输出信号DATA_OUT相对输入信号 DATA_IN的下降延时Tphl。

所述滤波器3包括第二电阻R2和第二电容C2，所述第二脉冲信号DF连接至第二电阻R2一端，第二电阻R2另一端输出第二直流电压信号VF；所述第二电容C2一端接地、另一端连接至第二电阻R2另一端。所述第二电阻R2和第二电容C2组成低通滤波器3，因而可将第二脉冲信号DF转换为第二直流电压信号VF，第二直流电压信号VF与该下降延时Tphl直接相关。

所述输出信号DATA_OUT相对输入信号DATA_IN的下降延时Tphl为：

其中，VF为第二直流电压信号VF，VDD为该延时测试电路的电压，Tper 为输入信号DATA_IN的周期。

则，同样的，若VDD＝5V，Tper＝100ns，且VF测出为0.55V，则下降延时 Tphl为：

当然，如上述所述，所述脉冲产生电路2通过多级反相器对输入信号 DATA_IN和输出信号DATA_OUT进行处理，如上述第一与门AND1的第二输入端D2的信号是由输出信号DATA_OUT经过了三级反相器串联后形成的，但是，显然的，三级反相器和一级反相器、五级反相器、2n+1(n≥0)级反相器的作用相同，因而，也可以用其他级数的反相器构成。同样的，二级反相器和四级反相器、2n+2(n≥0)级反相器的作用相同，也可以用其他级数的反相器构成，这同样也在本实用新型的范围之内。

或者，所述反相器和与门也可以采用其他逻辑电路组合实现，只要能实现反相器和与门的功能，则均在本实用新型的保护范围之内。

另外，本实用新型中，所述低通滤波器3采用一级RC电路实现，当然也可以通过串联的多级RC电路实现，也同样在本实用新型的范围之内。

本实用新型中，晶振OSC产生的数字信号产生输入信号DATA_IN并给到数字隔离器1，数字隔离器1产生输出信号DATA_OUT。输入信号DATA_IN和输出信号DATA_OUT经过本实用新型的延时测试电路后，产生与上升延时Tplh 线性相关的第一直流电压信号VR和与下降延时Tphl线性相关的第二直流电压信号VF，并且通过测试机4可转换为上升延时Tplh和下降延时Tphl。因而，该延时测试电路可用于多通道数字隔离器1的延时测量，并且测量更加便捷快速。

但是，该延时测试电路可测量的延时最小值受限于延时测试电路内部节点的上升时间和下降时间，而延时测试电路的延时最大值为晶振OSC的时钟周期的一半。例如，某一延时测试电路内部节点的上升时间和下降时间分别为1ns，晶振OSC的时钟周期为100ns，则，该延时测试电路可测量的延时范围为2ns 至50ns。而通常的数字隔离器1的传播延时为3ns至15ns，因此，该延时测试电路可满足高速数字隔离器1的测量需求。

综上所述，本实用新型的数字隔离器1的传播延时测试电路中，可通过脉冲产生电路2和滤波器3将数字隔离器1的输入信号DATA_IN及输出信号 DATA_OUT转换为直流电压信号，以供测试机4测量，并且通过直流电压信号和延时的计算公式来计算延时。整个过程只需要测量直流电压信号，而无需对输入信号DATA_IN及输出信号DATA_OUT再进行检测，因而对测试机4的要求大大降低，减小了测试成本。

并且，在具体的脉冲产生电路2中，分别通过多级串联的反相器和与门的配合连接，对输入信号DATA_IN和输出信号DATA_OUT进行逻辑运算，从而产生与上升延时Tplh相等的第一脉冲信号DR及与下降延时Tphl相等的第二脉冲信号DF。通过逻辑电路和相应的逻辑运算将输入信号DATA_IN和输出信号 DATA_OUT进行处理并形成第一脉冲信号DR和第二脉冲信号DF，效果较好且器件用量较少。

另外，又通过滤波器3将第一脉冲信号DR和第二脉冲转换为第一直流电压信号VR和第二直流电压信号VF，该滤波器3为低通滤波器3，当然也不限于本实用新型具体实施方式中的一级RC电路，也可以通过多级RC电路实现。

最后，第一直流电压信号VR和第二直流电压信号VF分别与上升延时Tplh 和下降延时Tphl呈线性关系，从而本实用新型中采用的ATE测试机4可通过测量第一直流电压信号VR和第二直流电压信号VF来分别得到上升延时Tplh和下降延时Tphl。

此外，应当理解，虽然本说明书按照实施方式加以描述，但并非每个实施方式仅包含一个独立的技术方案，说明书的这种叙述方式仅仅是为清楚起见，本领域技术人员应当将说明书作为一个整体，各实施方式中的技术方案也可以经适当组合，形成本领域技术人员可以理解的其他实施方式。

上文所列出的一系列的详细说明仅仅是针对本实用新型的可行性实施方式的具体说明，并非用以限制本实用新型的保护范围，凡未脱离本实用新型技艺精神所作的等效实施方式或变更均应包含在本实用新型的保护范围之内。

Claims (9)

1.一种数字隔离器的传播延时测试电路，包括数字隔离器及用以测试数字隔离器传播延时的测试机，其特征在于，所述测试电路还包括：

脉冲产生电路，与所述数字隔离器相连接，用以将数字隔离器的输入信号和输出信号转换为脉冲信号，输出信号相对输入信号的延时与脉冲信号的脉冲宽度相等；

滤波器，连接于脉冲产生电路和测试机之间，用以将脉冲信号转换为直流电压信号，并发送给测试机。

2.根据权利要求1所述的延时测试电路，其特征在于，所述脉冲信号包括第一脉冲信号，所述输出信号相对输入信号的上升延时与第一脉冲信号的脉冲宽度相等；所述直流电压信号包括第一直流电压信号，所述第一脉冲信号转换为第一直流电压信号。

3.根据权利要求2所述的延时测试电路，其特征在于，所述脉冲产生电路包括第一至第五反相器及第一与门；所述第一反相器和第三反相器相串联并连接至第一与门的第一输入端，所述第二反相器、第四反相器及第五反相器相串联并连接至第一与门的第二输入端，所述输入信号连接至第一反相器的输入端，输出信号连接至第二反相器的输入端；所述第一与门的输出端输出第一脉冲信号。

4.根据权利要求2所述的延时测试电路，其特征在于，所述滤波器包括第一电阻和第一电容，第一脉冲信号连接至第一电阻一端，第一电阻另一端输出第一直流电压信号；所述第一电容一端接地、另一端连接至第一电阻另一端。

5.根据权利要求2所述的延时测试电路，其特征在于，所述输出信号相对输入信号的上升延时Tplh为：

其中，VR为第一直流电压信号，VDD为该延时测试电路的电压，Tper为输入信号的周期。

6.根据权利要求1所述的延时测试电路，其特征在于，所述脉冲信号包括第二脉冲信号，所述输出信号相对输入信号的下降延时与第二脉冲信号的脉冲宽度相等；所述直流电压信号包括第二直流电压信号，所述第二脉冲信号转换为第二直流电压信号。

7.根据权利要求6所述的延时测试电路，其特征在于，所述脉冲产生电路包括第一、第二和第四反相器及第二与门；所述第二反相器和第四反相器相串联并连接至第二与门的第二输入端，所述第一反向器连接至第二与门的第一输入端，所述输入信号连接至第一反相器的输入端，输出信号连接至第二反相器的输入端；所述第二与门的输出端输出第二脉冲信号。

8.根据权利要求6所述的延时测试电路，其特征在于，所述滤波器包括第二电阻和第二电容，第二脉冲信号连接至第二电阻一端，第二电阻另一端输出第二直流电压信号；所述第二电容一端接地、另一端连接至第二电阻另一端。

9.根据权利要求6所述的延时测试电路，其特征在于，所述输入信号及输出信号的下降沿延时Tphl为：

其中，VF为第二直流电压信号，VDD为该延时测试电路的电压，Tper为输入信号的周期。

Images