CN216980556U - 一种基于顶部散热的混合集成电源 - Google Patents
一种基于顶部散热的混合集成电源 Download PDFInfo
- Publication number
- CN216980556U CN216980556U CN202220505008.3U CN202220505008U CN216980556U CN 216980556 U CN216980556 U CN 216980556U CN 202220505008 U CN202220505008 U CN 202220505008U CN 216980556 U CN216980556 U CN 216980556U
- Authority
- CN
- China
- Prior art keywords
- power
- heat dissipation
- chip
- power supply
- hybrid integrated
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
- H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
Landscapes
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
Abstract
本实用新型公开了一种基于顶部散热的混合集成电源,涉及集成电源领域,本实用新型结构简单,本实用新型通过在混合集成电源顶部设置散热件,使电源内部的功率器件通过导热胶将热量传递到顶部的散热件上,便于后续安装结构件进行集中散热;电源内部的功率芯片采用倒装焊接,在填充件的作用下,不仅便于对功率芯片的集中散热,而且能够对功率芯片起到塑封的作用,避免裸芯片长期暴露在有害气氛环境中,导致键合点出现腐蚀,导致凸点连接失效,进一步延长功率芯片的使用寿命。
Description
技术领域
本实用新型涉及集成电源领域,具体是一种基于顶部散热的混合集成电源。
背景技术
随着卫星装备的小型化,整机系统的轻量化需求日趋明显,对空间用抗辐射DC/DC变换器的体积、重量和封装结构提出了更高的要求,国内外现有的抗辐射DC/DC变换器的多为金属封装,体积和重量均已无法更好满足对供电电源的使用需求。
随着整机系统的轻量化,混合集成电源的散热结构的重量和体积也随之缩小,不能满足混合集成电源正常使用时的散热需求,本申请为满足集成电源的散热需求,对集成电源内部的各个结构位置进行对应调整。
实用新型内容
本实用新型的目的在于提供一种基于顶部散热的混合集成电源,通过对散热结构与基板之间相对位置关系的调整以及对集成电源的制备过程的改进,以解决上述背景技术中提出的问题。
为实现上述目的,本实用新型提供如下技术方案:
一种基于顶部散热的混合集成电源,包括一体化基板,所述混合集成电源还包括:无源器件和功率电感,所述无源器件和功率电感均固定在一体化基板上;功率芯片,所述功率芯片通过连接组件与一体化基板相连,以及散热件,所述散热件形成有互联面、器件腔、功率电感腔以及功率芯片腔,所述散热件通过互联面与一体化基板贴合固定,所述无源器件位于器件腔内,所述功率电感与功率电感腔顶面相贴合,所述功率芯片与功率芯片腔顶面相贴合。
作为本实用新型进一步的方案:所述连接组件包括与一体化基板焊接相连的金凸点、设置在金凸点与功率芯片之间的的芯片接线端、设置在金凸点与芯片接线端之间的芯片接线端金属化层以及填满功率芯片与一体化基板之间空隙的填充件。
作为本实用新型进一步的方案:所述芯片接线端金属化层的材质为CuNiAu。
作为本实用新型进一步的方案:所述一体化基板表面镀有铜层,所述铜层厚度范围为75μm±10μm。
作为本实用新型进一步的方案:所述一体化基板在功率芯片的焊区表面镀有金,一体化基板在无源器件和功率电感的焊区表面镀金的厚度小于一体化基板在功率芯片焊区表面镀金的厚度。
作为本实用新型进一步的方案:所述一体化基板的金镀层位于铜镀层的上层。
作为本实用新型进一步的方案:所述散热件通过粘接胶与一体化基板粘接固定。
作为本实用新型进一步的方案:所述功率芯片和功率电感均通过导热胶与散热件腔体顶面接触相连。
与现有技术相比,本实用新型的有益效果是:本实用新型结构新颖,本实用新型通过在混合集成电源顶部设置散热件,使电源内部的功率器件通过导热胶将热量传递到顶部的散热件上,便于后续安装结构件进行散热;电源内部的功率电芯采用倒装焊接,同时在填充件的作用下,不仅便于对功率电芯的集中散热,而且能够对功率芯片起到塑封的作用,避免裸芯片长期暴露在有害气氛环境中,导致键合点出现腐蚀,导致凸点连接失效。
附图说明
图1为一种混合集成电源的剖面结构示意图;
图2为一种混合集成电源中功率芯片的剖面结构示意图;
图3为一种混合集成电源中散热件的整体结构示意图;
图中:10-一体化基板、20-无源器件、30-连接组件、31-功率芯片、32-芯片接线端、33-金凸点、34-填充件、35-固定件、40-功率电感、50-散热件、51-互联面、52-功率芯片腔、53-功率电感腔、54-器件腔、61-导热胶、62-粘接胶。
具体实施方式
下面将结合本实用新型实施例中的附图,对本实用新型实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例仅仅是本实用新型一部分实施例,而不是全部的实施例。基于本实用新型中的实施例,本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例,都属于本实用新型保护的范围。
本实用新型实施例中,一种基于顶部散热的混合集成电源,包括一体化基板10、固定在一体化基板10上的无源器件20和功率电感40以及功率芯片31、散热件50,所述散热件50形成有互联面51、器件腔54、功率电感腔53以及功率芯片腔52,所述散热件50通过互联面与一体化基板10贴合固定,所述无源器件20位于器件腔内,所述功率电感40与功率电感40腔顶面相贴合,所述功率芯片31与功率芯片腔顶面相贴合。在散热件50的作用下,能够对功率电感40和功率芯片31进行及时散热。
连接组件30包括金凸点33相连的芯片接线端32、芯片接线端金属化层以及填满功率芯片31与一体化基板10之间空隙的填充件34,所述功率芯片通过金凸点33与一体化基板10焊接相连,功率芯片31为内置功率管的抗辐射同步降压转换器。所述填充件34的热膨胀系数小于20ppm,填充件34的材质可以为但不仅限于环氧树脂,所述功率芯片配合金凸点33倒装焊至一体化基板10上,连接组件中的填充件34,不仅能够增加芯片与一体化基板10的粘结强度,补偿芯片、金凸点33以及一体化基板10之间热膨胀系数的差异,还可以避免芯片在温度循环、机械冲击等应力作用下,出现金凸点33与一体化基板10结合力下降的问题,同时填充件34还能够起到塑封的作用,避免了芯片长期暴露在有害气氛环境中,导致键合点出现腐蚀,导致金凸点33的连接失效。
为了避免金凸点33与芯片接线端32键合界面产生金铝金属间化合物,产品在后续使用中存在产生科肯达尔空洞风险,在芯片接线端32表面形成芯片接线端金属化层,用作金凸点33与芯片接线端32之间的阻挡层。所述芯片接线端金属化层的材质为CuNiAu。
所述散热件50形成有互联面51、器件腔54、功率电感40腔以及功率芯片腔,所述散热件50的互联面与一体化基板10相贴合固定,所述散热件50的互联面51与一体化基板10之间可以但不仅限于通过粘接胶62固定相连,所述无源器件20置于器件腔54中,所述功率电感40与功率电感腔53顶面、功率芯片31与功率芯片腔52顶面之间通过导热胶接触相连,能够使功率电感40以及功率芯片31在正常运行的过程中,产生的热量能够通过顶部的散热件50及时导出。无源器件置于散热件内,不与散热件直接接触,防止无源器件在散热件的影响下形成短路现象,且能够实现对无源器件的封装。
所述散热件50采用高导热率的材料,其导热率大于170W/mK,其材料选择可以为但不仅限于AlSiC,能够有效的将电源内各个器件产生的热量及时导出。
所述无源器件20和功率电感40均通过第一焊接件与一体化基板10焊接相连,所述混合集成电源的引出端与一体化基板10通过第二焊接件焊接相连,所述第一焊接件与第二焊接件的熔点温差为30℃以上,使得第一焊接件将无源器件20和功率电感40焊接固定后,再次对混合电源引出端进行焊接时,其焊接温度不会对第一焊接件产生影响。
一种基于顶部散热的混合集成电源的制备方法,包括:
步骤一、在一体化基板10表面的组装层及背面的焊盘引脚镀铜,铜镀层厚度为75μm±10μm;
步骤二、在一体化基板10上镀金,将无源器件20和功率电感40再流焊至一体化基板10上;
步骤三、制备金凸点33并将功率芯片31通过金凸点33倒装焊接至一体化基板10上;
步骤四、向功率芯片31与一体化基板10之间填满填充件34;
步骤五、将散热件50固定在一体化基板10上,使散热件50与功率芯片31以及功率电感40均与散热件50腔体顶部相接触贴合。
所述步骤一中,在一体化基板表面镀铜为镀厚铜,具体为:直接镀厚铜是通过蒸发、磁控溅射等沉积工艺进行一体化基板10表面金属化,先溅射种子层,接着进行镀膜、光刻,经过电镀的方式增加镀铜层的厚度,再进行磨抛,使厚度标准达到75μm±10μm。通过增加一体化基板10的铜镀层厚度,提高了金属与一体化陶瓷基板之间的结合强度,另外由于电镀厚铜稳定一致性的控制难度较大且镀铜表面整平技术工艺控制严苛,因此本实用新型对镀层厚度的范围进行了限定。
所述步骤二中,向表面镀铜后的一体化基板上局部焊区表面镀金,该镀金层的材质可以为但不仅限于NiAu,在一体化基板的功率芯片焊区表面镀层厚度大于在无源器件和功率电感表面的镀层厚度,其中一体化基板表面镀层的厚度差值不超过4μm,最后进行PI制备。一体化基板10通过采用不同焊区表面差异化镀金的方式,增加一体化基板中功率芯片31焊区表面的镀层厚度,确保芯片倒装焊无虚接;同时一体化基板10的无源器件20和功率电感40处的焊区表面采用薄镀层,防止焊接工艺产生金脆风险。
所述步骤三中,制备金凸点33的原理为超声热压技术,基于金属材料间的塑性变形,在超声、压力和温度的作用下加速金属原子间的相互扩散,从而形成可靠的互联界面。金凸点33制备过程具体为:通过电火花放电将线径为25μm的金丝烧制成球状,通过调整电火花放电电流、放电时间等参数控制金球尺寸,金球直径通常为线径的2-3倍。通过劈刀施加超声和压力,与金属焊盘形成可靠的结合,随后劈刀抬起一段距离,在水平方向快速来回扯动,使金丝在金球颈部预先形成微裂痕,保证随后线夹断丝时,在金球颈部断裂,通过该侧向裁剪技术有效控制金丝的断裂位置,增加不同金凸点33之间的高度一致性。
所述金凸点33与一体化基板10焊接过程具体为:将一体化基板放到工作台加热,然后将芯片倒置,凸点向下反扣在基板焊盘上,通过超声、键合力和温度的共同作用,将芯片凸点键合到基板焊盘,使凸点金属与焊盘金属件发生互溶扩散,从而使原子间产生吸引力形成互连。
所述步骤四中,倒装芯片组装后的底部填充方法基于毛细流作用,使填充件34迅速流入倒装芯片底部,其毛细流动最小空间为10μm,下填料沿着组装后芯片的单边或相邻的两遍涂布,形成底部填充料池可提供在器件的支撑间隙中的毛细流,表面张力的作用拉动芯片下的下填料。
步骤五中散热件50可以为但不仅限于通过粘接胶与一体化基板10粘接固定,且功率芯片31和功率电感40可以为但不仅限于均通过导热胶61与散热件50腔体顶面接触相连。通过导热胶能够快速将各个元器件的热量传递出去。
相较于现有技术,本实用新型改变了混合集成电源中各个结构的相对位置,使得相应结构能够配合散热件50,形成混合集成电源内部结构的顶部散热;同时为实现混合集成电源中各个结构相对位置的特殊排布,本实用新型通过上述步骤制得的混合集成电源,不仅能够满足位置布设的要求,而且有效提升一体化基板10的通流能力,提升效率,以及进一步延长功率芯片31的使用寿命。
本实用新型结构新颖,运行稳定,本实用新型在使用时,本实用新型通过在混合集成电源顶部设置散热件50,使电源内部的功率器件通过导热胶将热量传递到顶部的散热件50上,便于对后续安装结构件进行散热;同时本实用新型通过对电源制备方法的改进,一体化基板10通过增加镀铜层的厚度,减小抗阻,增大通流能力,同时提升效率;电源内部的功率芯片采用倒装焊接,在填充件34的作用下,不仅便于对功率芯片的集中散热,而且能够对功率芯片31起到塑封的作用,避免裸芯片长期暴露在有害气氛环境中,导致键合点出现腐蚀,导致凸点连接失效。
对于本领域技术人员而言,显然本实用新型不限于上述示范性实施例的细节,而且在不背离本实用新型的精神或基本特征的情况下,能够以其他的具体形式实现本实用新型。因此,无论从哪一点来看,均应将实施例看作是示范性的,而且是非限制性的,本实用新型的范围由所附权利要求而不是上述说明限定,因此旨在将落在权利要求的等同要件的含义和范围内的所有变化囊括在本实用新型内。不应将权利要求中的任何附图标记视为限制所涉及的权利要求。
此外,应当理解,虽然本说明书按照实施方式加以描述,但并非每个实施方式仅包含一个独立的技术方案,说明书的这种叙述方式仅仅是为清楚起见,本领域技术人员应当将说明书作为一个整体,各实施例中的技术方案也可以经适当组合,形成本领域技术人员可以理解的其他实施方式。
Claims (8)
1.一种基于顶部散热的混合集成电源,包括一体化基板,其特征在于,所述混合集成电源还包括:
无源器件和功率电感,所述无源器件和功率电感均固定在一体化基板上;
功率芯片,所述功率芯片通过连接组件与一体化基板相连,以及
散热件,所述散热件形成有互联面、器件腔、功率电感腔以及功率芯片腔,所述散热件通过互联面与一体化基板贴合固定,所述无源器件位于器件腔内,所述功率电感与功率电感腔顶面相贴合,所述功率芯片与功率芯片腔顶面相贴合。
2.根据权利要求1所述的一种基于顶部散热的混合集成电源,其特征在于,所述连接组件包括与一体化基板焊接相连的金凸点、设置在金凸点与功率芯片之间的芯片接线端、设置在金凸点与芯片接线端之间的芯片接线端金属化层以及填满功率芯片与一体化基板之间空隙的填充件。
3.根据权利要求2所述的一种基于顶部散热的混合集成电源,其特征在于,所述芯片接线端金属化层的材质为CuNiAu。
4.根据权利要求1所述的一种基于顶部散热的混合集成电源,其特征在于,所述一体化基板表面镀有铜层,所述铜层厚度范围为75μm±10μm。
5.根据权利要求4所述的一种基于顶部散热的混合集成电源,其特征在于,所述一体化基板在功率芯片的焊区表面镀有金,一体化基板在无源器件和功率电感的焊区表面镀金的厚度小于一体化基板在功率芯片焊区表面镀金的厚度。
6.根据权利要求5所述的一种基于顶部散热的混合集成电源,其特征在于,所述一体化基板的金镀层位于铜镀层的上层。
7.根据权利要求1所述的一种基于顶部散热的混合集成电源,其特征在于,所述散热件通过粘接胶与一体化基板粘接固定。
8.根据权利要求1所述的一种基于顶部散热的混合集成电源,其特征在于,所述功率芯片和功率电感均通过导热胶与散热件腔体顶面接触相连。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202220505008.3U CN216980556U (zh) | 2022-03-08 | 2022-03-08 | 一种基于顶部散热的混合集成电源 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202220505008.3U CN216980556U (zh) | 2022-03-08 | 2022-03-08 | 一种基于顶部散热的混合集成电源 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN216980556U true CN216980556U (zh) | 2022-07-15 |
Family
ID=82355266
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202220505008.3U Active CN216980556U (zh) | 2022-03-08 | 2022-03-08 | 一种基于顶部散热的混合集成电源 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN216980556U (zh) |
-
2022
- 2022-03-08 CN CN202220505008.3U patent/CN216980556U/zh active Active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN100495694C (zh) | 半导体器件 | |
CN104051377B (zh) | 功率覆盖结构及其制作方法 | |
CN100367496C (zh) | 具有无凸块的叠片互连层的微电子组件和其制造方法 | |
TWI569387B (zh) | 具有隔離件之散熱增益型線路板製作方法 | |
CN101546761A (zh) | 高功率型发光二极管模块封装结构 | |
TW201138023A (en) | Semiconductor chip embedded with wiring substrate and manufacturing method thereof | |
US20090243079A1 (en) | Semiconductor device package | |
TWI657546B (zh) | 設有電隔離件及基底板之線路板、其半導體組體及其製法 | |
CN113809032A (zh) | 一种功率模块、电源电路及芯片 | |
CN217444385U (zh) | 芯片封装结构 | |
CN101887872A (zh) | 半导体芯片的散热封装构造 | |
CN102891240A (zh) | 倒装结构的发光二极管及其制备方法 | |
CN101908510B (zh) | 具有散热封装结构的半导体装置及其制作方法 | |
CN114464581A (zh) | 封装结构及其制造方法 | |
CN216980556U (zh) | 一种基于顶部散热的混合集成电源 | |
CN101882606B (zh) | 散热型半导体封装构造及其制造方法 | |
KR100923784B1 (ko) | 방열 특성이 우수한 금속 회로 기판 및 그 제조 방법 | |
CN114613766A (zh) | 一种基于顶部散热的混合集成电源及其制备方法 | |
CN102117801B (zh) | 高功率型发光二极管模块结构制作方法 | |
CN212587507U (zh) | 采用多芯片堆叠结构的功率分立器件 | |
WO2018129906A1 (zh) | 一种集成供电系统封装件的封装方法 | |
CN115966564A (zh) | 一种改善散热的芯片封装结构及其制备方法 | |
CN109920766B (zh) | 带有散热结构的大尺寸芯片系统级封装结构及其制作方法 | |
CN102244021B (zh) | Low-k芯片封装方法 | |
JP2001044317A (ja) | 半導体素子搭載用基板および半導体装置ならびにそれらの製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
GR01 | Patent grant | ||
GR01 | Patent grant |