CN216596893U - 一种基于lvds的高可靠双路传输显示屏 - Google Patents

Abstract

本实用新型公开了一种基于LVDS的高可靠双路传输显示屏，涉及数据传输技术领域，包括：LVDS接收模块，LVDS分配模块，主控制模块，存储模块；所述LVDS接收模块用于接收并还原LVDS信号，LVDS分配模块用于将一路LVDS信号转换为两路LVDS信号，主控制模块用于接收并处理LVDS分配模块传输的两路LVDS信号并输出至两个显示屏，存储模块存储主控制模块传输至双显示屏的数据。本实用新型基于LVDS的高可靠双路传输显示屏实现了将一路LVDS信号转换为两路LVDS信号输出实现双屏显示，解决了现有技术中采用双主板显示所带来的连接复杂和成本高的问题。

Description

一种基于LVDS的高可靠双路传输显示屏

技术领域

本实用新型涉及数据传输技术领域，具体是一种基于LVDS的高可靠双路传输显示屏。

背景技术

在数据传输中，LVDS(Low-Voltage Differential Signaling)低电压差分信号有着传输速度高的优点，同时为保证数据传输的高效性和稳定性，必须确保LVDS传输链路的可靠性，并且目前由于市场通用的双面显示，需要用两块主板实现双屏LVDS驱动，主控制芯片同时带LVDS驱动和一路HDMI输出，副板芯片带HDMI输入和LVDS驱动，这样连接复杂或主板界限性大，开发周期较长，开发成本较高，且该显示屏的智能度较低，LVDS信号传输不稳定，质量较低，因此提出一种基于LVDS的高可靠双路传输显示。

实用新型内容

本实用新型实施例提供一种基于LVDS的高可靠双路传输显示屏，以解决上述背景技术中提出的问题。

在本实用新型实施例中，提供一种基于LVDS的高可靠双路传输显示屏，包括显示主板、第一显示屏及第二显示屏，该显示主板输出一路LVDS信号，该基于LVDS的高可靠双路传输显示屏还包括显示转换板，该显示转换板包括：LVDS接收模块，LVDS分配模块，主控制模块，存储模块，无线传输模块；

所述LVDS接收模块，用于对所述显示主板通过不同长度的双绞线输出的LVDS信号进行接收、均衡处理及解串处理后输出；

所述LVDS分配模块，连接所述LVDS接收模块的输出端，用于将所述LVDS接收模块输出的LVDS信号由一路信号输入转换为两路信号输出；

所述主控制模块，连接所述LVDS分配模块的输出端，用于接收并处理所述LVDS分配模块传输的两路LVDS信号并输出至第一显示屏和第二显示屏；

所述存储模块，连接所述主控制模块的第一控制端，用于存储所述主控制模块传输至第一显示屏和第二显示屏的相关数据。

本实用新型实施例所提供的基于LVDS的高可靠双路传输显示屏中，通过所述LVDS接收模块接收并还原LVDS信号，LVDS分配模块将一路LVDS信号转换为两路LVDS信号，主控制模块接收并处理LVDS分配模块传输的两路LVDS信号并输出至两个显示屏，存储模块存储主控制模块传输至双显示屏的数据，实现了将一路LVDS信号转换为两路LVDS信号输出实现双屏显示，解决了现有技术中采用双主板显示所带来的连接复杂和成本高的问题，该基于LVDS的高可靠双路传输显示屏结构简单、低成本、可靠性高。

附图说明

为了更清楚地说明本实用新型实施例的技术方案，下面将对本实用新型实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本实用新型的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1为本实用新型实例提供的一种基于LVDS的高可靠双路传输显示屏的原理方框示意图。

图2为本实用新型实例提供的LVDS接收模块的原理方框示意图。

图3为本实用新型实例提供的LVDS接收模块的连接电路图。

具体实施方式

下面将结合本实用新型实施例中的附图，对本实用新型实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本实用新型一部分实施例，而不是全部的实施例。基于本实用新型中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本实用新型保护的范围。

实施例1：参见图1，本实用新型实施例提供一种基于LVDS的高可靠双路传输显示屏，包括显示主板10、第一显示屏30及第二显示屏40，显示主板输出一路LVDS信号，该基于LVDS的高可靠双路传输显示屏还包括显示转换板20，显示转换板20包括：LVDS接收模块1，LVDS分配模块2，主控制模块3，存储模块4；

具体地，所述LVDS接收模块1，用于对显示主板10通过不同长度的双绞线输出的LVDS 信号进行接收、均衡处理及解串处理后输出；

所述LVDS分配模块2，连接所述LVDS接收模块1的输出端，用于将所述LVDS接收模块1输出的LVDS信号由一路信号输入转换为两路信号输出；

所述主控制模块3，连接所述LVDS分配模块2的输出端，用于接收并处理所述LVDS分配模块2传输的两路LVDS信号并输出至第一显示屏30和第二显示屏40；

所述存储模块4，连接所述主控制模块3的第一控制端，用于存储所述主控制模块传输的相关数据。

在具体实施例中，显示主板10通过双绞线输出一路LVDS信号给显示转换板20，上述 LVDS接收模块1可采用均衡器U2电路的方式将双绞线传输的LVDS信号进行自动均衡，还原衰变和畸变的信号，将接收到的LVDS信号恢复为LVDS初始信号，再采用解串器电路对LVDS初始信号进行解串处理，从而提高LVDS信号的传输质量；上述LVDS分配模块2可采用包括并不限于光隔离器、门电路或复杂可编程逻辑器件(CPLD)的方式将一路的LVDS 信号转换为两路的LVDS信号并输出，实现对LVDS信号的分配输出；上述主控制模块3可采用现场可编程逻辑门阵列(FPGA)实现对输入信号进行处理、分配、数据配置与存储；上述存储模块4可采用，但并不限于同步动态随机存取内存(SDRAM)、带电可擦可编程只读存储器(EEPROM)、闪存(FLASH)等外置存储器进行数据的存储与提取。

实施例2：在实施例1的基础上，请参阅图2、图3，在本实用新型所述的一种基于LVDS的高可靠双路传输显示屏的一个具体实施例中，所述LVDS接收模块1包括LVDS均衡单元101、LVDS解串单元102；

具体地，所述LVDS均衡单元101，用于接收并自动均衡显示主板10通过不同长度的双绞线输出的LVDS信号，且将该LVDS信号恢复为LVDS初始信号；

LVDS解串单元102，用于将所述LVDS均衡单元101输出的LVDS初始信号进行解串处理，能够有效地减少引脚数和轨迹数，提高通信数据速率；

该LVDS均衡单元101的输入端接收双绞线传输的LVDS信号，LVDS均衡单元101的输出端通过LVDS解串单元102连接LVDS分配模块2。

进一步地，所述LVDS均衡单元101包括均衡器U2、第一电阻R1、第一电容C1、第二电容C2、第三电容C3、第四电容C4、第五电容C5、第八电容C8和第一电源VCC1；

具体地，所述均衡器U2的第三端通过第一电容C1连接第一电阻R1的第一端，均衡器U2的第二端通过第二电容C2连接第一电阻R1的第二端，均衡器U2的第十三端和第十六端均连接第一电源VCC1、第三电容C3的一端和第四电容C4的一端，第三电容C3的另一端和第四电容C4的另一端均接地，均衡器U2的第十四端和第十五端均通过第五电容C5 接地，均衡器U2的第六端通过第八电容C8连接均衡器U2的第五端，均衡器U2的第一端、第四端、第九端、第零端、第七端和第十二端均接地。

进一步地，所述LVDS均衡单元101还包块第六电容C6、第七电容C7、第四电阻R4、第五电阻R5、第二电阻R2、第三电阻R3、第六电阻R6和第二电源VCC2；

具体地，所述第六电阻R6的一端和第七电阻R7的一端分别连接所述均衡器U2的第十端和第十一端，第六电阻R6的另一端连接第四电阻R4的一端、第二电阻R2的一端、第六电阻R6的一端和所述LVDS解串单元102的第一输入端，第七电阻R7的另一端连接第三电阻R3的一端、第五电阻R5的一端、第六电阻R6的另一端和所述LVDS解串单元102 的第二的第二输入端，第二电阻R2的另一端和第三电阻R3的另一端均接地，第四电阻R4 的另一端和第五电阻R5的另一端均连接第二电源VCC2。

进一步地，所述LVDS分配模块2包括第七电阻R7、第一光隔离器J1、第二光隔离器J2、第三电源VCC3、第八电阻R8、第九电阻R9；所述主控制模块3包括第一控制器U1；

具体地，所述第七电阻R7的一端连接所述LVDS解串单元102的输出的端，第七电阻R7的另一端连接第一光隔离器J1的第一端和第二光隔离器J2的第一端，第一光隔离器 J1的第二端和第二光隔离器J2的第二端均接地，第一光隔离器J1的第三端第二光隔离器 J2的第三端连接第三电源VCC3，第一光隔离器J1的第四端连接所述第一控制器U1的第一IO端和第九电阻R9的一端，第二光隔离器J2的第四端连接所述第一控制器U1的第二 IO端和第八电阻R8的一端，第八电阻R8的另一端和第九电阻R9的另一端均接地。

在具体实施例中，上述LVDS均衡单元101中的均衡器U2可选用，但并不限于CLC014AJE 芯片、LMH000ISQ芯片等均衡器芯片，通过周围元器件配合，实现对输入LVDS信号的自动均衡，还原衰变和畸变的信号，将输入LVDS信号恢复为显示主板10输出的LVDS初始信号；上述第八电容C8用于控制该均衡器U2中均衡环路的增益和带宽；上述LVDS解串单元102可采用SN65LV11023A解串器，实现对输入信号的正常解串处理，在此不做赘述；上述第一光隔离器J1和第二光隔离器J2可选用TLP521或者6N137光电耦合器进行隔离驱动，在此选用TLP521耦合器实现信号隔离传输；上述第一控制器U1可选用，但并不限于XC72Z020等FPGA芯片。

在本实用新型实施例中，通过LVDS接收模块1接收显示主板10通过双绞线输出的LVDS 信号，并对接收的LVDS信号进行均衡和解串处理，实现对输入LVDS信号的自动均衡，衰变和畸变还原和LVDS信号的解串，提高LVDS信号的质量，LVDS分配模块2将LVDS接收模块1输出的一路LVDS信号转换为两路LVDS信号并输出，输出的两路LVDS信号传输给主控制模块3进行处理，并控制第一显示屏和第二显示屏实现相关数据的同时显示。

对于本领域技术人员而言，显然本实用新型不限于上述示范性实施例的细节，而且在不背离本实用新型的精神或基本特征的情况下，能够以其他的具体形式实现本实用新型。因此，无论从哪一点来看，均应将实施例看作是示范性的，而且是非限制性的，本实用新型的范围由所附权利要求而不是上述说明限定，因此旨在将落在权利要求的等同要件的含义和范围内的所有变化囊括在本实用新型内。不应将权利要求中的任何附图标记视为限制所涉及的权利要求。

此外，应当理解，虽然本说明书按照实施方式加以描述，但并非每个实施方式仅包含一个独立的技术方案，说明书的这种叙述方式仅仅是为清楚起见，本领域技术人员应当将说明书作为一个整体，各实施例中的技术方案也可以经适当组合，形成本领域技术人员可以理解的其他实施方式。

Claims (5)

1.一种基于LVDS的高可靠双路传输显示屏，包括显示主板、第一显示屏及第二显示屏，所述显示主板输出一路LVDS信号，其特征在于，所述基于LVDS的高可靠双路传输显示屏还包括显示转换板，所述显示转换板包括：LVDS接收模块，LVDS分配模块，主控制模块，存储模块；

所述LVDS接收模块，用于对所述显示主板通过不同长度的双绞线输出的LVDS信号进行接收、均衡处理及解串处理后输出；

所述LVDS分配模块，连接所述LVDS接收模块的输出端，用于将所述LVDS接收模块输出的LVDS信号由一路信号输入转换为两路信号输出；

所述主控制模块，连接所述LVDS分配模块的输出端，用于接收并处理所述LVDS分配模块传输的两路LVDS信号并输出至所述第一显示屏和所述第二显示屏；

所述存储模块，连接所述主控制模块的第一控制端，用于存储所述主控制模块传输至所述第一显示屏和所述第二显示屏的相关数据。

2.根据权利要求1所述的一种基于LVDS的高可靠双路传输显示屏，其特征在于，所述LVDS接收模块包括LVDS均衡单元、LVDS解串单元；

所述LVDS均衡单元，用于接收并自动均衡所述显示主板通过不同长度的双绞线输出的LVDS信号，且将所述LVDS信号恢复为LVDS初始信号；

所述LVDS解串单元，用于将所述LVDS均衡单元输出的LVDS初始信号进行解串处理；

所述LVDS均衡单元的输入端接收双绞线传输的LVDS信号，所述LVDS均衡单元的输出端通过所述LVDS解串单元连接所述LVDS分配模块。

3.根据权利要求2所述的一种基于LVDS的高可靠双路传输显示屏，其特征在于，所述LVDS均衡单元包括均衡器、第一电阻、第一电容、第二电容、第三电容、第四电容、第五电容、第八电容和第一电源；

所述均衡器的第三端通过第一电容连接第一电阻的第一端，均衡器的第二端通过第二电容连接第一电阻的第二端，均衡器的第十三端和第十六端均连接第一电源、第三电容的一端和第四电容的一端，第三电容的另一端和第四电容的另一端均接地，均衡器的第十四端和第十五端均通过第五电容接地，均衡器的第六端通过第八电容连接均衡器的第五端，均衡器的第一端、第四端、第九端、第零端、第七端和第十二端均接地。

4.根据权利要求3所述的一种基于LVDS的高可靠双路传输显示屏，其特征在于，所述LVDS均衡单元还包块第六电容、第七电容、第四电阻、第五电阻、第二电阻、第三电阻、第六电阻和第二电源；

所述第六电阻的一端和第七电阻的一端分别连接所述均衡器的第十端和第十一端，第六电阻的另一端连接第四电阻的一端、第二电阻的一端、第六电阻的一端和所述LVDS解串单元的第一输入端，第七电阻的另一端连接第三电阻的一端、第五电阻的一端、第六电阻的另一端和所述LVDS解串单元的第二的第二输入端，第二电阻的另一端和第三电阻的另一端均接地，第四电阻的另一端和第五电阻的另一端均连接第二电源。

5.根据权利要求1所述的一种基于LVDS的高可靠双路传输显示屏，其特征在于，所述LVDS分配模块包括第七电阻、第一光隔离器、第二光隔离器、第三电源、第八电阻、第九电阻；所述主控制模块包括第一控制器；

所述第七电阻的一端连接所述LVDS解串单元的输出的端，第七电阻的另一端连接第一光隔离器的第一端和第二光隔离器的第一端，第一光隔离器的第二端和第二光隔离器的第二端均接地，第一光隔离器的第三端第二光隔离器的第三端连接第三电源，第一光隔离器的第四端连接所述第一控制器的第一IO端和第九电阻的一端，第二光隔离器的第四端连接所述第一控制器的第二IO端和第八电阻的一端，第八电阻的另一端和第九电阻的另一端均接地。

Images