CN216450642U - 一种降低击穿风险的功率器件版图结构 - Google Patents
一种降低击穿风险的功率器件版图结构 Download PDFInfo
- Publication number
- CN216450642U CN216450642U CN202122903863.8U CN202122903863U CN216450642U CN 216450642 U CN216450642 U CN 216450642U CN 202122903863 U CN202122903863 U CN 202122903863U CN 216450642 U CN216450642 U CN 216450642U
- Authority
- CN
- China
- Prior art keywords
- plate
- region
- power device
- polycrystalline
- fan
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Electrodes Of Semiconductors (AREA)
Abstract
本申请涉及半导体制造领域,特别是一种降低击穿风险的功率器件版图结构,其主要包括经过掩膜刻蚀后形成条形状图形的沟槽版,每个沟槽版中间设置有重掺杂N型区域,每个重掺杂N型区域的中间设有与发射极相连的发射极孔版;沟槽版、重掺杂N型区域和发射极孔版共同构成了功率器件的有源区,沟槽版与其外部的多晶版相连,栅极孔版位于所述多晶版上,在版图的角落区域设置为多晶版,多晶版阻隔有源区进入版图的扇形角落区域。本申请通过版图设计对四个角落进行非有源区处理,并且不增加工艺步骤,与原有工艺可以完全兼容的基础上避免了电场和电流的集中,提高了功率器件的可靠性。与传统的有源区相比有源区栅极的引出是通过向内延伸的多晶版实现的。
Description
技术领域
本申请涉及半导体制造领域,特别是一种降低击穿风险的功率器件版图结构。
背景技术
在功率器件中,需要对大电流大电压进行控制。然而芯片成方形外观设计,势必会出现四个扇形形角落,其角落由于曲率效应的原因是功率器件电场和电流集中的区域,在可靠性的测试中,往往在此位置发生热量积累而损坏功率器件。
如图1所示,是传统的沟槽型功率器件版图的版图设计,其版图拥有四分之一圆形的扇形角落区域A,同时有源区的沟槽,发射极接触孔和重掺杂N型区域均占据了这个角落区域,在功率器件阻断电压的过程中电场会集中在这个区域,同时漏电流会集中流此区域的接触孔,电场和电流的集中必然导致热量的积累,这样的热积累增加了其损坏的风险。
发明内容
为了克服现有技术中版图设计中存在的角落电场电流集中的问题,现在特别提出一种降低击穿风险的功率器件版图结构。
为实现上述技术效果,本申请的技术方案如下:
一种降低击穿风险的功率器件版图结构,其特征在于:包括经过掩膜刻蚀后形成条形状图形的沟槽版,每个沟槽版中间设置有重掺杂N型区域,每个重掺杂N型区域的中间设有与发射极相连的发射极孔版;沟槽版、重掺杂N型区域和发射极孔版共同构成了功率器件的有源区,所述沟槽版与其外部的多晶版相连,栅极孔版位于所述多晶版上,在版图的角落区域设置为多晶版,所述多晶版阻隔有源区进入版图的扇形角落区域。
进一步地,所述沟槽版呈长条形分布。
进一步地,所述重掺杂N型区域分布在被区域化的有源区内部,所述区域化是指有沟道的区域。
再进一步地,连接沟槽版的多晶形貌将版图的四个扇形角落区域全部覆盖。
进一步地,所述多晶版对沟槽版的引出为向下凸起的柱状图形形貌将沟槽来实现,所述柱状图形内设置有栅极孔版,其未被有源区覆盖的四个扇形角落区域则通过发射极孔版与发射极相连。
再进一步地,所述多晶版从版图的扇形角落区域向内部延伸的距离与扇形角落区域的扇形半径一致。
更进一步地,所述多晶版从版图的扇形角落区域向内部延伸的距离为100 um -300um。
本申请的优点为:
本申请通过版图设计对四个角落进行非有源区处理,并且不增加工艺步骤,与原有工艺可以完全兼容的基础上避免了电场和电流的集中,提高了功率器件的可靠性。与传统的有源区相比有源区栅极的引出是通过向内延伸的多晶版实现的。
附图说明
图1是本发明主要改动的版图位置说明。
图2是传统的沟槽栅功率器件A位置的版图结构。
图3是一种降低击穿风险的功率器件的A位置的版图结构实施例1。
图4是一种降低击穿风险的功率器件的A位置的版图结构实施例2。
附图中:01-沟槽版,02-发射极孔版,03-重掺杂N型区域,04-栅极孔版,05-多晶版。
具体实施方式
为使本申请实施例的目的、技术方案和优点更加清楚,下面将结合本申请实施例中的附图,对本申请实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例是本申请一部分实施例,而不是全部的实施例。通常在此处附图中描述和示出的本申请实施例的组件可以以各种不同的配置来布置和设计。
因此,以下对在附图中提供的本申请的实施例的详细描述并非旨在限制要求保护的本申请的范围,而是仅仅表示本申请的选定实施例。基于本申请中的实施例,本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例,都属于本申请保护的范围。
应注意到:相似的标号和字母在下面的附图中表示类似项,因此,一旦某一项在一个附图中被定义,则在随后的附图中不需要对其进行进一步定义和解释。
在本申请的描述中,需要说明的是,术语“上”、“竖直”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系,或者是该申请产品使用时惯常摆放的方位或位置关系,或者是本领域技术人员惯常理解的方位或位置关系,仅是为了便于描述本申请和简化描述,而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作,因此不能理解为对本申请的限制。此外,术语“第一”、“第二”等仅用于区分描述,而不能理解为指示或暗示相对重要性。
在本申请的描述中,还需要说明的是,除非另有明确的规定和限定,术语“设置”、“安装”、“连接”应做广义理解,例如,可以是固定连接,也可以是可拆卸连接,或一体地连接;可以是机械连接,也可以是电连接;可以是直接相连,也可以通过中间媒介间接相连,可以是两个元件内部的连通。对于本领域的普通技术人员而言,可以具体情况理解上述术语在本申请中的具体含义。
实施例1
如图3所示,一种降低击穿风险的功率器件版图结构,包括经过掩膜刻蚀后形成条形状图形的沟槽版01,每个沟槽版01中间设置有重掺杂N型区域03,每个重掺杂N型区域03的中间设有与发射极相连的发射极孔版02;沟槽版01、重掺杂N型区域03和发射极孔版02共同构成了功率器件的有源区,所述沟槽版01与其外部的多晶版05相连,栅极孔版04位于所述多晶版05上,其中有源区栅极的引出是通过多晶版05与沟槽版01相连的方式实现,所述栅极孔版04作用在于将栅极多晶与栅极电极相连。在版图的角落区域设置为多晶版05,所述多晶版05阻隔有源区进入版图的扇形角落区域。如图3所示,本申请有源区舍弃了整个版图的角落区域,取而代之的是占据角落区域的大面积多晶,有源区没有深入到角落区域,可以避免电流向弧形区域集中。
沟槽版01呈长条形分布。有源区与传统的有源区相比,并未占据版图扇形角落区域。
重掺杂N型区域03分布在被区域化的有源区内部,所述区域化是指有沟道的区域。本申请区域化的目的是为了区分有沟道的区域和没有沟道得区域,与传统的有源区相比不同的地方是有源区栅极的引出是通过向内延伸的多晶版05实现的。
连接沟槽版01的多晶形貌将版图的四个扇形角落区域全部覆盖。多晶形貌是指多晶版05刻蚀多晶后留下的多晶层的形貌。而传统结构多晶只在终端环形区域,如图3所示,多晶层则已经将四个角落全覆盖。
本申请通过版图设计对四个角落进行非有源区处理,并且不增加工艺步骤,与原有工艺可以完全兼容的基础上避免了电场和电流的集中,提高了功率器件的可靠性。与传统的有源区相比有源区栅极的引出是通过向内延伸的多晶版05实现的。
实施例2
如图4所示,一种降低击穿风险的功率器件版图结构包括经过掩膜刻蚀后形成条形状图形的沟槽版01,每个沟槽版01中间设置有重掺杂N型区域03,每个重掺杂N型区域03的中间设有与发射极相连的发射极孔版02;沟槽版01、重掺杂N型区域03和发射极孔版02共同构成了功率器件的有源区,所述沟槽版01与其外部的多晶版05相连,栅极孔版04位于所述多晶版05上,其中有源区栅极的引出是通过多晶版05与沟槽版01相连的方式实现,所述栅极孔版04作用在于将栅极多晶与栅极电极相连。在版图的角落区域设置为多晶版05,所述多晶版05阻隔有源区进入版图的扇形角落区域。如图3所示,本申请有源区舍弃了整个版图的角落区域,取而代之的是占据角落区域的大面积多晶,有源区没有深入到角落区域,可以避免电流向弧形区域集中。
沟槽版01呈长条形分布。有源区与传统的有源区相比,并未占据版图扇形角落区域。
多晶版05对沟槽版01的引出为向下凸起的柱状图形形貌将沟槽来实现,所述柱状图形内设置有栅极孔版04,其未被有源区覆盖的四个扇形角落区域则通过发射极孔版02与发射极相连。其中向下凸起的柱状图形是指多晶向下延伸的部分,将发射极孔设置到扇形区域,是增加了电流的排放通道,使得电流有更大的面积去流通,避免了电流的集中效应。
如图4所示,通过延伸出去的凸起的柱状多晶来引出栅极,采用多晶向内部延伸的方式连接沟槽,同时角落区域设置多条与发射极相连的接触孔,可以对电流起到排出的的作用。
多晶版05从版图的扇形角落区域向内部延伸的距离与扇形角落区域的扇形半径一致。多晶版05从版图的扇形角落区域向内部延伸的距离为100 um -300um。
本申请通过版图设计对四个角落进行非有源区处理,并且不增加工艺步骤,与原有工艺可以完全兼容的基础上避免了电场和电流的集中,提高了功率器件的可靠性。与传统的有源区相比有源区栅极的引出是通过向内延伸的多晶版05实现的。
Claims (7)
1.一种降低击穿风险的功率器件版图结构,其特征在于:包括经过掩膜刻蚀后形成条形状图形的沟槽版(01),每个沟槽版(01)中间设置有重掺杂N型区域(03),每个重掺杂N型区域(03)的中间设有与发射极相连的发射极孔版(02);沟槽版(01)、重掺杂N型区域(03)和发射极孔版(02)共同构成了功率器件的有源区,所述沟槽版(01)与其外部的多晶版(05)相连,栅极孔版(04)位于所述多晶版(05)上,在版图的角落区域设置为多晶版(05),所述多晶版(05)阻隔有源区进入版图的扇形角落区域。
2.根据权利要求1所述的一种降低击穿风险的功率器件版图结构,其特征在于:所述沟槽版(01)呈长条形分布。
3.根据权利要求1所述的一种降低击穿风险的功率器件版图结构,其特征在于:所述重掺杂N型区域(03)分布在被区域化的有源区内部,所述区域化是指有沟道的区域。
4.根据权利要求3所述的一种降低击穿风险的功率器件版图结构,其特征在于:连接沟槽版(01)的多晶形貌将版图的四个扇形角落区域全部覆盖。
5.根据权利要求1所述的一种降低击穿风险的功率器件版图结构,其特征在于:所述多晶版(05)对沟槽版(01)的引出为向下凸起的柱状图形形貌将沟槽来实现,所述柱状图形内设置有栅极孔版(04),其未被有源区覆盖的四个扇形角落区域则通过发射极孔版(02)与发射极相连。
6.根据权利要求5所述的一种降低击穿风险的功率器件版图结构,其特征在于:所述多晶版(05)从版图的扇形角落区域向内部延伸的距离与扇形角落区域的扇形半径一致。
7. 根据权利要求6所述的一种降低击穿风险的功率器件版图结构,其特征在于:所述多晶版(05)从版图的扇形角落区域向内部延伸的距离为100 um -300um。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202122903863.8U CN216450642U (zh) | 2021-11-25 | 2021-11-25 | 一种降低击穿风险的功率器件版图结构 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202122903863.8U CN216450642U (zh) | 2021-11-25 | 2021-11-25 | 一种降低击穿风险的功率器件版图结构 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN216450642U true CN216450642U (zh) | 2022-05-06 |
Family
ID=81354156
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202122903863.8U Active CN216450642U (zh) | 2021-11-25 | 2021-11-25 | 一种降低击穿风险的功率器件版图结构 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN216450642U (zh) |
-
2021
- 2021-11-25 CN CN202122903863.8U patent/CN216450642U/zh active Active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7816733B2 (en) | SiC semiconductor having junction barrier schottky device | |
US8212283B2 (en) | Reverse-conducting semiconductor device | |
US5998837A (en) | Trench-gated power MOSFET with protective diode having adjustable breakdown voltage | |
JP6531589B2 (ja) | 半導体装置 | |
US20110309464A1 (en) | Semiconductor device including cell region and peripheral region having high breakdown voltage structure | |
US10777545B2 (en) | Semiconductor device | |
JP6604107B2 (ja) | 半導体装置 | |
US10461157B2 (en) | Flat gate commutated thyristor | |
CN101847656A (zh) | 绝缘栅双极性晶体管 | |
EP1406310B1 (en) | Semiconductor device with field-shaping regions | |
CN112802899A (zh) | 一种集成esd结构的高压平面vdmos器件及制造方法 | |
CN114883417B (zh) | 一种具有导通压降自钳位的半导体器件及其制备方法 | |
CN112768447A (zh) | 逆导型绝缘栅双极型晶体管及其制造方法 | |
CN216450642U (zh) | 一种降低击穿风险的功率器件版图结构 | |
CN214797420U (zh) | 逆导型绝缘栅双极型晶体管 | |
KR20050060090A (ko) | 반도체 장치, 반도체 장치의 제조 방법 | |
JP2018110165A (ja) | 半導体装置および半導体装置の製造方法 | |
EP3087607B1 (en) | Reverse-conducting semiconductor device | |
CN113889407A (zh) | 沟槽型igbt器件的制作方法、沟槽型igbt器件 | |
KR100620967B1 (ko) | 누설전류 발생이 감소된 쇼트키 다이오드 및 그 제조방법 | |
CN116598354A (zh) | 一种基于多边形元胞的沟槽型功率mosfet器件及工艺流程 | |
JPH04314367A (ja) | プレーナダイオードおよびその製造方法 | |
CN214152910U (zh) | 一种集成esd结构的高压平面vdmos器件 | |
CN220526924U (zh) | 一种SiC MOSFET沟道型器件 | |
CN218996723U (zh) | Igbt器件结构 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
GR01 | Patent grant | ||
GR01 | Patent grant |