CN216389354U - 一种测试用封装基板及测试系统 - Google Patents

Abstract

本实用新型提供了一种测试用封装基板及测试系统，该测试用封装基板包括第一介质层、两组布线层。两组布线层分别层叠在第一介质层的两个面上；每组布线层包括依次层叠在第一介质层对应面上的至少两层布线层；同组布线层中任意相邻的两层布线层之间均通过第二介质层隔开。还包括至少一组测试用电路结构；每组测试用电路结构包括设置在布线层、第一介质层或第二介质层中的待测结构。通过提供测试用封装基板，采用不同的测试电流对待测结构进行电气性能测试，能够准确且详细的获得不同尺寸待测结构的电气性能参数，建立起电气性能数据库，为封装基板的设计和核检提供较为准确的电气性能参数参考标准。

Description

一种测试用封装基板及测试系统

技术领域

本实用新型涉及半导体制造技术领域，尤其涉及一种测试用封装基板及测试系统。

背景技术

封装基板是诸如处理器芯片等的载体和重要组成部分，而导电孔(Via)和金属走线 (Shape)则是封装基板中的信号传递的通道和桥梁。随着处理器芯片工艺和性能的提升，封装基板的设计越来越复杂，电源设计面临巨大的挑战。而作为电源通道的组成部分，Via 和Shape的通流能力到底有多大，超过多少以后会对基板的可靠性造成影响，目前基本上是按照比较保守的经验值，无确切数据。

实用新型内容

本实用新型提供了一种测试用封装基板及测试系统，以准确的获得封装基板中不同导电结构的电气性能参数，从而为封装基板的设计和核检提供较为准确的电气性能参数参考标准。

第一方面，本实用新型提供了一种测试用封装基板，该测试用封装基板包括第一介质层、两组布线层。其中，第一介质层具有相对的两个面，且第一介质层的厚度不小于阈值厚度。两组布线层分别层叠在第一介质层的两个面上；每组布线层包括依次层叠在第一介质层对应面上的至少两层布线层；同组布线层中任意相邻的两层布线层之间均通过第二介质层隔开，且第二介质层的厚度小于第一介质层的厚度。该测试用封装基板还包括至少一组测试用电路结构；其中，每组测试用电路结构包括设置在布线层、第一介质层或第二介质层中的待测结构，还包括与待测结构电连接且设置在布线层上的焊盘。

在上述的方案中，通过提供测试用封装基板，不断的改变封装基板中待测结构的尺寸参数，采用不同的测试电流对待测结构进行测试，从而能够准确且较为详细的获取到不同尺寸待测结构的电气性能参数，建立起针对不同待测结构尺寸的电气性能数据库，为封装基板的设计和核检提供较为准确的电气性能参数参考标准。

在一个具体的实施方式中，每组布线层包括与第一介质层紧邻的第一布线层。待测结构包括贯通第一介质层两个面的第一导电孔。每组测试用电路结构中的焊盘包括两个第一焊盘，该两个第一焊盘分别设置在两个第一布线层上；且每个第一焊盘通过第一布线层中的第一金属线与第一导电孔电连接。使提供的测试用封装基板包含有贯通在中间较厚介质层 (Core层)中的导电孔结构(Core Via)，便于对Core层的Core Via进行电气性能测试，获得Core层中不同尺寸的Core Via的电气性能参数。

在一个具体的实施方式中，第一导电孔的孔径为120um～200um，使提供的测试用封装基板尽可能包含经常使用到的贯通Core层Core Via的尺寸类型。

在一个具体的实施方式中，每组布线层还包括层叠在第一布线层上的第二布线层。且第一介质层、两个第一布线层相对第二布线层，均具有层叠的外凸部分，每个第一焊盘设置在对应第一布线层的外凸部分上。以尽量减少测试用电路结构中非待测结构的走线长度，防止测试用电路结构中因过长的非待测结构影响最终获得的待测结构的电气性能参数，使获得的电气性能参数尽可能准确。同时也使第一焊盘不干涉设置在其他布线层中的待测结构。

在一个具体的实施方式中，每组布线层还包括层叠在第二布线层上的第三布线层。待测结构还包括两个第二导电孔，每个第二导电孔均贯通同组布线层中第二布线层和第三布线层之间的第二介质层；且第二布线层中设置有电连接两个第二导电孔的第二金属线。每组测试用电路结构中的焊盘还包括：设置在每组布线层中第三布线层上的两个第二焊盘，且两个第二焊盘与两个第二导电孔一一对应，每个第二焊盘通过第三布线层中的第三金属线与对应的第二导电孔电连接。使提供的测试用封装基板包含有贯通在上下两侧较薄介质层(Build Up层)中的导电孔结构(Build Up Via)，便于对Build Up层的Build UpVia进行电气性能测试，获得Build Up层中不同尺寸的Build Up Via的电气性能参数。

在一个具体的实施方式中，第二导电孔的孔径为40um～90um，使提供的测试用封装基板尽可能包含经常使用到的贯通Build Up层Build Up Via的尺寸类型。

在一个具体的实施方式中，第一金属线的截面宽度为第一导电孔的孔径的N1倍，第二金属线和第三金属线的截面宽度为第二导电孔的孔径的N2倍；且N1和N2均大于1，使测试用电路结构中作为非待测结构的第一金属线、第二金属线及第三金属线的截面尺寸均大于待测结构的截面尺寸，防止因非待测结构的通电流性能小于待测结构的通电流性能，从而影响待测结构的电气性能。从而防止测试用电路结构中因截面面积较小的非待测结构影响最终获得的待测结构的电气性能参数，使获得的电气性能参数尽可能准确。

在一个具体的实施方式中，待测结构为设置在每层布线层中的待测金属线，且待测金属线为等截面尺寸的金属线。每组测试用电路结构中的焊盘包括设置在每层布线层上的两个第三焊盘，待测金属线电连接同布线层上的两个第三焊盘。且同组布线层中相邻的两层布线层之间，靠近第一介质层的布线层相对远离第一介质层的布线层均具有外凸部分，且靠近第一介质层的布线层上的两个第三焊盘设置在外凸部分上。使提供的测试用封装基板包含有设计在不同布线层上的待测金属线，便于对不同布线层的待测金属线进行电气性能测试，获得不同尺寸的待测金属线的电气性能参数。

在一个具体的实施方式中，待测金属线的厚度为15um～22um，待测金属线的宽度为 0.1mm～50mm，使提供的测试用封装基板尽可能包含经常使用到的布置在布线层的金属线的尺寸类型。

在一个具体的实施方式中，待测结构的材料为铜，以便于对原材料为铜的待测结构进行测试，获取到不同尺寸类型的原材料为铜的待测结构的电气性能参数，为采用铜材料作为封装基板内走线及过孔的设计及核检提供参考。

第二方面，本实用新型还提供了一种封装基板的测试系统，该测试系统包括上述任意一种测试用封装基板、初温为设定温度的测试箱，其中的测试箱用于盛放测试用封装基板。该测试系统还包括电源模块和测温模块；其中，电源模块用于向至少一组测试用电路结构通不同电流值大小的测试电流；测温模块用于测试待测结构的表面温度。

在上述的方案中，通过对封装基板中同一尺寸类型的待测结构进行测试时，将设计的测试用封装基板放置在初温为恒定温度的测试箱内，使测试用封装基板形成自然散热的环境，模拟封装基板的工作环境，以获取该待测结构在不同电流通路下的电气性能参数。且通过逐次增加所通测试电流值的方式，直到待测结构的表面温度超过阈值温度为止，从而准确且较为详细的获取到该待测结构的最大通电流的电气性能参数。从而使建立起的针对不同待测结构尺寸的电气性能数据库更加准确，为封装基板的设计和核检提供较为准确的电气性能参数参考标准。

在一个具体的实施方式中，测温模块包括红外线测温仪；或/和，测温模块包括设置在待测结构周围且用于测试待测结构表面温度的温度传感器。便于准确获得待测结构的表面温度参数。

在一个具体的实施方式中，测试箱为隔热密封容器，该隔热密封容器可以为温控箱，使测试用封装基板的测试环境较好的模拟实际工作环境。

附图说明

图1为本实用新型实施例提供的一种测试用封装基板的剖视图；

图2为本实用新型实施例提供的金属线和导电孔的尺寸比对示意图；

图3为本实用新型实施例提供的另一种测试用封装基板的剖视图；

图4为本实用新型实施例提供的一种待测金属线和第三焊盘连接的结构示意图；

图5为本实用新型实施例提供的一种封装基板测试方法的流程图；

图6为本实用新型实施例提供的一种封装基板的测试系统的结构示意图；

图7为本实用新型实施例提供的另一种封装基板的测试系统的结构示意图；

图8为本实用新型实施例提供的另一种封装基板测试方法的流程图；

图9为本实用新型实施例提供的另一种封装基板测试方法的流程图；

图10为本实用新型实施例示出的一种待测结构的截面尺寸-建议电流值的分布曲线。

附图标记：

11-第一介质层12-第二介质层

21-第一布线层22-第二布线层23-第三布线层

31-第一导电孔32-第二导电孔

41-第一金属线42-第二金属线43-第三金属线

50-待测金属线

61-第一焊盘62-第二焊盘63-第三焊盘

71-电源模块72-红外线测温仪

具体实施方式

为使本实用新型实施例的目的、技术方案和优点更加清楚，下面将结合本实用新型实施例中的附图，对本实用新型实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本实用新型一部分实施例，而不是全部的实施例。基于本实用新型中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本实用新型保护的范围。

为了方便理解本实用新型实施例提供的测试用封装基板，下面首先说明一下本实用新型实施例提供的测试用封装基板的应用场景，该测试用封装基板应用于针对封装基板的设计、测试或核检过程中。下面结合附图对该测试用封装基板进行详细的叙述。

参考图1～图4，本实用新型实施例提供的测试用封装基板包括第一介质层11、两组布线层。其中，第一介质层11具有相对的两个面，且第一介质层11的厚度不小于阈值厚度。两组布线层分别层叠在第一介质层11的两个面上；每组布线层包括依次层叠在第一介质层 11对应面上的至少两层布线层；同组布线层中任意相邻的两层布线层之间均通过第二介质层12隔开，且第二介质层12的厚度小于第一介质层11的厚度。该测试用封装基板还包括至少一组测试用电路结构；其中，每组测试用电路结构包括设置在布线层、第一介质层11 或第二介质层12中的待测结构，还包括与待测结构电连接且设置在布线层上的焊盘。

在上述的方案中，通过提供测试用封装基板，不断的改变封装基板中待测结构的尺寸参数，采用不同的测试电流对待测结构进行测试，从而能够准确且较为详细的获取到不同尺寸待测结构的电气性能参数，建立起针对不同待测结构尺寸的电气性能数据库，为封装基板的设计和核检提供较为准确的电气性能参数参考标准。下面结合附图对上述各个结构进行详细的介绍。

如图1及图3所示出的第一介质层11，其具有相对的两个面，且第一介质层11的厚度相对封装基板上的第二介质层12的厚度较厚，即第一介质层11的厚度较厚，第二介质层12的厚度较薄。其中第一介质层11的厚度不小于阈值厚度，以增加整个封装基板的刚性。其中的阈值厚度具体与介质层的材料以及封装基板的面积有关。在第一介质层11的两个面上分别层叠有一组布线层，每组布线层包含有至少两层布线层，且同一组布线层中的至少两层布线层依次层叠在第一介质层11的对应面上。具体的，每组布线层中可以包含的布线层的层数可以为两层、三层、四层、五层等不少于两层的任意层数。如图1及图3所示出的每组布线层中包含有三层布线层，以简化测试用封装结构的结构，方便加工，同时模拟经常使用到的封装结构的具体结构。为了便于下面描述待测结构的具体设置位置，下面对每组布线层进行了第一布线层、第二布线层及第三布线层的划分，应当理解的是，该划分并不作为对本实用新型的实质性限定，仅仅起到说明解释的作用。具体的，每组布线层包括与第一介质层11紧邻的第一布线层21、层叠在第一布线层21上的第二布线层22、以及层叠在第二布线层22上的第三布线层23，即每组布线层中的第一布线层21到第三布线层23距离处于中间层位置的第一介质层11的距离越来越远。另外，如图1及图3所示，在同组布线层中任意相邻的两层布线层之间均通过第二介质层12隔开，从而使相邻的两层布线层之间相互绝缘。

继续参考图1及图3，在测试用封装基板中还设置有至少一组测试用电路结构，每组测试用电路结构均能够对一个待测结构进行通电流。测试用电路结构的组数具体可以为一组、两组、十组、二十组等。在设置每组测试用电路结构时，每组测试用电路结构包括设置在布线层、第一介质层11或第二介质层12中的待测结构，即该待测结构可以为设置在布线层中的待测金属线50，还可以为设置在第一介质层11后第二介质层12中的待测导电孔。需要解释的是，每层布线层中除了金属线之外，其中的空间都填充介质材料来进行绝缘及物理支撑。如图1和图3所示，每组测试用电路结构还包括与待测结构电连接且设置在布线层上的焊盘，在测试时，能够通过焊盘向待测结构通电流。另外需要说明的是，每组测试用电路结构中的待测结构的类型和尺寸可以相同，也可以不同。下面所示出的不同类型、不同尺寸的待测结构可以集成到同一测试用封装基板上，也可以分别集成在不同的封装基板上。

在具体设置待测结构时，待测结构可以为设置在第一介质层11中的待测导电孔。由于第一介质层11的厚度较厚，通常设计的第一介质层11中的导电孔的孔径稍微大些。如图1 及图2所示，待测结构可以包括贯通第一介质层11两个面的第一导电孔31，此时，该第一导电孔31作为一种待测导电孔。此时，如图1所示，每组测试用电路结构中的焊盘包括两个第一焊盘61，该两个第一焊盘61分别设置在两个第一布线层21上，即每个第一布线层 21上设置有一个第一焊盘61。参考图1，每个第一焊盘61通过第一布线层21中的第一金属线41与第一导电孔31电连接，以实现每个第一焊盘61和第一导电孔31的导电连接，从而在通过第一焊盘61通电流时，能够向作为待测结构的第一导电孔31通电流。且上述示出的设置方式，使提供的测试用封装基板包含有贯通在中间较厚介质层(Core层)中的导电孔结构(Core Via)，便于对Core层的Core Via进行电气性能测试，获得Core层中不同尺寸的CoreVia的电气性能参数。

在具体测试过程中，可以测试不同尺寸的第一导电孔31的电气性能参数，例如，可以设置第一导电孔31的孔径为120um～200um，具体的，第一导电孔31的孔径可以为120um、130um、140um、150um、160um、170um、180um、190um、200um等介于120um～200um之间的任意值，使提供的测试用封装基板尽可能包含经常使用到的贯通Core层Core Via的尺寸类型。需要额外说明的是，不同组测试用电路结构中的第一导电孔31的尺寸可以相同，也可以不相同。可以将相同尺寸或不同尺寸的第一导电孔31集成在同一块封装基板上，也可以将相同尺寸或不同尺寸的第一导电孔31分别集成在不同的封装基板上。

再者，参考图2，可以使第一金属线41的截面宽度为第一导电孔31的孔径的N1倍，且N1大于1，即第一导电孔31的孔径小于第一金属线41的线宽。具体的，N1可以为1、 2、3、4、5、6、7、8、9、10等不小于1的任意值。从而使测试用电路结构中作为非待测结构的第一金属线41的截面尺寸均大于待测结构的截面尺寸，防止因非待测结构的通电流性能小于待测结构的通电流性能，从而影响待测结构的电气性能。从而防止测试用电路结构中因截面面积较小的非待测结构影响最终获得的待测结构的电气性能参数，使获得的电气性能参数尽可能准确。

另外，继续参考图1，可以在第二布线层22、第三布线层23及第二介质层12中也设置测试用电路结构。此时，可以采用如下的设置方式：使第一介质层11、两个第一布线层 21相对第二布线层22，均具有层叠的外凸部分，每个第一焊盘61设置在对应第一布线层 21的外凸部分上，即第一介质层11和两个第一布线层21的边缘处均具有外凸部分，使设置在第一布线层21上的第一焊盘61均分布在外凸部分位置，便于外部直接电连接第一焊盘61，同时尽量减少测试用电路结构中非待测结构的走线长度，防止测试用电路结构中因过长的非待测结构影响最终获得的待测结构的电气性能参数，使获得的电气性能参数尽可能准确。同时也使第一焊盘61不干涉设置在其他布线层中的待测结构。

在第二布线层22、第三布线层23及第二介质层12中设置其他组的测试用电路结构时，继续参考图1及图2，待测结构还可以包括两个第二导电孔32，且每个第二导电孔32均贯通同组布线层中第二布线层22和第三布线层23之间的第二介质层12，即此时该一组测试用电路结构中包含有两个等截面尺寸的第二导电孔32。如图1所示，第二布线层22中设置有电连接两个第二导电孔32的第二金属线42，实现两个第二导电孔32的电连接。继续参考图1，每组测试用电路结构中的焊盘还包括两个第二焊盘62，该两个第二焊盘62均设置在每组布线层中第三布线层23上，即每个第二焊盘62位于最外层的第三布线层23上。且两个第二焊盘62与两个第二导电孔32一一对应，每个第二焊盘62通过第三布线层23中的第三金属线43与对应的第二导电孔32电连接，从而实现第二焊盘62与对应第二导电孔 32的电连接。在测试时，能够通过两个第二焊盘62向两个第二导电孔32施加同等大小的电流值的电流；同时使提供的测试用封装基板包含有贯通在上下两侧较薄介质层(Build Up 层)中的导电孔结构(Build Up Via)，便于对Build Up层的Build Up Via进行电气性能测试，获得Build Up层中不同尺寸的Build Up Via的电气性能参数。

在具体测试过程中，可以测试不同尺寸的第二导电孔32的电气性能参数，例如，可以设置第二导电孔32的孔径为40um～90um，具体的，第二导电孔32的孔径可以为40um、50um、60um、70um、80um、90um等介于40um～90um之间的任意值，使提供的测试用封装基板尽可能包含经常使用到的贯通Build Up层Build Up Via的尺寸类型。需要额外说明的是，不同组测试用电路结构中的第二导电孔32的尺寸可以相同，也可以不相同。可以将相同尺寸或不同尺寸的第二导电孔32集成在同一块封装基板上，也可以将相同尺寸或不同尺寸的第二导电孔32分别集成在不同的封装基板上。

再者，参考图2，可以使第二金属线42和第三金属线43的截面宽度为第二导电孔32的孔径的N2倍，且N2大于1，即第二导电孔32的孔径小于第二金属线42及第三金属线 43的线宽。具体的，N2可以为1、2、3、4、5、6、7、8、9、10等不小于1的任意值。从而使测试用电路结构中作为非待测结构的第二金属线42及第三金属线43的截面尺寸均大于待测结构的截面尺寸，防止因非待测结构的通电流性能小于待测结构的通电流性能，从而影响待测结构的电气性能。从而防止测试用电路结构中因截面面积较小的非待测结构影响最终获得的待测结构的电气性能参数，使获得的电气性能参数尽可能准确。

另外，如图1示出的封装基板上将第一导电孔31的测试用电路结构，和第二导电孔32 的测试用电路结构集成到同一块封装基板上，以在同一块封装基板上测试出不同类型的待测结构的电气性能参数。应当理解的是，不同类型的待测结构还可以集成到不同的测试用封装基板上。需要注意的是，在不同类型的待测结构集成到不同的测试用封装基板上时，封装基板中每组布线层所包含的布线层层数可以进行增加或减少，以满足具有足够的设置测试用电路结构的空间为准。

当然，待测结构并不仅仅限于前述示出的设置在介质层的待测导电孔结构，除此之外，还可以为其他类型的待测结构。例如，参考图3及图4，待测结构可以为设置在每层布线层中的待测金属线50，且待测金属线50为等截面尺寸的金属线。即此时的待测结构为等截面尺寸的金属线，且该金属线位于每层布线层中，以模拟实际的封装基板中在不同布线层中的金属走线。此时，如图3所示，每组测试用电路结构中的焊盘可以包括有两个第三焊盘63，且同一组测试用电路结构中的两个第三焊盘63设置在相同的布线层上，相同的布线层上的待测金属线50电连接同布线层上的两个第三焊盘63，在测试时，能够通过两个第三焊盘63 向每层布线层中的待测金属线50通电流。

在每组布线层中均包含有至少两层布线层时，参考图3，可以使同组布线层中相邻的两层布线层之间，靠近第一介质层11的布线层相对远离第一介质层11的布线层均具有外凸部分。即每组布线层中，越靠近中间层位置的第一介质层11，外凸的越多；越远离中间层位置的第二介质层12，外凸的越少。且靠近第一介质层11的布线层上的两个第三焊盘63 设置在外凸部分上，每层布线层的一侧的外凸部分均设置有一个第三焊盘63。使提供的测试用封装基板包含有设计在不同布线层上的待测金属线50，便于对不同布线层的待测金属线50进行电气性能测试，获得不同尺寸的待测金属线50的电气性能参数。

在具体测试过程中，可以测试不同尺寸的待测金属线50的电气性能参数，例如，可以设置待测金属线50的厚度为15um～22um，待测金属线50的宽度为0.1mm～50mm。具体的，待测金属线50的厚度可以为15.0um、15.5um、16.0um、16.5um、17.0um、17.5um、18.0um、18.5um、19.0um、19.5um、20.0um、20.5um、21.0um、21.5um、22um等介于15um～22um之间的任意厚度值。待测金属线50的宽度可以为0.1mm、0.2mm、0.3mm、0.5mm、0.7mm、 1.0mm、2.0mm、3.5mm、5.5mm、8.5mm、12mm、16mm、21mm、27mm、35mm、40mm、 45mm、50mm等介于0.1mm～50mm之间的任意宽度值，使提供的测试用封装基板尽可能包含经常使用到的布置在布线层的金属线的尺寸类型。需要额外说明的是，不同组测试用电路结构中的待测金属线50的尺寸可以相同，也可以不相同。可以将相同尺寸或不同尺寸的待测金属线50集成在同一块封装基板上，也可以将相同尺寸或不同尺寸的待测金属线50分别集成在不同的封装基板上。

另外，上述示出的所有待测结构的材料可以为铜，以便于对原材料为铜的待测结构进行测试，获取到不同尺寸类型的原材料为铜的待测结构的电气性能参数，为采用铜材料作为封装基板内走线及过孔的设计及核检提供参考。当然，需要注意的是，上述待测结构的材料并不仅限于铜，除此之外，还可以为其他能够导电的材料。

通过提供测试用封装基板，不断的改变封装基板中待测结构的尺寸参数，采用不同的测试电流对待测结构进行测试，从而能够准确且较为详细的获取到不同尺寸待测结构的电气性能参数，建立起针对不同待测结构尺寸的电气性能数据库，为封装基板的设计和核检提供较为准确的电气性能参数参考标准。

另外，本实用新型实施例还提供了一种封装基板的测试系统，参考图6及图7，该测试系统包括上述任意一种测试用封装基板、初温为设定温度的测试箱，其中的测试箱用于盛放测试用封装基板。该测试系统还包括电源模块71和测温模块；其中，电源模块71用于向至少一组测试用电路结构通不同电流值大小的测试电流；测温模块用于测试待测结构的表面温度。

在上述的方案中，通过对封装基板中同一尺寸类型的待测结构进行测试时，将设计的测试用封装基板放置在初温为恒定温度的测试箱内，使测试用封装基板形成自然散热的环境，模拟封装基板的工作环境，以获取该待测结构在不同电流通路下的电气性能参数。且通过逐次增加所通测试电流值的方式，直到待测结构的表面温度超过阈值温度为止，从而准确且较为详细的获取到该待测结构的最大通电流的电气性能参数。从而使建立起的针对不同待测结构尺寸的电气性能数据库更加准确，为封装基板的设计和核检提供较为准确的电气性能参数参考标准。

参考图6及图7，测温模块可以包括红外线测温仪72。当然，测温模块并不限于采用如图6和图7所示出的红外线测温仪72测量待测结构表面温度的方式，除此之外，还可以采用其他的方式。例如，测温模块可以包括设置在待测结构周围且用于测试待测结构表面温度的温度传感器。便于准确获得待测结构的表面温度参数。需要说明的是，上述采用红外线测温仪72和温度传感器的方式可以分别单独使用，也可以同时使用。

在设置测试箱时，可以采用隔热密封容器作为测试箱，具体的，该隔热密封容器可以为温控箱，其中的温控箱为一个可调温度的温箱，以在不同起始温度下进行测试，获得不同起始温度下的相关电气性能参数，使测试用封装基板的测试环境较好的模拟实际工作环境。

另外，在采用上述示出的测试系统对封装基板进行测试时，可以采用如下示出的封装基板的测试方法，参考图5、图6及图7，该测试方法包括：

Step10：设计上述任意一种测试用封装基板，并记录待测结构的截面面积；

Step20：将测试用封装基板放置到初温为第一设定温度的测试箱内；

Step30：给每组测试用电路结构通测试电流，直到待测结构的表面温度升至第二设定温度；

Step40：保持向测试用电路结构继续通设定时长的测试电流；

Step50：记录测试电流的电流值、和待测结构的表面温度；

Step60：将测试箱内的温度和待测结构的表面温度，均恢复至第一设定温度；

Step70：将测试电流从初始值开始逐渐增加，且每增加一次测试电流，均执行步骤3～6 一次，直到待测结构的表面温度超过阈值温度为止。

在上述的方案中，通过对封装基板中同一尺寸类型的待测结构进行测试时，将设计的测试用封装基板放置在初温为恒定温度的测试箱内，使测试用封装基板形成自然散热的环境，模拟封装基板的工作环境，以获取该待测结构在不同电流通路下的电气性能参数。且通过逐次增加所通测试电流值的方式，直到待测结构的表面温度超过阈值温度为止，从而准确且较为详细的获取到该待测结构的最大通电流的电气性能参数。从而使建立起的针对不同待测结构尺寸的电气性能数据库更加准确，为封装基板的设计和核检提供较为准确的电气性能参数参考标准。下面结合附图对上述各个步骤进行详细的介绍。

首先，参考图5，设计上述任意一种测试用封装基板，并记录待测结构的截面面积。即所提供的测试用封装基板为上述示出的任意一种结构，该测试用封装基板中至少包含有一组测试用封装结构，每组测试用封装结构中的待测结构可以为如图1及图2所示出的设置在介质层中的导电孔，也可以为如图3及图4所示出的设置在布线层中的待测金属线50。同时还需要记录所设计的测试用封装结构中每个待测结构的截面尺寸信息，例如该截面尺寸信息可以为导电孔的孔径，也可以为待测金属线50的厚度或宽度等值。

接下来，继续参考图5，将测试用封装基板放置到初温为第一设定温度的测试箱内，给测试用封装基板所提供的测试环境为无风且自然散热，以模拟封装基板的初始时的工作环境，以使最后测得的数据不受外界因素影响，更能给封装基板的设计及核检中遇到电源挑战的问题提供数据支撑。该第一设定温度具体可以为0℃，使测试环境尽可能的模拟工作环境，获得较为准确的电气性能参数。当然，该第一设定温度也可以为诸如20℃等的其他的温度值。在设置测试箱时，可以采用隔热密封容器作为测试箱，具体的，该隔热密封容器可以为温控箱，其中的温控箱为一个可调温度的温箱，以在不同起始温度下进行测试，获得不同起始温度下的相关电气性能参数，使测试用封装基板的测试环境较好的模拟实际工作环境。

接下来，如图5、图6及图7所示，给每组测试用电路结构通测试电流，直到待测结构的表面温度升至第二设定温度。具体操作时，参考图6及图7，可以将电源模块71的电源线和负载模块(即图中load)的负载线焊接至对应的焊盘上，使测试用电路结构形成闭合通路，以通过测试用电路结构向待测结构通测试电流。初始通测试电流的值可以较小，以后每测试一次增加一次测试电流。例如，初始测试时所通的测试电流的电流值可以为0.1A。其中的第二设定温度可以为待封装芯片的额定工作温度，例如，在封装芯片为中央处理器芯片的额定工作温度为80℃时，可以设置第二设定温度为80℃，使测试环境尽可能的模拟工作环境，获得较为准确的电气性能参数。在向待测结构通测试电流的过程中，待测结构中的测试电流携带的能量会有部分转化为热能散出，同时待测结构自身的表面温度也会升高，而当温度升高后，待测结构的导电率会降低，从而影响待测结构的电气性能。

在具体监测待测结构的表面温度是否升温至第二设定温度时，如图6所示出的待测结构为第二导电孔32时，可以采用诸如红外线测温仪72等的测温模块不间断的测试第二导电孔32的表面温度变化，具体的，可以使红外线测温仪72对准第二导电孔32位置，以在第一时间监测到第二导电孔32的表面温度升温至第二设定温度。如图7所示出的待测结构为待测金属线50，同样可以采用诸如红外线测温仪72等的测温模块不间断的测试待测金属线50的表面温度变化，具体的，可以使红外线测温仪72对准待测金属线50位置，以在第一时间监测到待测金属线50的表面温度升温至第二设定温度。当然，还可以采用其他类型的测温模块进行测试，例如，测温模块可以包括设置在待测结构周围且用于测试待测结构表面温度的温度传感器，通过软件进行控制和读取待测结构的表面温度，并采用软件进行自动记录和控制重复测试。

接下来，如图5所示，保持向测试用电路结构继续通设定时长的测试电流。即在待测结构的表面温度升温至第二设定温度之后，再采用相同电流值的测试电流，保持在测试用电路结构继续通设定时长的测试电流。具体的，该设定时长可以为5min、10min、15min、20min 等时长。

接下来，继续参考图5，记录测试电流的电流值、和待测结构的表面温度。即在待测结构的表面温度升温至第二设定温度的基础上，再通设定时长的测试电流之后，记录测试电流的电流值，同时还记录此时待测结构的表面温度，作为反映待测结构的电气性能参数中的一项重要参数。

接下来：如图5所示，将测试箱内的温度和待测结构的表面温度，均恢复至第一设定温度，使待测结构和测试箱内的温度均恢复至初始时的第一设定温度之后，再进行下一次的通测试电流测试。

然后，继续参考图5，将测试电流从初始值开始逐渐增加，且每增加一次测试电流，均执行步骤Step30～Step60一次，直到待测结构的表面温度超过阈值温度为止。将测试电流从初始值开始逐渐增加可以采用如下方式：将测试电流从初始值的0.1A开始，以0.5A的公差逐渐增加，以便于获得待测结构在不同测试电流值下的电气性能参数。当然，测试电流的增加方式并不限于上述示出的等0.5A公差的增加方式，例如，还可以采用等0.3A公差的增加方式，或非等差的增加方式。其中的阈值温度可以为第一介质层11和/或第二介质层12的玻璃化温度，使测试环境尽可能的模拟工作环境，获得较为准确的电气性能参数。其中的玻璃化温度是指作为无定型聚合物的介质层(包括结晶型聚合物中的非结晶部分)由玻璃态向高弹态或者由后者向前者的转变温度，是无定型聚合物大分子链段自由运动的最低温度，通常用Tg表示。如果第一介质层11和第二介质层12中的至少一个介质层的温度超过玻璃化温度，具体的，可能第一介质层11的温度超过玻璃化温度，可能第二介质层12的温度超过玻璃化温度，也可能第一介质层11和第二介质层12的温度均超过玻璃化温度，则可能引起封装基板的起翘、鼓泡等变形，从而影响封装基板内的金属走线或导电孔与介质层的结合力，使金属走线或导电孔翘曲形变而导致断裂，从而造成金属走线或导电孔烧毁或破裂。

在上述测试过程中，能够通过对封装基板中同一尺寸类型的待测结构进行测试时，将设计的测试用封装基板放置在初温为恒定温度的测试箱内，使测试用封装基板形成自然散热的环境，模拟封装基板的工作环境，以获取该待测结构在不同电流通路下的电气性能参数。且通过逐次增加所通测试电流值的方式，直到待测结构的表面温度超过阈值温度为止，从而准确且较为详细的获取到该待测结构的最大通电流的电气性能参数。从而使建立起的针对不同待测结构尺寸的电气性能数据库更加准确，为封装基板的设计和核检提供较为准确的电气性能参数参考标准。

另外，参考图8，该测试方法还可以包括步骤8(Step80)：依次改变并记录待测结构的截面尺寸，重新设计上述任意一种测试用封装基板。具体的，另一种测试用封装基板可以改变待测结构的截面尺寸，例如，可以增加或减小设置在介质层中的导电孔的尺寸，可以增加或减小设置在布线层中的待测金属线50的厚度或宽度等。且每改变待测结构的截面尺寸一次，均执行步骤Step20～Step70一次。通过逐次调整待测结构的截面尺寸，并在每次调整之后均采用相同的测试方式进行测试，以获得不同截面尺寸的待测结构的电气性能参数。当然，在针对一种类型的待测结构测试完成之后，可以改变待测结构的类型，即所设计的另一种测试用封装基板可以改变待测结构的类型，例如，可以将待测结构由设置在介质层中的导电孔改为设置在布线层中的待测金属线50，以对另一种待测结构采用同样的测试方式进行测试。

如图9所示，该测试方法还可以包括步骤9(Step90)：根据每个待测结构的截面尺寸、以及该截面尺寸的待测结构对应记录的测试电流的电流值和表面温度，绘制该待测结构的截面尺寸-建议电流值的分布曲线，便于后期设计及核检封装基板时进行参考和查询。即按照上述的测试方式，能够测试出每种截面尺寸的待测结构最大所允许通的电流值。通过对测试数据进行统计分析，形成从电流、温度、金属线厚度及导电孔孔径等多维度的分布曲线，形成详细的数据手册。可以通过软件仿真方式得出对应的电流密度等数据。还可以和测试数据进行对比与整合，在分布图曲线中给出建议区间、临界区间和超值区间。例如参考图10，可以以截面尺寸作为横坐标，以所通电流值表示纵坐标，选取每种截面尺寸待测结构的最大所允许通的电流值作为关键点，绘制出待测结构的截面尺寸-建议电流值的分布曲线。分布曲线上下附近区域为临界区间，分布曲线的下方区域为建议区域，分布区域的上方区域为超值区间。如图10为示出的一种待测结构的截面尺寸-建议电流值的分布曲线，其中的横坐标为待测金属线50的宽度，纵坐标为电流值大小。通过得到的数据手册，在设计中只需要将仿真结果和本测试方案得到的数据手册进行比对，并判断当前设计的结果在什么区间，如此就可以通过测试数据很直观的对仿真数据进行判决。例如，在设计过程中，待测金属线50 工作时所通电流值确定的情况下，可以采用建议区间内的待测金属线50的宽度值。当然，在核检过程中，可以根据待测金属线50的宽度值确定的情况下，可以检测所允许通的最大电流值是否满足设计要求，如果不满足设计要求，则按照本测试方案得到的技术手册进行优化。从而更好的判定设计中的风险是否可控，对电源设计有较好的指导价值。

通过对封装基板中同一尺寸类型的待测结构进行测试时，将设计的测试用封装基板放置在初温为恒定温度的测试箱内，使测试用封装基板形成自然散热的环境，模拟封装基板的工作环境，以获取该待测结构在不同电流通路下的电气性能参数。且通过逐次增加所通测试电流值的方式，直到待测结构的表面温度超过阈值温度为止，从而准确且较为详细的获取到该待测结构的最大通电流的电气性能参数。从而使建立起的针对不同待测结构尺寸的电气性能数据库更加准确，为封装基板的设计和核检提供较为准确的电气性能参数参考标准。

以上所述，仅为本实用新型的具体实施方式，但本实用新型的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本实用新型揭露的技术范围内，可轻易想到的变化或替换，都应涵盖在本实用新型的保护范围之内。因此，本实用新型的保护范围应该以权利要求的保护范围为准。

Claims (12)

1.一种测试用封装基板，其特征在于，包括：

具有相对两个面的第一介质层，且所述第一介质层的厚度不小于阈值厚度；

分别层叠在所述第一介质层两个面上的两组布线层；其中，每组布线层包括依次层叠在所述第一介质层对应面上的至少两层布线层；同组布线层中任意相邻的两层布线层之间均通过第二介质层隔开，且所述第二介质层的厚度小于所述第一介质层的厚度；

至少一组测试用电路结构；其中，每组测试用电路结构包括设置在所述布线层、第一介质层或第二介质层中的待测结构，还包括与所述待测结构电连接且设置在所述布线层上的焊盘。

2.如权利要求1所述的测试用封装基板，其特征在于，每组布线层包括与所述第一介质层紧邻的第一布线层；

所述待测结构包括：贯通所述第一介质层两个面的第一导电孔；

每组测试用电路结构中的焊盘包括两个第一焊盘，所述两个第一焊盘分别设置在两个所述第一布线层上；且每个第一焊盘通过第一布线层中的第一金属线与所述第一导电孔电连接。

3.如权利要求2所述的测试用封装基板，其特征在于，所述第一导电孔的孔径为120um～200um。

4.如权利要求2所述的测试用封装基板，其特征在于，每组布线层还包括层叠在所述第一布线层上的第二布线层；

且所述第一介质层、两个第一布线层相对所述第二布线层，均具有层叠的外凸部分，每个第一焊盘设置在对应第一布线层的外凸部分上。

5.如权利要求4所述的测试用封装基板，其特征在于，每组布线层还包括层叠在所述第二布线层上的第三布线层；

所述待测结构还包括两个第二导电孔，每个第二导电孔均贯通同组布线层中所述第二布线层和第三布线层之间的所述第二介质层；且所述第二布线层中设置有电连接所述两个第二导电孔的第二金属线；

每组测试用电路结构中的焊盘还包括：设置在每组布线层中所述第三布线层上的两个第二焊盘，且所述两个第二焊盘与所述两个第二导电孔一一对应，每个第二焊盘通过第三布线层中的第三金属线与对应的第二导电孔电连接。

6.如权利要求5所述的测试用封装基板，其特征在于，所述第二导电孔的孔径为40um～90um。

7.如权利要求5所述的测试用封装基板，其特征在于，所述第一金属线的截面宽度为所述第一导电孔的孔径的N1倍；

所述第二金属线和第三金属线的截面宽度为所述第二导电孔的孔径的N2倍；

且N1和N2均大于1。

8.如权利要求1所述的测试用封装基板，其特征在于，所述待测结构为设置在每层布线层中的待测金属线，且所述待测金属线为等截面尺寸的金属线；

每组测试用电路结构中的焊盘包括设置在每层布线层上的两个第三焊盘，所述待测金属线电连接同布线层上的所述两个第三焊盘；

且同组布线层中相邻的两层布线层之间，靠近所述第一介质层的布线层相对远离所述第一介质层的布线层均具有外凸部分，且靠近所述第一介质层的布线层上的两个第三焊盘设置在所述外凸部分上。

9.如权利要求8所述的测试用封装基板，其特征在于，所述待测金属线的厚度为15um～22um；

所述待测金属线的宽度为0.1mm～50mm。

10.如权利要求1所述的测试用封装基板，其特征在于，所述待测结构的材料为铜。

11.一种封装基板的测试系统，其特征在于，包括：

如权利要求1～10任一项所述的测试用封装基板；

初温为设定温度的测试箱，用于盛放所述测试用封装基板；

电源模块，用于向所述至少一组测试用电路结构通不同电流值大小的测试电流；

测温模块，用于测试所述待测结构的表面温度。

12.如权利要求11所述的测试系统，其特征在于，所述测温模块包括红外线测温仪；或/和，

所述测温模块包括设置在所述待测结构周围且用于测试所述待测结构表面温度的温度传感器。

Images