CN215731694U - 功率半导体器件 - Google Patents

功率半导体器件 Download PDF

Info

Publication number
CN215731694U
CN215731694U CN202121420943.1U CN202121420943U CN215731694U CN 215731694 U CN215731694 U CN 215731694U CN 202121420943 U CN202121420943 U CN 202121420943U CN 215731694 U CN215731694 U CN 215731694U
Authority
CN
China
Prior art keywords
power
metal foil
metal
signal
power semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202121420943.1U
Other languages
English (en)
Inventor
陈超
张海泉
麻长胜
王晓宝
赵善麒
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Macmic Science & Technology Holding Co ltd
Original Assignee
Macmic Science & Technology Holding Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Macmic Science & Technology Holding Co ltd filed Critical Macmic Science & Technology Holding Co ltd
Priority to CN202121420943.1U priority Critical patent/CN215731694U/zh
Application granted granted Critical
Publication of CN215731694U publication Critical patent/CN215731694U/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48135Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H01L2224/48139Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate with an intermediate bond, e.g. continuous wire daisy chain
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191Disposition
    • H01L2924/19101Disposition of discrete passive components
    • H01L2924/19107Disposition of discrete passive components off-chip wires

Landscapes

  • Wire Bonding (AREA)

Abstract

本实用新型提供了一种功率半导体器件,包括:上桥臂单元包括第一功率金属箔片、第二功率金属箔片和第三功率金属箔片,其中,第三功率金属箔片上设置有对称分布的第一突出结构和第二突出结构,其上规律并且对称地排布有数量相同的第一功率半导体芯片,第一功率金属箔片与第三功率金属箔片相连,并且第二功率金属箔片与第三功率金属箔片相连;下桥臂单元包括第四功率金属箔片,在远离第三功率金属箔片的方向延伸设置有第三突出结构和第四突出结构,并且在靠近第一功率半导体芯片的位置设置有源极连接区域,其中,第三突出结构和第四突出结构上规律并且对称地排布有数量相同的第二功率半导体芯片。由此,能够有效地降低功率半导体器件内部的杂散电感。

Description

功率半导体器件
技术领域
本实用新型涉及半导体技术领域,具体涉及一种功率半导体器件。
背景技术
相关技术中,功率板导体器件无法有效地降低其内部的杂散电感,因此,在关断时,其电压尖峰很容易超过额定电压,从而导致击穿,可靠性和安全性较低。
实用新型内容
本实用新型为解决上述技术问题,提供了一种功率半导体器件,能够有效地降低功率半导体器件内部的杂散电感,从而大大提高了功率半导体器件的可靠性和安全性。
本实用新型采用的技术方案如下:
一种功率半导体器件,包括:覆金属绝缘陶瓷衬底以及对称设置在所述覆金属绝缘陶瓷衬底上的上桥臂单元和下桥臂单元,其中,所述上桥臂单元包括第一功率金属箔片、第二功率金属箔片和第三功率金属箔片,其中,所述第三功率金属箔片上设置有对称分布的第一突出结构和第二突出结构,并且在远离所述第一突出结构和所述第二突出结构的另一侧还设置有第一漏极连接区域和第二漏极连接区域,其中,所述第一突出结构和所述第二突出结构上规律并且对称地排布有数量相同的第一功率半导体芯片,所述第一功率金属箔片在所述第一漏极连接区域通过第一金属线与所述第三功率金属箔片相连,并且所述第二功率金属箔片在所述第二漏极连接区域通过第二金属线与所述第三功率金属箔片相连,以进行功率传输;所述下桥臂单元包括第四功率金属箔片,所述第四功率金属箔片围绕在所述第三功率金属箔片周围,所述第四功率金属箔片在远离所述第三功率金属箔片的方向延伸设置有第三突出结构和第四突出结构,并且在靠近所述第一功率半导体芯片的位置设置有源极连接区域,其中,所述第三突出结构和所述第四突出结构上规律并且对称地排布有数量相同的第二功率半导体芯片,所述第四功率金属箔片在所述源极连接区域通过第三金属线与所述第一功率半导体芯片的源极相连,以进行功率传输;其中,将所述第一功率金属箔片、第二功率金属箔片和所述第三功率金属箔片互连的金属线上的回路与所述第四功率金属箔片上的电流回路形成交叉,使得内部磁场相互抵消。
所述上桥臂单元还包括第一漏极功率端子和第二漏极功率端子,其中,所述第一功率金属箔片和所述第二功率金属箔片对称设置在所述覆金属绝缘陶瓷衬底的两侧,所述第一功率金属箔片和所述第二功率金属箔片在靠近所述覆金属绝缘陶瓷衬底窄边的一侧设置有所述第一漏极功率端子和所述第二漏极功率端子的超声焊接区域,并且在靠近所述覆金属绝缘陶瓷衬底长边的一侧的中心位置设置有第一金属线超声焊接区域。
所述上桥臂单元还包括第一漏极信号端子和第二漏极信号端子,其中,所述第二功率金属箔片在靠近所述覆金属绝缘陶瓷衬底窄边的两侧设置有所述第一漏极信号端子和所述第二漏极信号端子的超声焊接区域。
所述上桥臂单元还包括第一信号金属箔片、第二信号金属箔片、第一源极信号端子和第一栅极信号端子,所述第一信号金属箔片和所述第二信号金属箔片被所述第三功率金属箔片和所述第四功率金属箔片包围,其中,在所述第一信号金属箔片靠近所述覆金属绝缘陶瓷衬底窄边的一侧设置有所述第一源极信号端子,并在靠近所述第一功率半导体芯片的位置均匀设置有第二金属线超声焊接区域,通过第四金属线将所述第一功率半导体芯片的源极与所述第一信号金属箔片相连,形成Kelvin连接以传输源极信号;在所述第二信号金属箔片靠近所述覆金属绝缘陶瓷衬底窄边的一侧设置有所述第一栅极信号端子,并在靠近所述第一功率半导体芯片的位置均匀设置有第三金属线超声焊接区域,通过第五金属线将所述第一功率半导体芯片的栅极与所述第二信号金属箔片相连,以传输所述第一功率半导体芯片的控制信号。
所述上桥臂单元还包括第一源极功率端子,在所述第四功率金属箔片靠近所述覆金属绝缘陶瓷衬底窄边的一侧设置有所述第一源极功率端子的超声焊接区域,并在所述第一源极功率端子的超声焊接区域左侧以及靠近所述第一源极信号端子和第一栅极信号端子的区域设置有多条第六金属线,以增加回路通流面积。
在所述第三突出结构和所述第四突出结构上远离第二功率半导体芯方向往外延伸形成对称的第五突出结构和第六突出结构,并在所述第五突出结构上设置第四金属线超声焊接区域;其中,所述下桥臂单元还包括第五功率金属箔片、第三信号金属箔片和第三漏极信号端子,所述第三信号金属箔片设置在所述第一功率金属箔片和所述第五功率金属箔片的中间,在所述第三信号金属箔片上设置有所述第三漏极信号端子的超声焊接区域,通过第七金属线将所述第三信号金属箔片与所述第五突出结构相连,以传输漏极信号。
所述下桥臂单元还包括第四信号金属箔片、第二源极信号端子和第三源极信号端子,其中,所述第四信号金属箔片设置在所述第三突出结构和所述第四突出结构中间,在靠近所述覆金属绝缘陶瓷衬底窄边的一侧设置有所述第二源极信号端子和所述第三源极信号端子的超声焊接区域,通过第八金属线将所述第二功率半导体芯片的源极与所述第四信号金属箔片相连,形成Kelvin连接以传输源极信号。
所述下桥臂单元还包括第五信号金属箔片和第二栅极信号端子,其中,所述第五信号金属箔片设置在所述第四信号金属箔片的内部,在靠近所述覆金属绝缘陶瓷衬底窄边的一侧设置有第二栅极信号端子的超声焊接区域,在靠近所述第二功率半导体芯片的位置均匀设置有第五金属线超声焊接区域,通过第九金属线将所述第二功率半导体芯片的栅极与所述第五信号金属箔片相连,以传输所述第二功率半导体芯片的控制信号。
本实用新型的有益效果:
本实用新型能够有效地降低功率半导体器件内部的杂散电感,从而大大提高了功率半导体器件的可靠性和安全性。
附图说明
图1为本实用新型实施例的功率半导体器件的结构示意图;
图2为本实用新型一个实施例的功率半导体器件中桥臂单元的局部电流回路图;
图3为本实用新型一个实施例的功率半导体器件的结构示意图;
图4为本实用新型另一个实施例的功率半导体器件中桥臂单元的局部电流回路图。
具体实施方式
下面将结合本实用新型实施例中的附图,对本实用新型实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例仅仅是本实用新型一部分实施例,而不是全部的实施例。基于本实用新型中的实施例,本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例,都属于本实用新型保护的范围。
图1是根据本实用新型实施例的功率半导体器件的结构示意图。
如图1所示,本实用新型实施例的功率半导体器件可包括:覆金属绝缘陶瓷衬底100以及对称设置在覆金属绝缘陶瓷衬底100上的上桥臂单元(图中未具体示出)和下桥臂单元(图中未具体示出)。
其中,上桥臂单元包括第一功率金属箔片210、第二功率金属箔片220和第三功率金属箔片230,其中,第三功率金属箔片230上设置有对称分布的第一突出结构231和第二突出结构232,并且在远离第一突出结构231和第二突出结构232的另一侧还设置有第一漏极连接区域和第二漏极连接区域,其中,第一突出结构231和第二突出结构232上规律并且对称地排布有数量相同的第一功率半导体芯片,第一功率金属箔片210在第一漏极连接区域通过第一金属线与第三功率金属箔片230相连,并且第二功率金属箔片220在第二漏极连接区域通过第二金属线与第三功率金属箔片230相连,以进行功率传输;下桥臂单元包括第四功率金属箔片310,第四功率金属箔片310围绕在第三功率金属箔片230周围,第四功率金属箔片310在远离第三功率金属箔片230的方向延伸设置有第三突出结构311和第四突出结构312,并且在靠近第一功率半导体芯片的位置设置有源极连接区域,其中,第三突出结构311和第四突出结构312上规律并且对称地排布有数量相同的第二功率半导体芯片,第四功率金属箔片310在源极连接区域通过第三金属线与第一功率半导体芯片的源极相连,以进行功率传输;其中,将所述第一功率金属箔片210、第二功率金属箔片220和所述第三功率金属箔片230互连的金属线(第一金属线和第二金属线)上的回路与第四功率金属箔片310上的电流回路形成交叉,使得内部磁场相互抵消。
具体而言,如图1所示,第三功率金属箔片230的整体造型可呈现“U”形状,第三功率金属箔片230设置在上桥臂单元的中心。第三功率金属箔片230上设置有第一突出结构231和第二突出结构232,第一突出结构231和第二突出结构232保持轴对称分布,第一突出结构231和第二突出结构232上分别设置有第一功率半导体芯片的超声焊接区域。
优选地,为了保证降低并联的功率半导体芯片热耦合效应,第一功率半导体芯片在第一突出结构231和第二突出结构232上规律并且对称排布,其中,芯片与芯片的间距可大于或等于预设间距(例如,0.5mm)。其中,为了上桥臂单元左右通流保持均衡,第一突出结构231和第二突出结构232上布置的第一功率半导体芯片的数量保持一致。在远离第一突出结构231和第二突出结构232的另一侧还设置了左右对称的第一漏极连接区域和第二漏极连接区域,本实用新型可采用第一金属线在第一漏极连接区域将第一功率金属箔片210与第三功率金属箔片230相连,采用第二金属线在第二漏极连接区域将第二功率金属箔片220与第三功率金属箔片230相连。需要说明的是,可采用金属框架代替金属线进行连接,其中,采用金属框架对降低功率半导体器件内部杂散电感的效果更明显,但是随之而来的,会增加相应的成本和工时,因此,可按不同设计需求选择合适的金属连接结构。
进一步地,第四功率金属箔片310围绕第三功率金属箔片230而成,并在远离第三功率金属箔片230的方向延伸设置有第三突出结构311和第四突出结构312。第三突出结构311和第四突出结构312上分别设置了第二功率半导体芯片的超声焊接区域。优选的,为了保证降低并联的功率半导体芯片热耦合效应,第二功率半导体芯片在第三突出结构311和第四突出结构312上规律排布,芯片与芯片的间距可大于或等于预设间距(例如,0.5mm)。优选地,为了下桥臂单元左右通流保持均衡,第三突出结构311和第四突出结构312上的第二功率半导体芯片数量必须保持一致。在靠近第一功率半导体芯片的位置设置有源极连接区域,本实用新型可在源极连接区域采用第三金属线将布置在第一功率半导体芯片的源极和第四功率金属箔片310相连以进行功率传输。需要说明的是,可采用金属框架代替金属线进行连接,其中,采用金属框架对降低功率半导体器件内部杂散电感的效果更明显,但是随之而来的,会增加相应的成本和工时,因此,可按不同设计需求选择合适的金属连接结构。
由此,如图2所示,本实用新型将第一功率金属箔片210、第二功率金属箔片220和第三功率金属箔片230互连的金属线上的回路与第四功率金属箔片310上的电流回路形成交叉,形成的内部磁场可以相互抵消,从而减小内部电流回路的杂散电感,并且,布置在第三功率金属箔片230和第四功率金属箔片310上的功率半导体芯片对称排布,能够减小每个功率半导体芯片在空间位置分布导致驱动回路电流路径的差异,从而减少各功率半导体芯片回路上整体的杂散电感,进而大大提高了功率半导体器件的可靠性和安全性。
根据本实用新型的一个实施例,如图1和图3所示,上桥臂单元还包括第一漏极功率端子240和第二漏极功率端子250,其中,第一功率金属箔片210和第二功率金属箔片220对称设置在覆金属绝缘陶瓷衬底100的两侧,第一功率金属箔片210和第二功率金属箔片220在靠近覆金属绝缘陶瓷衬底100窄边的一侧设置有第一漏极功率端子210和第二漏极功率端子220的超声焊接区域,并且在靠近覆金属绝缘陶瓷衬底100长边的一侧的中心位置设置有第一金属线超声焊接区域。
根据本实用新型的一个实施例,如图1和图3所示,上桥臂单元还包括第一漏极信号端子260和第二漏极信号端子270,其中,第二功率金属箔片220在靠近覆金属绝缘陶瓷衬底100窄边的两侧设置有第一漏极信号端子260和第二漏极信号端子270的超声焊接区域。
根据本实用新型的一个实施例,如图1和图3所示,上桥臂单元还包括第一信号金属箔片280、第二信号金属箔片290、第一源极信号端子2100和第一栅极信号端子2110,第一信号金属箔片280和第二信号金属箔片290被第三功率金属箔片230和第四功率金属箔片310包围,其中,在第一信号金属箔片210靠近覆金属绝缘陶瓷衬底100窄边的一侧设置有第一源极信号端子2100,并在靠近第一功率半导体芯片的位置均匀设置有第二金属线超声焊接区域,通过第四金属线将第一功率半导体芯片的源极与第一信号金属箔片280相连,形成Kelvin连接以传输源极信号;在第二信号金属箔片290靠近覆金属绝缘陶瓷衬底窄边的一侧设置有第一栅极信号端子2110,并在靠近第一功率半导体芯片的位置均匀设置有第三金属线超声焊接区域,通过第五金属线将第一功率半导体芯片的栅极与第二信号金属箔片290相连,以传输第一功率半导体芯片的控制信号。
根据本实用新型的一个实施例,如图1和图3所示,上桥臂单元还包括第一源极功率端子2120,在第四功率金属箔片310靠近覆金属绝缘陶瓷100衬底窄边的一侧设置有第一源极功率端子2120的超声焊接区域,并在第一源极功率端子2120的超声焊接区域左侧以及靠近第一源极信号端子2100和第一栅极信号端子2110的区域设置有多条第六金属线,以增加回路通流面积。
根据本实用新型的一个实施例,如图1和图3所示,在第三突出结构311和第四突出结构312上远离第二功率半导体芯方向往外延伸形成对称的第五突出结构313和第六突出结构314,并在第五突出结构313上设置第四金属线超声焊接区域;其中,下桥臂单元还包括第五功率金属箔片320、第三信号金属箔片330和第三漏极信号端子340,第三信号金属箔片330设置在第一功率金属箔片210和第五功率金属箔片320的中间,在第三信号金属箔片330上设置有第三漏极信号端子340的超声焊接区域,通过第七金属线将第三信号金属箔片330与第五突出结构313相连,以传输漏极信号。
根据本实用新型的一个实施例,如图1和图3所示,下桥臂单元还包括第四信号金属箔片350、第二源极信号端子360和第三源极信号端子370,其中,第四信号金属箔片350设置在第三突出结构311和第四突出结构312中间,在靠近覆金属绝缘陶瓷衬底100窄边的一侧设置有第二源极信号端子360和第三源极信号端子370的超声焊接区域,通过第八金属线将第二功率半导体芯片的源极与第四信号金属箔片350相连,形成Kelvin连接以传输源极信号。
根据本实用新型的一个实施例,如图1和图3所示,下桥臂单元还包括第五信号金属箔片380和第二栅极信号端子390,其中,第五信号金属箔片380设置在第四信号金属箔片350的内部,在靠近覆金属绝缘陶瓷衬底100窄边的一侧设置有第二栅极信号端子390的超声焊接区域,在靠近第二功率半导体芯片的位置均匀设置有第五金属线超声焊接区域,通过第九金属线将第二功率半导体芯片的栅极与第五信号金属箔片380相连,以传输第二功率半导体芯片的控制信号。
综上所述,如图4所示,在第四功率金属箔片310上设置两个对称的突出结构,并且配置在两个突出结构的第二功率半导体芯片通过金属线与第五功率金属箔片320相连形成电流通路,由于配置在第一功率金属箔片210上的第一漏极功率端子240和配置在第二功率金属箔片220上的第二漏极功率端子250为系统正电势区,而配置在第五功率金属箔片320上的第二源极功率端子3100为系统负电势区,因此在第一功率金属箔片210和第二功率金属箔片220上的电流方向与依次流经第四功率金属箔片310、功率半导体芯片、第五功率金属箔片320上的回流电流方向相反,产生的磁场可相互抵消,从而进一步减小内部整体的杂散电感。
根据本实用新型实施例的功率半导体器件,覆金属绝缘陶瓷衬底以及对称设置在覆金属绝缘陶瓷衬底上的上桥臂单元和下桥臂单元,上桥臂单元包括第一功率金属箔片、第二功率金属箔片和第三功率金属箔片,其中,第三功率金属箔片上设置有对称分布的第一突出结构和第二突出结构,并且在远离第一突出结构和第二突出结构的另一侧还设置有第一漏极连接区域和第二漏极连接区域,其中,第一突出结构和第二突出结构上规律并且对称地排布有数量相同的第一功率半导体芯片,第一功率金属箔片在第一漏极连接区域通过第一金属线与第三功率金属箔片相连,并且第二功率金属箔片在第二漏极连接区域通过第二金属线与第三功率金属箔片相连,以进行功率传输;下桥臂单元包括第四功率金属箔片,第四功率金属箔片围绕在第三功率金属箔片周围,第四功率金属箔片在远离第三功率金属箔片的方向延伸设置有第三突出结构和第四突出结构,并且在靠近第一功率半导体芯片的位置设置有源极连接区域,其中,第三突出结构和第四突出结构上规律并且对称地排布有数量相同的第二功率半导体芯片,第四功率金属箔片在源极连接区域通过第三金属线与第一功率半导体芯片的源极相连,以进行功率传输,其中,将第一功率金属箔片、第二功率金属箔片和第三功率金属箔片互连的金属线上的回路与第四功率金属箔片上的电流回路形成交叉,使得内部磁场相互抵消。由此,能够有效地降低功率半导体器件内部的杂散电感,从而大大提高了功率半导体器件的可靠性和安全性。
在本实用新型的描述中,术语“第一”、“第二”仅用于描述目的,而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此,限定有“第一”、“第二”的特征可以明示或者隐含地包括一个或者更多个该特征。“多个”的含义是两个或两个以上,除非另有明确具体的限定。
在本实用新型中,除非另有明确的规定和限定,术语“安装”、“相连”、“连接”、“固定”等术语应做广义理解,例如,可以是固定连接,也可以是可拆卸连接,或成一体;可以是机械连接,也可以是电连接;可以是直接相连,也可以通过中间媒介间接相连,可以是两个元件内部的连通或两个元件的相互作用关系。对于本领域的普通技术人员而言,可以根据具体情况理解上述术语在本实用新型中的具体含义。
在本实用新型中,除非另有明确的规定和限定,第一特征在第二特征“上”或“下”可以是第一和第二特征直接接触,或第一和第二特征通过中间媒介间接接触。而且,第一特征在第二特征“之上”、“上方”和“上面”可是第一特征在第二特征正上方或斜上方,或仅仅表示第一特征水平高度高于第二特征。第一特征在第二特征“之下”、“下方”和“下面”可以是第一特征在第二特征正下方或斜下方,或仅仅表示第一特征水平高度小于第二特征。
在本说明书的描述中,参考术语“一个实施例”、“一些实施例”、“示例”、“具体示例”、或“一些示例”等的描述意指结合该实施例或示例描述的具体特征、结构、材料或者特点包含于本实用新型的至少一个实施例或示例中。在本说明书中,对上述术语的示意性表述不必针对相同的实施例或示例。而且,描述的具体特征、结构、材料或者特点可以在任一个或多个实施例或示例中以合适的方式结合。此外,在不相互矛盾的情况下,本领域的技术人员可以将本说明书中描述的不同实施例或示例以及不同实施例或示例的特征进行结合和组合。
流程图中或在此以其他方式描述的任何过程或方法描述可以被理解为,表示包括一个或更多个用于实现特定逻辑功能或过程的步骤的可执行指令的代码的模块、片段或部分,并且本实用新型的优选实施方式的范围包括另外的实现,其中可以不按所示出或讨论的顺序,包括根据所涉及的功能按基本同时的方式或按相反的顺序,来执行功能,这应被本实用新型的实施例所属技术领域的技术人员所理解。
在流程图中表示或在此以其他方式描述的逻辑和/或步骤,例如,可以被认为是用于实现逻辑功能的可执行指令的定序列表,可以具体实现在任何计算机可读介质中,以供指令执行系统、装置或设备(如基于计算机的系统、包括处理器的系统或其他可以从指令执行系统、装置或设备取指令并执行指令的系统)使用,或结合这些指令执行系统、装置或设备而使用。就本说明书而言,“计算机可读介质”可以是任何可以包含、存储、通信、传播或传输程序以供指令执行系统、装置或设备或结合这些指令执行系统、装置或设备而使用的装置。计算机可读介质的更具体的示例(非穷尽性列表)包括以下:具有一个或多个布线的电连接部(电子装置),便携式计算机盘盒(磁装置),随机存取存储器(RAM),只读存储器(ROM),可擦除可编辑只读存储器(EPROM或闪速存储器),光纤装置,以及便携式光盘只读存储器(CDROM)。另外,计算机可读介质甚至可以是可在其上打印所述程序的纸或其他合适的介质,因为可以例如通过对纸或其他介质进行光学扫描,接着进行编辑、解译或必要时以其他合适方式进行处理来以电子方式获得所述程序,然后将其存储在计算机存储器中。
应当理解,本实用新型的各部分可以用硬件、软件、固件或它们的组合来实现。在上述实施方式中,多个步骤或方法可以用存储在存储器中且由合适的指令执行系统执行的软件或固件来实现。例如,如果用硬件来实现,和在另一实施方式中一样,可用本领域公知的下列技术中的任一项或他们的组合来实现:具有用于对数据信号实现逻辑功能的逻辑门电路的离散逻辑电路,具有合适的组合逻辑门电路的专用集成电路,可编程门阵列(PGA),现场可编程门阵列(FPGA)等。
本技术领域的普通技术人员可以理解实现上述实施例方法携带的全部或部分步骤是可以通过程序来指令相关的硬件完成,所述的程序可以存储于一种计算机可读存储介质中,该程序在执行时,包括方法实施例的步骤之一或其组合。
此外,在本实用新型各个实施例中的各功能单元可以集成在一个处理模块中,也可以是各个单元单独物理存在,也可以两个或两个以上单元集成在一个模块中。上述集成的模块既可以采用硬件的形式实现,也可以采用软件功能模块的形式实现。所述集成的模块如果以软件功能模块的形式实现并作为独立的产品销售或使用时,也可以存储在一个计算机可读取存储介质中。
上述提到的存储介质可以是只读存储器,磁盘或光盘等。尽管上面已经示出和描述了本实用新型的实施例,可以理解的是,上述实施例是示例性的,不能理解为对本实用新型的限制,本领域的普通技术人员在本实用新型的范围内可以对上述实施例进行变化、修改、替换和变型。

Claims (8)

1.一种功率半导体器件,其特征在于,包括:覆金属绝缘陶瓷衬底以及对称设置在所述覆金属绝缘陶瓷衬底上的上桥臂单元和下桥臂单元,其中,
所述上桥臂单元包括第一功率金属箔片、第二功率金属箔片和第三功率金属箔片,其中,所述第三功率金属箔片上设置有对称分布的第一突出结构和第二突出结构,并且在远离所述第一突出结构和所述第二突出结构的另一侧还设置有第一漏极连接区域和第二漏极连接区域,其中,所述第一突出结构和所述第二突出结构上规律并且对称地排布有数量相同的第一功率半导体芯片,所述第一功率金属箔片在所述第一漏极连接区域通过第一金属线与所述第三功率金属箔片相连,并且所述第二功率金属箔片在所述第二漏极连接区域通过第二金属线与所述第三功率金属箔片相连,以进行功率传输;
所述下桥臂单元包括第四功率金属箔片,所述第四功率金属箔片围绕在所述第三功率金属箔片周围,所述第四功率金属箔片在远离所述第三功率金属箔片的方向延伸设置有第三突出结构和第四突出结构,并且在靠近所述第一功率半导体芯片的位置设置有源极连接区域,其中,所述第三突出结构和所述第四突出结构上规律并且对称地排布有数量相同的第二功率半导体芯片,所述第四功率金属箔片在所述源极连接区域通过第三金属线与所述第一功率半导体芯片的源极相连,以进行功率传输;其中,
将所述第一功率金属箔片、第二功率金属箔片和所述第三功率金属箔片互连的金属线上的回路与所述第四功率金属箔片上的电流回路形成交叉,使得内部磁场相互抵消。
2.根据权利要求1所述的功率半导体器件,其特征在于,所述上桥臂单元还包括第一漏极功率端子和第二漏极功率端子,其中,
所述第一功率金属箔片和所述第二功率金属箔片对称设置在所述覆金属绝缘陶瓷衬底的两侧,所述第一功率金属箔片和所述第二功率金属箔片在靠近所述覆金属绝缘陶瓷衬底窄边的一侧设置有所述第一漏极功率端子和所述第二漏极功率端子的超声焊接区域,并且在靠近所述覆金属绝缘陶瓷衬底长边的一侧的中心位置设置有第一金属线超声焊接区域。
3.根据权利要求2所述的功率半导体器件,其特征在于,所述上桥臂单元还包括第一漏极信号端子和第二漏极信号端子,其中,
所述第二功率金属箔片在靠近所述覆金属绝缘陶瓷衬底窄边的两侧设置有所述第一漏极信号端子和所述第二漏极信号端子的超声焊接区域。
4.根据权利要求1所述的功率半导体器件,其特征在于,所述上桥臂单元还包括第一信号金属箔片、第二信号金属箔片、第一源极信号端子和第一栅极信号端子,所述第一信号金属箔片和所述第二信号金属箔片被所述第三功率金属箔片和所述第四功率金属箔片包围,其中,
在所述第一信号金属箔片靠近所述覆金属绝缘陶瓷衬底窄边的一侧设置有所述第一源极信号端子,并在靠近所述第一功率半导体芯片的位置均匀设置有第二金属线超声焊接区域,通过第四金属线将所述第一功率半导体芯片的源极与所述第一信号金属箔片相连,形成Kelvin连接以传输源极信号;
在所述第二信号金属箔片靠近所述覆金属绝缘陶瓷衬底窄边的一侧设置有所述第一栅极信号端子,并在靠近所述第一功率半导体芯片的位置均匀设置有第三金属线超声焊接区域,通过第五金属线将所述第一功率半导体芯片的栅极与所述第二信号金属箔片相连,以传输所述第一功率半导体芯片的控制信号。
5.根据权利要求4所述的功率半导体器件,其特征在于,所述上桥臂单元还包括第一源极功率端子,在所述第四功率金属箔片靠近所述覆金属绝缘陶瓷衬底窄边的一侧设置有所述第一源极功率端子的超声焊接区域,并在所述第一源极功率端子的超声焊接区域左侧以及靠近所述第一源极信号端子和第一栅极信号端子的区域设置有多条第六金属线,以增加回路通流面积。
6.根据权利要求5所述的功率半导体器件,其特征在于,在所述第三突出结构和所述第四突出结构上远离第二功率半导体芯方向往外延伸形成对称的第五突出结构和第六突出结构,并在所述第五突出结构上设置第四金属线超声焊接区域;其中,
所述下桥臂单元还包括第五功率金属箔片、第三信号金属箔片和第三漏极信号端子,所述第三信号金属箔片设置在所述第一功率金属箔片和所述第五功率金属箔片的中间,在所述第三信号金属箔片上设置有所述第三漏极信号端子的超声焊接区域,通过第七金属线将所述第三信号金属箔片与所述第五突出结构相连,以传输漏极信号。
7.根据权利要求6所述的功率半导体器件,其特征在于,所述下桥臂单元还包括第四信号金属箔片、第二源极信号端子和第三源极信号端子,其中,
所述第四信号金属箔片设置在所述第三突出结构和所述第四突出结构中间,在靠近所述覆金属绝缘陶瓷衬底窄边的一侧设置有所述第二源极信号端子和所述第三源极信号端子的超声焊接区域,通过第八金属线将所述第二功率半导体芯片的源极与所述第四信号金属箔片相连,形成Kelvin连接以传输源极信号。
8.根据权利要求7所述的功率半导体器件,其特征在于,所述下桥臂单元还包括第五信号金属箔片和第二栅极信号端子,其中,所述第五信号金属箔片设置在所述第四信号金属箔片的内部,在靠近所述覆金属绝缘陶瓷衬底窄边的一侧设置有第二栅极信号端子的超声焊接区域,在靠近所述第二功率半导体芯片的位置均匀设置有第五金属线超声焊接区域,通过第九金属线将所述第二功率半导体芯片的栅极与所述第五信号金属箔片相连,以传输所述第二功率半导体芯片的控制信号。
CN202121420943.1U 2021-06-24 2021-06-24 功率半导体器件 Active CN215731694U (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202121420943.1U CN215731694U (zh) 2021-06-24 2021-06-24 功率半导体器件

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202121420943.1U CN215731694U (zh) 2021-06-24 2021-06-24 功率半导体器件

Publications (1)

Publication Number Publication Date
CN215731694U true CN215731694U (zh) 2022-02-01

Family

ID=80044869

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202121420943.1U Active CN215731694U (zh) 2021-06-24 2021-06-24 功率半导体器件

Country Status (1)

Country Link
CN (1) CN215731694U (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP4258347A3 (en) * 2022-04-08 2023-10-18 Nexperia Technology (Shanghai) Ltd. A package structure for power semiconductor devices with improved parasitic parameters

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP4258347A3 (en) * 2022-04-08 2023-10-18 Nexperia Technology (Shanghai) Ltd. A package structure for power semiconductor devices with improved parasitic parameters

Similar Documents

Publication Publication Date Title
JP7153649B2 (ja) ゲートパスインダクタンスが低いパワー半導体モジュール
CN103051312B (zh) 低阻抗栅极控制方法和设备
CN107644857B (zh) 多器件功率模块的信号引脚布局
US10283699B2 (en) Hall-effect sensor isolator
CN115732490B (zh) 智能功率模块和设备
CN215731694U (zh) 功率半导体器件
US20130280588A1 (en) Battery module having reduced total inductance
CN115440713A (zh) 一种功率模块
US10340816B2 (en) Semiconductor device and multiphase semiconductor device
CN113410208A (zh) 功率半导体器件
CN112701111A (zh) 一种三电平电路碳化硅功率模块
US6717258B2 (en) Power semiconductor device
JPH1094256A (ja) 電力変換素子モジュール
CN114765434A (zh) 功率模块和电机控制器
EP0527033B1 (en) Semiconductor module
JP2003046058A (ja) 半導体装置
CN214505470U (zh) 一种用于大电流igbt功率模块的dbc基板
CN112687632A (zh) 一种功率模块的结构设计及其实现方法
CN217282763U (zh) 功率模块和电机控制器
CN219457620U (zh) 一种光电二极管封装结构和激光雷达
JP2004007888A (ja) 電力変換回路
CN216290714U (zh) 半导体电路
CN204516534U (zh) 一种电路保护用平板式半导体元器件
CN215911425U (zh) 功率模块与家电设备
CN212161800U (zh) 一种桥式igbt模块

Legal Events

Date Code Title Description
GR01 Patent grant
GR01 Patent grant