CN215379343U - 一种快充模块 - Google Patents
一种快充模块 Download PDFInfo
- Publication number
- CN215379343U CN215379343U CN202121857030.6U CN202121857030U CN215379343U CN 215379343 U CN215379343 U CN 215379343U CN 202121857030 U CN202121857030 U CN 202121857030U CN 215379343 U CN215379343 U CN 215379343U
- Authority
- CN
- China
- Prior art keywords
- layer
- circuit layer
- device layer
- circuit
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Abstract
本实用新型实施例提供一种快充模块,该快充模块包括:第一电路层、基板、第二电路层、第一器件层、填充层、导电层和第二器件层;基板包括通孔,通孔的深度大于第一器件层的厚度;第一电路层位于基板的一侧;第二电路层位于基板远离第一电路层的一侧;第一器件层和导电层均位于通孔内,第一器件层通过导电层与第一电路层电连接或者第一器件层通过导电层与第二电路层电连接;填充层位于通孔内,填充层覆盖第一器件层;第二器件层位于第二电路层远离第一电路层的一侧,第二器件层与第二电路层电连接。本实用新型实施例提供的快充模块,能够减小快充模块的体积,提高快充模块的集成度。
Description
技术领域
本实用新型涉及电池领域,特别是涉及一种快充模块。
背景技术
现有快充模块通常是直接将芯片和被动器件直接焊接在PCB板上,这种结构使得快充模块内的PCB板面积较大,最终将影响快充产品的尺寸。
实用新型内容
本实用新型实施例提供的快充模块,能够减小快充模块的体积,提高快充模块的集成度。
本实用新型实施例提供一种快充模块,该快充模块包括:第一电路层、基板、第二电路层、第一器件层、填充层、导电层和第二器件层;
所述基板包括通孔,所述通孔的深度大于所述第一器件层的厚度;
所述第一电路层位于所述基板的一侧;
所述第二电路层位于所述基板远离所述第一电路层的一侧;
所述第一器件层和所述导电层均位于所述通孔内,所述第一器件层通过所述导电层与所述第一电路层电连接或者所述第一器件层通过所述导电层与所述第二电路层电连接;
所述填充层位于所述通孔内,所述填充层覆盖所述第一器件层;
所述第二器件层位于所述第二电路层远离所述第一电路层的一侧,所述第二器件层与所述第二电路层电连接。
可选的,所述通孔在所述第一电路层上的垂直投影覆盖所述第一器件层在所述第一电路层上的垂直投影;
所述第一器件层在所述第一电路层上的垂直投影的边界与所述通孔在所述第一电路层上的垂直投影的边界的之间距离大于设定阈值。
可选的,所述第一器件层通过所述导电层与所述第一电路层电连接,所述第一器件层与所述导电层的总厚度小于所述基板的厚度。
可选的,所述第一器件层通过所述导电层与所述第二电路层电连接,所述第一器件层与所述导电层的总厚度等于所述基板的厚度。
可选的,所述导电层包括焊盘、锡球或者铜柱锡膏。
可选的,所述基板内包括导电柱,所述导电柱分别与所述第一电路层和所述第二电路层电连接。
可选的,本实用新型实施例提供的快充模块还包括塑封体;
所述塑封体位于所述第二器件层远离所述第二电路层的一侧,所述塑封体包围所述第二器件层。
可选的,所述基板的厚度包括100~200μm。
可选的,所述第一器件层包括至少一个芯片;
所述第二器件层包括电阻、电容和晶振。
可选的,所述芯片包括电源管理芯片,所述电源管理芯片用于控制所述快充模块的充电电流的大小。
本实用新型实施例提供的快充模块,在基板上设置通孔,将第一器件层设置在通孔内,在基板两侧设置第一电路层和第二电路层,并通过导电层将第一器件层与第一电路层连接或与第二电路层连接,在第二电路层上设置第二器件层,第二电路层与第二器件层电连接,无需将第一器件层设置在基板的一侧,从而减小了快充模块的面积或厚度,减小了快充模块的体积。本实用新型实施例提供的快充模块,能够减小快充模块的体积,提高快充模块的集成度。
附图说明
图1为本实用新型实施例提供的一种快充模块的结构示意图;
图2为本实用新型实施例提供的又一种快充模块的结构示意图;
图3为本实用新型实施例提供的又一种快充模块的结构示意图;
图4为本实用新型实施例提供的又一种快充模块的结构示意图;
图5为本实用新型实施例提供的又一种快充模块的结构示意图;
图6为本实用新型实施例提供的又一种快充模块的结构示意图;
图7为本实用新型实施例提供的又一种快充模块的结构示意图;
图8为本实用新型实施例提供的又一种快充模块的结构示意图;
图9为本实用新型实施例提供的又一种快充模块的结构示意图;
图10为本实用新型实施例提供的又一种快充模块的结构示意图;
图11为本实用新型实施例提供的又一种快充模块的结构示意图;
图12为本实用新型实施例提供的又一种快充模块的结构示意图;
图13为本实用新型实施例提供的又一种快充模块的结构示意图;
图14为本实用新型实施例提供的又一种快充模块的结构示意图;
图15为本实用新型实施例提供的又一种快充模块的结构示意图。
具体实施方式
下面结合附图和实施例对本实用新型实施例作进一步的详细说明。可以理解的是,此处所描述的具体实施例仅仅用于解释本实用新型实施例,而非对本实用新型实施例的限定。另外还需要说明的是,为了便于描述,附图中仅示出了与本实用新型实施例相关的部分而非全部结构。
图1为本实用新型实施例提供的一种快充模块的结构示意图,图2为本实用新型实施例提供的又一种快充模块的结构示意图,参考图1和图2,本实施例提供的快充模块包括第一电路层110、基板120、第二电路层130、第一器件层140、填充层150、导电层160和第二器件层170;基板120包括通孔,通孔的深度大于第一器件层140的厚度;第一电路层110位于基板120的一侧;第二电路层130位于基板120远离第一电路层110的一侧;第一器件层140和导电层160均位于通孔内,第一器件层140通过导电层160与第一电路层110电连接(参考图1)或者第一器件层140通过导电层160与第二电路层130电连接(参考图2);填充层150位于通孔内,填充层150覆盖第一器件层140;第二器件层170位于第二电路层130远离第一电路层110的一侧,第二器件层170与第二电路层130电连接。
具体的,第一器件层140可以包括芯片,基板120可以包括多个通孔,且通孔的数量与第一器件层140的数量相等。导电层160具有传输信号的功能,示例性的,导电层160可以是焊盘。图1和图2示例性的画出基板120包括两个通孔,一个通孔内放置一个第一器件层140,且第一器件层140包括一个芯片。第一器件层140也可以包括电容、电阻等被动器件,可以将电容、电阻等被动器件设置在通孔内。设置填充层150的作用在于,第一方面,填充层150的材料具有绝缘性,填充层150用于将第一器件层140与其他器件分隔开,防止第一器件层140传递的信号泄露到其他器件中,第二方面,填充层150可以在快充模块使用或移动过程中防止第一器件层140与第一电路层110或第二电路层130断开。参考图1,第一器件层140将信号通过导电层160传递至第一电路层110,再通过基板120传递到第二电路层130,然后通过第二电路层130传递到第二器件层170中。参考图2,第一器件层140通过导电层160将信号直接传递到第二电路层130,无需经过基板120传递,从而缩短信号的传输路径,提高信号传输的安全性。通孔的深度大于第一器件层140的厚度,这样设置可以在基板120远离第一电路层110的一侧直接制作第二电路层130,使第二电路层130与基板120紧邻,从而减小快充模块的体积。
本实用新型实施例提供的快充模块,在基板上设置通孔,将第一器件层设置在通孔内,在基板两侧设置第一电路层和第二电路层,并通过导电层将第一器件层与第一电路层连接或与第二电路层连接,在第二电路层上设置第二器件层,第二电路层与第二器件层电连接,无需将第一器件层设置在基板的一侧,从而减小了快充模块的面积或厚度,减小了快充模块的体积。本实用新型实施例提供的快充模块,能够减小快充模块的体积,提高快充模块的集成度。
可选的,通孔在第一电路层上的垂直投影覆盖第一器件层在第一电路层上的垂直投影;第一器件层在第一电路层上的垂直投影的边界与通孔在第一电路层上的垂直投影的边界的之间距离大于设定阈值。
具体的,设定阈值可以包括10μm。示例性的,通孔为矩形时,通孔的长度大于第一器件层的长度,通孔的宽度大于第一器件层的宽度,通孔的高度大于第一器件层的高度,这样设置的好处在于,在快充模块的制作过程中,可以更方便的放置第一器件层,从而提高快充模块的制作效率,降低快充模块的制作成本。
可选的,继续参考图1,第一器件层140通过导电层160与第一电路层110电连接,第一器件层140与导电层160的总厚度小于基板120的厚度。
具体的,设置第一器件层140与第一电路层110连接,第一器件层140和导电层的总厚度小于基板120的厚度,这样设置可以在基板120远离第一电路层110的一侧直接制作第二电路层130,使第二电路层130与基板120紧邻,从而减小快充模块的体积。
可选的,第一器件层140通过导电层160与第二电路层130电连接,第一器件层140与导电层160的总厚度等于基板120的厚度。
具体的,设置第一器件层140与第二电路层130连接,第一器件层140和导电层160的总厚度等于基板120的厚度使为了将导电层160与第二电路层130直接连接,第一器件层140的信号可以通过导电层160直接传递到第二电路层130中,从而无需经过基板120的传递到第二电路层130,减少了信号传输的路径,也减小了信号在传递过程中的损耗。需要说明的是,第一器件层140通过导电层160与第一电路层110连接时的厚度小于与第二电路层130连接时的厚度。
可选的,导电层包括焊盘、锡球或者铜柱锡膏。
具体的,一个快充模块可以包括多个第一器件层,每个第一器件层与第一电路层的连接方式可以不同,一部分第一器件层可以通过焊盘与第一电路层连接,一部分第一器件层可以通过锡球与第一电路层连接,还有一部分也可以通过铜柱锡膏与第一电路层连接。
可选的,继续参考图1,基板120内包括导电柱121,导电柱121分别与第一电路层110和第二电路层130电连接。
具体的,导电柱121用于作为第一电路层110与第二电路层130传递信号的载体。导电柱121的材料可以是铜、银或合金等。
可选的,继续参考图1,本实用新型实施例提供的快充模块还包括塑封体180;塑封体180位于第二器件层170远离第二电路层130的一侧,塑封体180包围第二器件层170。
具体的,塑封体180的材料可以是塑料,塑封体180用于保护第二器件层170,防止第二器件层170受外界水汽腐蚀或灰尘的污染等。
可选的,基板的厚度包括100~200μm。
具体的,设置基板的厚度在100~200μm范围内,可以使快充模块体积更小。
可选的,第一器件层包括至少一个芯片;第二器件层包括电阻、电容和晶振。
具体的,芯片的面积大于电阻、电容等被动器件的面积,在通孔内放置一个芯片所用的时间远小于在通孔内放置电阻、电容等被动器件所用的时间,因此,将芯片设置在通孔内,可以提高快充模块的制作效率,降低快充模块的制作成本。
可选的,芯片包括电源管理芯片,电源管理芯片用于控制快充模块的充电电流的大小。
具体的,电源管理芯片的型号可以是HIP6301、IS6537、RT9237、ADP3168、KA7500、TL494。
本实施例还提供了一种快充模块的制作方法,本实施例提供的快充模块的制作方法以第一器件层与第一电路层连接为例进行说明,主要包括如下步骤:
步骤1:参考图3,提供一衬底,在衬底的一侧进行光刻,形成第一电路层110,刻蚀后的衬底除第一电路层110之外的部分为基板过渡层122。
步骤2:参考图4,在基板过渡层122远离第一电路层110的一侧进行刻蚀,形成至少一个通孔10。
步骤3:参考图5,在通孔10内放置第一器件层140,其中,第一器件层140通过导电层160与第一电路层110连接。
步骤4:参考图6,使用液态介质材料填充通孔内的其他区域,使液态介质材料包裹第一器件层140,凝固后的液态介质材料为填充层150。
步骤5:参考图7,在基板过渡层122的非通孔区采用蚀刻或激光钻孔的方式制作垂直空洞,并在空洞内灌注导电金属材料或在空洞内直接插入金属条形成导电柱121,包括导电柱121的基板过渡层为基板120。
步骤6:参考图8,在基板120远离第一电路层110的一侧制作第二电路层130,其中第二电路层130与导电柱121电连接。
步骤7:参考图9,通过回流焊、导电胶水粘接等方式将第二器件层170与第二电路层130电连接。
步骤8:参考图1,使用塑封体180将第二器件层170进行包裹。
本实施例还提供了一种快充模块的制作方法,本实施例提供的快充模块的制作方法以第一器件层与第二电路层连接为例进行说明。
步骤1:参考图3,提供一衬底,在衬底的一侧进行光刻,形成第一电路层110,刻蚀后的衬底除第一电路层110之外的部分为基板过渡层122。
步骤2:参考图4,在基板过渡层122远离第一电路层110的一侧进行刻蚀,形成至少一个通孔10。
步骤3:参考图10,倒放第一器件层140,将导电层160设置在第一器件层140远离第一电路层110的一侧。
步骤4:参考图11,使用液态介质材料填充通孔内的其他区域,使液态介质材料包裹第一器件层140,凝固后的液态介质材料为填充层150。
步骤5:参考图12,在基板过渡层122的非通孔区采用蚀刻或激光钻孔的方式制作垂直空洞,并在空洞内灌注导电金属材料或在空洞内直接插入金属条形成导电柱121,包括导电柱121的基板过渡层为基板120。
步骤6:参考图13,在导电层160远离第一电路层110的一侧制作第二电路层130,使第二电路层130与导电层160连接。
步骤7:参考图14,通过回流焊、导电胶水粘接等方式将第二器件层170固定在第二电路层130上。
步骤8:参考图15,使用塑封体180将第二器件层170进行包裹。
注意,上述仅为本实用新型实施例的较佳实施例及所运用技术原理。本领域技术人员会理解,本实用新型实施例不限于这里所述的特定实施例,对本领域技术人员来说能够进行各种明显的变化、重新调整和替代而不会脱离本实用新型实施例的保护范围。因此,虽然通过以上实施例对本实用新型实施例进行了较为详细的说明,但是本实用新型实施例不仅仅限于以上实施例,在不脱离本实用新型实施例构思的情况下,还可以包括更多其他等效实施例,而本实用新型实施例的范围由所附的权利要求范围决定。
Claims (10)
1.一种快充模块,其特征在于,包括:第一电路层、基板、第二电路层、第一器件层、填充层、导电层和第二器件层;
所述基板包括通孔,所述通孔的深度大于所述第一器件层的厚度;
所述第一电路层位于所述基板的一侧;
所述第二电路层位于所述基板远离所述第一电路层的一侧;
所述第一器件层和所述导电层均位于所述通孔内,所述第一器件层通过所述导电层与所述第一电路层电连接或者所述第一器件层通过所述导电层与所述第二电路层电连接;
所述填充层位于所述通孔内,所述填充层覆盖所述第一器件层;
所述第二器件层位于所述第二电路层远离所述第一电路层的一侧,所述第二器件层与所述第二电路层电连接。
2.根据权利要求1所述的快充模块,其特征在于,所述通孔在所述第一电路层上的垂直投影覆盖所述第一器件层在所述第一电路层上的垂直投影;
所述第一器件层在所述第一电路层上的垂直投影的边界与所述通孔在所述第一电路层上的垂直投影的边界的之间距离大于设定阈值。
3.根据权利要求1所述的快充模块,其特征在于,所述第一器件层通过所述导电层与所述第一电路层电连接,所述第一器件层与所述导电层的总厚度小于所述基板的厚度。
4.根据权利要求1所述的快充模块,其特征在于,所述第一器件层通过所述导电层与所述第二电路层电连接,所述第一器件层与所述导电层的总厚度等于所述基板的厚度。
5.根据权利要求1所述的快充模块,其特征在于,所述导电层包括焊盘、锡球或者铜柱锡膏。
6.根据权利要求1所述的快充模块,其特征在于,所述基板内包括导电柱,所述导电柱分别与所述第一电路层和所述第二电路层电连接。
7.根据权利要求1所述的快充模块,其特征在于,还包括塑封体;
所述塑封体位于所述第二器件层远离所述第二电路层的一侧,所述塑封体包围所述第二器件层。
8.根据权利要求1所述的快充模块,其特征在于,所述基板的厚度包括100~200μm。
9.根据权利要求1所述的快充模块,其特征在于,所述第一器件层包括至少一个芯片;
所述第二器件层包括电阻、电容和晶振。
10.根据权利要求9所述的快充模块,其特征在于,所述芯片包括电源管理芯片,所述电源管理芯片用于控制所述快充模块的充电电流的大小。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202121857030.6U CN215379343U (zh) | 2021-08-10 | 2021-08-10 | 一种快充模块 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202121857030.6U CN215379343U (zh) | 2021-08-10 | 2021-08-10 | 一种快充模块 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN215379343U true CN215379343U (zh) | 2021-12-31 |
Family
ID=79617339
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202121857030.6U Active CN215379343U (zh) | 2021-08-10 | 2021-08-10 | 一种快充模块 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN215379343U (zh) |
-
2021
- 2021-08-10 CN CN202121857030.6U patent/CN215379343U/zh active Active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN214256758U (zh) | 电子元器件、电路板、电路板组件和电子设备 | |
US7514297B2 (en) | Methods for a multiple die integrated circuit package | |
US8030135B2 (en) | Methods for a multiple die integrated circuit package | |
US11764163B2 (en) | Semiconductor encapsulation structure and encapsulation method | |
KR20160012589A (ko) | 인터포저 기판을 갖는 반도체 패키지 적층 구조체 | |
CN109994438B (zh) | 芯片封装结构及其封装方法 | |
CN102569268A (zh) | 半导体装置及其制造方法 | |
US11538774B2 (en) | Wireless transmission module and manufacturing method | |
CN112271165A (zh) | 半导体封装结构及其制造方法和半导体器件 | |
CN103972111A (zh) | 引线框架结构的形成方法 | |
US9585256B2 (en) | Component-embedded substrate and manufacturing method thereof | |
CN215379343U (zh) | 一种快充模块 | |
KR19990069447A (ko) | 반도체 패키지와 그 제조방법 | |
CN212519571U (zh) | 印制电路板组件和终端 | |
KR20150053592A (ko) | 전자 소자 모듈 및 그 제조 방법 | |
CN110600461B (zh) | 封装结构及电子设备 | |
KR102205195B1 (ko) | 반도체 칩 적층 패키지 및 그 제조 방법 | |
CN209822637U (zh) | 表面组装元器件 | |
CN114695142A (zh) | 板级系统级封装方法及封装结构、电路板 | |
CN110299328A (zh) | 一种堆叠封装器件及其封装方法 | |
CN214848585U (zh) | 封装基板及封装结构 | |
CN113299626B (zh) | 一种多芯片封装用的导电组件及其制作方法 | |
CN214477428U (zh) | 一种无引线框架的嵌入式ipm封装结构 | |
WO2023010555A1 (zh) | 芯片封装结构及电子设备 | |
CN219163385U (zh) | 一种高散热基板结构、一种封装结构 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
GR01 | Patent grant | ||
GR01 | Patent grant |