CN214956859U - 一种三芯片高结合力引线框架及半导体封装结构 - Google Patents

Abstract

本实用新型涉及一种三芯片高结合力引线框架及半导体封装结构，所述引线框架由多个框架单元阵列而成，所述框架单元包括第一基岛、第二基岛和多个引脚，第一基岛和第二基岛并列布置，第一基岛用于承载一个芯片，第二基岛用于承载二个芯片，所述第一基岛外侧的两个角落处设有锁定孔，第二基岛外侧的两个角落处也设有锁定孔，所述第一基岛内侧边上设有多个弧形缺口，所述第二基岛内侧边上也对应设有多个弧形缺口。塑封料可以通过锁定孔、弧形缺口将塑封体上部分与下部分紧密结合，形成内嵌结构，增强集成电路产品整体的结合力量和抗分层能力，客户高温回流焊时，能够减少分层问题，尤其是能有效避免分层导致的集成电路MOS管部分脱开失效问题。

Description

一种三芯片高结合力引线框架及半导体封装结构

技术领域

本实用新型涉及芯片封装技术领域，尤其涉及一种三芯片高结合力引线框架及半导体封装结构。

背景技术

随着集成电路的快速发展及成本方面的考虑，目前集成电路的发展方向更趋向于小型化、高密度和高集成化。以往的单个芯片封装，逐渐被多芯片多功能产品替代。多芯片产品具有以往多个单芯片集成电路的功能，但是产品外形及成品电路板的体积大幅降低，提高了生产效率并大幅降低产品成本。

集成电路(IC)主要由芯片、引线框架和塑封体三部分组成，各种材料之间的膨胀系数不同，再加上生产流程中的各种因素影响，例如待粘片时间、待焊线时间、生产过程的存放时间等差异，造成多芯片集成电路在整体封装后，客户高温回流焊后出现分层问题，造成产品失效。这类问题尤其在MOS管产品中更加突出，因为MOS管芯片底部是一个电极，与基岛通过导电胶水连接。当基岛底部出现分层时，MOS管底部与基岛脱开，电极通路断开，最终造成产品失效。比如市面上的一种SOP8L双基岛封装产品中，如图1所示，存在三芯片封装的MOS管产品，包含1个主控芯片和2个MOS管芯片。这类产品在实际生产过程中，需要分两次粘片过程(先固定主控芯片再固定MOS管芯片)，第二次粘片的MOS管因为生产过程中的滞留及少量的过程污染，造成胶水、基岛和塑封料之间的结合力量降低，最终在客户高温回流焊后出现一定数量的失效产品，有待改进。

实用新型内容

本实用新型的目的在于提供一种三芯片高结合力引线框架及半导体封装结构。

本实用新型是这样实现的：一种三芯片高结合力引线框架，由多个框架单元阵列而成，所述框架单元包括第一基岛、第二基岛和多个引脚，第一基岛和第二基岛并列布置，第一基岛用于承载一个芯片，第二基岛用于承载二个芯片，所述第一基岛外侧的两个角落处设有锁定孔，第二基岛外侧的两个角落处也设有锁定孔，所述第一基岛内侧边上设有多个弧形缺口，所述第二基岛内侧边上也对应设有多个弧形缺口。

其中，所述第一基岛和第一基岛上的锁定孔为长条腰形孔，宽度为0.15mm。

其中，所述第一基岛和第二基岛上的弧形缺口数量均为二个。

其中，所述第一基岛和第二基岛上的弧形缺口的直径为1mm，第一基岛和第二基岛上相对应的弧形缺口位于同一个圆上。

本实用新型提供的另一种技术方案为：一种半导体封装结构，包括第一基岛、第二基岛、多个引脚、第一芯片、第二芯片、第三芯片和塑封体，第一基岛和第二基岛并列布置，所述第一芯片通过导电胶粘接固定在第一基岛上，第二芯片和第三芯片通过导电胶粘接固定在第二基岛上，所述塑封体用于包覆第一基岛、第二基岛、引脚、第一芯片、第二芯片和第三芯片，所述第一基岛外侧的两个角落处设有锁定孔，第二基岛外侧的两个角落处也设有锁定孔，所述第一基岛内侧边上设有多个弧形缺口，所述第二基岛内侧边上也对应设有多个弧形缺口。

其中，所述半导体封装结构为SOP8L双基岛封装结构。

其中，所述第一芯片为主控芯片，第二芯片和第三芯片为MOS管芯片。

其中，所述第一基岛和第二基岛上的锁定孔为长条腰形孔，宽度为0.15mm。

其中，所述第一基岛和第二基岛上的弧形缺口数量均为二个。

其中，所述第一基岛和第二基岛上的弧形缺口的直径为1mm，第一基岛和第二基岛上相对应的弧形缺口位于同一个圆上。

本实用新型的有益效果为：所述三芯片高结合力引线框架在保持第一基岛、第二基岛和引脚尺寸不变、加工工艺不变的情况下，特别在第一基岛外侧的两个角落处设有锁定孔，在第二基岛外侧的两个角落处也设有锁定孔，塑封料可以通过锁定孔将塑封体上部分与下部分紧密结合，形成内嵌结构(不再是塑封料仅与基岛表面形成粘接结构)，内嵌结构的连接可以增强集成电路产品整体的结合力量和抗分层能力；所述第一基岛内侧边上设有多个弧形缺口，所述第二基岛内侧边上也对应设有多个弧形缺口，塑封料通过弧形缺口也形成内嵌结构，将塑封体上部分与下部分紧密结合，增加MOS部分基岛的结合力量和抗分层能力。通过上述改善，提高三芯片产品整体的抗分层能力，客户高温回流焊时，能够抵抗温度变化造成的内部材料膨胀，从而能够承受更高的温度及水汽剧烈变化，减少分层问题的发生，尤其是能有效避免分层导致的集成电路MOS管部分脱开失效问题。

附图说明

图1是现有技术中SOP8L双基岛封装结构的示意图(未示出塑封体)；

图2是本实用新型所述三芯片高结合力引线框架实施例的结构示意图；

图3是本实用新型所述半导体封装结构实施例的结构示意图(未示出塑封体)。

1、第一基岛；11、锁定孔；12、弧形缺口；2、第二基岛；21、锁定孔；22、弧形缺口；3、引脚；4、第一芯片；5、第二芯片；6、第三芯片。

具体实施方式

为了使本实用新型的目的、技术方案及优点更加清楚明白，以下结合附图及实施例，对本实用新型进行进一步详细说明。应当理解，此处所描述的具体实施例仅仅用以解释本实用新型，并不用于限定本实用新型。

作为本实用新型所述三芯片高结合力引线框架的实施例，如图2所示，由多个框架单元阵列而成，所述框架单元包括第一基岛1、第二基岛2和多个引脚3，第一基岛1和第二基岛2并列布置，第一基岛1用于承载一个芯片，第二基岛2用于承载二个芯片，所述第一基岛1外侧的两个角落处设有锁定孔11，第二基岛2外侧的两个角落处也设有锁定孔21，所述第一基岛1内侧边上设有多个弧形缺口11，所述第二基岛2内侧边上也对应设有多个弧形缺口22。该三芯片高结合力引线框架用于SOP8L双基岛封装结构。

所述三芯片高结合力引线框架在保持第一基岛1、第二基岛2和引脚3尺寸不变、加工工艺不变的情况下，特别在第一基岛1外侧的两个角落处设有锁定孔11，在第二基岛2外侧的两个角落处也设有锁定孔21，塑封料可以通过锁定孔11、21将塑封体上部分与下部分紧密结合，形成内嵌结构(不再是塑封料仅与基岛表面形成粘接结构)，内嵌结构的连接可以增强集成电路产品整体的结合力量和抗分层能力；所述第一基岛1内侧边上设有多个弧形缺口12，所述第二基岛2内侧边上也对应设有多个弧形缺口22，塑封料通过弧形缺口12、22也形成内嵌结构，将塑封体上部分与下部分紧密结合，增加MOS部分基岛的结合力量和抗分层能力。通过上述改善，提高三芯片产品整体的抗分层能力，客户高温回流焊时，能够抵抗温度变化造成的内部材料膨胀，从而能够承受更高的温度及水汽剧烈变化，减少分层问题的发生，尤其是能有效避免分层导致的集成电路MOS管部分脱开失效问题。

在本实施例中，所述第一基岛1和第一基岛2上的锁定孔11、21为长条腰形孔，宽度为0.15mm。由于锁紧孔11、21长度较大，可以锁紧的距离也变长，锁紧效果好，而且在制作模具时每个锁定孔只需要一根冲头即可完成冲裁，冲头强度好，寿命长。如果把腰形孔分解成多个独立的圆孔，需要较多的冲头，加工成本高，冲头的尺寸小，强度差，寿命短。

在本实施例中，所述第一基岛1和第二基岛2上的弧形缺口12、22数量均为二个，且所述第一基岛1和第二基岛2上的弧形缺口12、22的直径为1mm，第一基岛1和第二基岛2上相对应的弧形缺口12、22位于同一个圆上，这主要是方便制作冲裁模具。

作为本实用新型所述半导体封装结构的实施例，如图3所示，包括第一基岛1、第二基岛2、多个引脚3、第一芯片4、第二芯片5、第三芯片6和塑封体(未示出)，第一基岛1和第二基岛2并列布置，所述第一芯片4通过导电胶粘接固定在第一基岛1上，第二芯片5和第三芯片6通过导电胶粘接固定在第二基岛2上，所述塑封体用于包覆第一基岛1、第二基岛2、引脚3、第一芯片4、第二芯片5和第三芯片6，所述第一基岛1外侧的两个角落处设有锁定孔11，第二基岛2外侧的两个角落处也设有锁定孔21，所述第一基岛1内侧边上设有多个弧形缺口12，所述第二基岛2内侧边上也对应设有多个弧形缺口22。本实施例所述半导体封装结构为SOP8L双基岛封装结构。所述第一芯片4为主控芯片，第二芯片5和第三芯片6为MOS管芯片。

由于该半导体封装结构利用了上面所述的三芯片高结合力引线框架，自然也能获得相应的有益效果，此处不再赘述。

在本实施例中，所述第一基岛1和第二基岛2上的锁定孔11、21为长条腰形孔，宽度为0.15mm。所述第一基岛1和第二基岛2上的弧形缺口12、22数量均为二个。且所述第一基岛1和第二基岛2上的弧形缺口11、21的直径为1mm，第一基岛1和第二基岛2上相对应的弧形缺口12、22位于同一个圆上。这些技术特征的作用及效果也与三芯片高结合力引线框架实施例中的作用及效果完全相同，此处不再赘述。

以上所述仅为本实用新型的较佳实施例而已，并不用以限制本实用新型，凡在本实用新型的精神和原则之内所作的任何修改、等同替换和改进等，均应包含在本实用新型的保护范围之内。

Claims (10)

1.一种三芯片高结合力引线框架，由多个框架单元阵列而成，所述框架单元包括第一基岛、第二基岛和多个引脚，第一基岛和第二基岛并列布置，第一基岛用于承载一个芯片，第二基岛用于承载二个芯片，其特征在于，所述第一基岛外侧的两个角落处设有锁定孔，第二基岛外侧的两个角落处也设有锁定孔，所述第一基岛内侧边上设有多个弧形缺口，所述第二基岛内侧边上也对应设有多个弧形缺口。

2.根据权利要求1所述的三芯片高结合力引线框架，其特征在于，所述第一基岛和第一基岛上的锁定孔为长条腰形孔，宽度为0.15mm。

3.根据权利要求1所述的三芯片高结合力引线框架，其特征在于，所述第一基岛和第二基岛上的弧形缺口数量均为二个。

4.根据权利要求3所述的三芯片高结合力引线框架，其特征在于，所述第一基岛和第二基岛上的弧形缺口的直径为1mm，第一基岛和第二基岛上相对应的弧形缺口位于同一个圆上。

5.一种半导体封装结构，包括第一基岛、第二基岛、多个引脚、第一芯片、第二芯片、第三芯片和塑封体，第一基岛和第二基岛并列布置，所述第一芯片通过导电胶粘接固定在第一基岛上，第二芯片和第三芯片通过导电胶粘接固定在第二基岛上，所述塑封体用于包覆第一基岛、第二基岛、引脚、第一芯片、第二芯片和第三芯片，其特征在于，所述第一基岛外侧的两个角落处设有锁定孔，第二基岛外侧的两个角落处也设有锁定孔，所述第一基岛内侧边上设有多个弧形缺口，所述第二基岛内侧边上也对应设有多个弧形缺口。

6.根据权利要求5所述的半导体封装结构，其特征在于，所述半导体封装结构为SOP8L双基岛封装结构。

7.根据权利要求5所述的半导体封装结构，其特征在于，所述第一芯片为主控芯片，第二芯片和第三芯片为MOS管芯片。

8.根据权利要求5所述的半导体封装结构，其特征在于，所述第一基岛和第二基岛上的锁定孔为长条腰形孔，宽度为0.15mm。

9.根据权利要求5所述的半导体封装结构，其特征在于，所述第一基岛和第二基岛上的弧形缺口数量均为二个。

10.根据权利要求9所述的半导体封装结构，其特征在于，所述第一基岛和第二基岛上的弧形缺口的直径为1mm，第一基岛和第二基岛上相对应的弧形缺口位于同一个圆上。

Images