CN213988906U - 光电芯片 - Google Patents

光电芯片 Download PDF

Info

Publication number
CN213988906U
CN213988906U CN202023334765.9U CN202023334765U CN213988906U CN 213988906 U CN213988906 U CN 213988906U CN 202023334765 U CN202023334765 U CN 202023334765U CN 213988906 U CN213988906 U CN 213988906U
Authority
CN
China
Prior art keywords
region
doping layer
diffusion doping
diffusion
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202023334765.9U
Other languages
English (en)
Inventor
邹颜
杨彦伟
张续朋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Core Technology Shenzhen Co ltd
Original Assignee
Core Technology Shenzhen Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Core Technology Shenzhen Co ltd filed Critical Core Technology Shenzhen Co ltd
Priority to CN202023334765.9U priority Critical patent/CN213988906U/zh
Application granted granted Critical
Publication of CN213988906U publication Critical patent/CN213988906U/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02PCLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Abstract

本实用新型涉及芯片测试技术领域,公开了一种光电芯片。光电芯片包括:第一区域、第二区域、以及第三区域;其中,第一区域包括衬底、设于衬底上的外延结构、以及设于外延结构上的掩蔽膜;第二区域包括衬底、设于衬底上的外延结构、以及设于外延结构上的第一扩散掺杂层;第三区域包括衬底、设于衬底上的外延结构、以及设于外延结构上的第二扩散掺杂层;第一扩散掺杂层与第二扩散掺杂层彼此间隔分开。本实用新型提供的光电芯片通过形成第一扩散掺杂层和第二扩散掺杂层,在第一扩散掺杂层上对光电芯片的性能和参数进行测试,避免由于探针的针尖直径过大或探针不能直接对第二扩散区进行探测,不便于检测光电芯片的性能;提高光电芯片的良品率。

Description

光电芯片
技术领域
本实用新型涉及芯片测试技术领域,尤其涉及一种光电芯片。
背景技术
光电探测器芯片的制备工艺中,扩散工艺作为直接影响光电探测器芯片性能的一环,在光电探测器芯片扩散后通常需要测量光电探测器芯片的扩散深度,然而测量光电探测器芯片的扩散深度的操作较为复杂且精度有限。一般会通过测试其他参数,例如通过测试击穿电压的大小来确定光电探测器芯片的扩散深度。
但是高速的光电探测器芯片的速率在25Gbps以上、单光子探测器芯片、或者其他特殊要求的光电芯片,通常由于其扩散区域非常小,从而导致在光电芯片扩散掺杂后,探针测试台无法直接测试光电芯片的性能,例如击穿电压、暗电流等。在这种情况下,对光电芯片继续进行下一步的工艺,往往会有很大风险,造成良品率不高。
实用新型内容
为了解决相关技术中的光电芯片的性能测试不便、良品率低的技术问题,本实用新型提供了一种光电芯片。
第一方面,本实用新型提供了一种光电芯片,包括:第一区域、第二区域、以及第三区域;其中,所述第一区域包括衬底、设于所述衬底上的外延结构、以及设于所述外延结构上的掩蔽膜;所述第二区域包括所述衬底、设于所述衬底上的所述外延结构、以及设于所述外延结构上的第一扩散掺杂层;所述第三区域包括所述衬底、设于所述衬底上的所述外延结构、以及设于所述外延结构上的第二扩散掺杂层;所述第一扩散掺杂层与所述第二扩散掺杂层彼此间隔分开。
可选地,所述第二区域的数量为一个或多个;所述第三区域的数量为一个。
可选地,所述第二区域和所述第三区域间隔分布,所述第二区域和所述第三区域之间的最短间隔间距大于10um。
可选地,所述第一扩散掺杂层和所述第二扩散掺杂层的扩散浓度相同,且所述第一扩散掺杂层和所述第二扩散掺杂层的扩散深度相同。
可选地,所述第二区域的表面积大于所述第三区域的表面积。
可选地,所述第一扩散掺杂层的外部轮廓为圆形,所述第二扩散掺杂层的外部轮廓为圆形;所述第一扩散掺杂层的直径大于所述第二扩散掺杂层的直径。
可选地,所述第一扩散掺杂层的直径的取值范围为30um至50um。
本实用新型实施例提供的上述技术方案与现有技术相比具有如下优点:
本实用新型实施例提供的光电芯片,通过形成第一扩散掺杂层和第二扩散掺杂层,在第一扩散掺杂层上对光电芯片的性能和参数进行测试,避免由于探针的针尖直径过大或探针不能直接对第二扩散区进行探测,从而不便于对光电芯片的性能进行检测;且还可以降低因第二扩散掺杂层扩散不良造成的风险,提高光电芯片的良品率。
附图说明
此处的附图被并入说明书中并构成本说明书的一部分,示出了符合本实用新型的实施例,并与说明书一起用于解释本实用新型的原理。
为了更清楚地说明本实用新型实施例或现有技术中的技术方案,下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍,显而易见地,对于本领域普通技术人员而言,在不付出创造性劳动性的前提下,还可以根据这些附图获得其他的附图。
附图中:
图1是本实用新型实施例提供的光电芯片的结构示意图;
图2是本实用新型实施例提供的光电芯片的另一结构示意图。
附图说明:
100、光电芯片;110、第一区域;120、第二区域;130、第三区域。
具体实施方式
为了对本实用新型的技术特征、目的和效果有更加清楚的理解,现对照附图详细说明本实用新型的具体实施方式。以下描述中,需要理解的是,“前”、“后”、“上”、“下”、“左”、“右”、“纵”、“横”、“竖直”、“水平”、“顶”、“底”、“内”、“外”、“头”、“尾”等指示的方位或位置关系为基于附图所示的方位或位置关系、以特定的方位构造和操作,仅是为了便于描述本技术方案,而不是指示所指的装置或元件必须具有特定的方位,因此不能理解为对本实用新型的限制。
还需要说明的是,除非另有明确的规定和限定,“安装”、“相连”、“连接”、“固定”、“设置”等术语应做广义理解,例如,可以是固定连接,也可以是可拆卸连接,或成一体;可以是机械连接,也可以是电连接;可以是直接相连,也可以通过中间媒介间接相连,可以是两个元件内部的连通或两个元件的相互作用关系。当一个元件被称为在另一元件“上”或“下”时,该元件能够“直接地”或“间接地”位于另一元件之上,或者也可能存在一个或更多个居间元件。术语“第一”、“第二”、“第三”等仅是为了便于描述本技术方案,而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量,由此,限定有“第一”、“第二”、“第三”等的特征可以明示或者隐含地包括一个或者更多个该特征。对于本领域的普通技术人员而言,可以根据具体情况理解上述术语在本实用新型中的具体含义。
以下描述中,为了说明而不是为了限定,提出了诸如特定系统结构、技术之类的具体细节,以便透彻理解本实用新型实施例。然而,本领域的技术人员应当清楚,在没有这些具体细节的其它实施例中也可以实现本实用新型。在其它情况中,省略对众所周知的系统、装置、电路以及方法的详细说明,以免不必要的细节妨碍本实用新型的描述。
参考图1和图2,本实用新型实施例提供了一种光电芯片100,包括:第一区域110、第二区域120、以及第三区域130;其中,第一区域110包括衬底、设于衬底上的外延结构、以及设于外延结构上的掩蔽膜;第二区域120包括衬底、设于衬底上的外延结构、以及设于外延结构上的第一扩散掺杂层;第三区域130包括衬底、外延结构、以及第二扩散掺杂层;第一扩散掺杂层与第二扩散掺杂层彼此间隔分开。
上述光电芯片100通过形成第一扩散掺杂层和第二扩散掺杂层,在第一扩散掺杂层上对光电芯片100的性能和参数进行测试,避免由于探针的针尖直径过大或探针不能直接对第二扩散掺杂层进行探测,从而影响光电芯片100的性能检测,不利于检测光电芯片100的性能;且还可以降低因第二扩散掺杂层的扩散不良造成的风险,提高光电芯片100的良品率。
第一扩散掺杂层为非功能区,其不具备光电芯片100的性能。第二扩散掺杂层为功能区,其具备光电芯片100的性能。所以第二扩散掺杂区的直径越大,对光电芯片100的性能影响越大。第二扩散掺杂区的直径越大,光电芯片100的性能越低。因此,一般第二扩散掺杂区的直径小于30um。这样通过探针对第二扩散掺杂区进行测试时,由于第二扩散掺杂区的直径小,探针较难探测到第二扩散掺杂层,从而不能测试出光电芯片100的性能和参数。而利用第一扩散掺杂层进行探测,可以避免对第二扩散掺杂区进行探测,进而避免了对光电芯片100的性能造成影响,还可以间接测试得到光电芯片100的相关性能和参数,降低因第二扩散掺杂区的扩散不良造成的风险。
第一扩散掺杂层和第二扩散掺杂层的扩散浓度相同,第一扩散掺杂层和第二扩散掺杂层的扩散深度相同。这样能够通过对第一扩散掺杂层进行探测,从而间接探测得到光电芯片100的性能和参数。
第二区域120的数量为一个或多个,第三区域130的数量为一个。第三区域130一般只设置一个,第二区域120的数量可以为一个或多个,通过一个第二区域120即可测试光电芯片100的性能和参数。
第二区域120和第三区域130间隔分布,第二区域120和第三区域130之间的最短间隔间距大于10um。第一扩散掺杂层和第二扩散掺杂层的间隔间距越大,对光电芯片100的性能越好。一般都是选取光电芯片100上的四个对角上设置第一扩散掺杂层,这样可以在第二扩散掺杂层的附近做电极或其他图形。第一扩散掺杂层和第二扩散掺杂层之间的间隔间距小于10um,第一扩散掺杂层会影响光电芯片100的性能。
衬底为InP衬底。掩蔽膜包括SiO2掩蔽膜或SiN掩蔽膜中的一种或多种。在一具体实施方式中,掩蔽膜包括SiO2掩蔽膜和SiN掩蔽膜,这样两种掩蔽膜的结合使得光电芯片100的性能更好。
外延结构包括依次排布的缓冲层、吸收层、以及顶层,缓冲层设置在衬底上,掩蔽膜设置在顶层上。这样可以提高光电芯片100的性能。
缓冲层为N型InP缓冲层,吸收层为InGaAs吸收层,顶层为InP顶层。
第二区域120的表面积大于第三区域130的表面积。第二区域120可以对光电芯片100的参数和性能进行测试。第二区域120的表面积大于第三区域130的表面积可以使得探针测试更加方便。
第一扩散掺杂层的外部轮廓为圆形,第二扩散掺杂层的外部轮廓为圆形。设置第一扩散掺杂层的外部轮廓为圆形,这样使得第一扩散掺杂层的外部轮廓接近于第二扩散掺杂层的的真实形状,这样使得测出来的光电芯片100的参数会更接近且更真实。第一扩散掺杂层的直径大于第二扩散掺杂层的直径,这样便于利用探针进行探测,探针能够较为容易的接触到第一扩散掺杂层,进而检测光电芯片100的性能。
第一扩散掺杂层为圆孔结构。第一扩散掺杂层也可以为矩形结构。通常探针的针尖的外部轮廓为圆柱形或圆锥形,为了与探针的针尖的外部轮廓相匹配,可以设置第一扩散掺杂层的结构为圆孔结构,这样使得光电芯片100的测试效果更好。
第一扩散掺杂层的直径大于第二扩散掺杂层的直径。第一扩散掺杂层的直径的取值范围为30um至50um。一般探针的针尖的直径为30um,设置第一扩散掺杂层的直径大于探针的针尖直径可以使得探针更容易对第一扩散掺杂层进行探测,提高光电芯片100的良率。
参考图1,图1为本实用新型一具体实施方式提供的光电芯片100的结构示意图。图示中第一区域110有掩蔽膜掩蔽住,不会进行扩散。第二区域120和第三区域130的掩蔽膜均被腐蚀。图示中第二扩散掺杂层的直径非常小,通常直径小于20um,探针的针尖很难探测到第二扩散区域内。
参考图2,图2是本实用新型另一具体实施方式提供的光电芯片100的结构示意图。第二扩散掺杂层呈圆环形,探针的针尖探测不到第二扩散掺杂层内。所以通过在第二扩散掺杂层外设置一个直径为30um至50um的第一扩散掺杂层,利用第一扩散掺杂层对光电芯片100的参数和性能进行测试。当然了,第一扩散掺杂层的直径大小没有特别限制,一般比探针的针尖的直径大即可。
本实用新型实施例提供的光电芯片100,通过用探针探测第一扩散掺杂层,从而测试光电芯片100的性能和参数,进而得出光电芯片100的暗电流大小和击穿电压的数值,提高了光电芯片100的良率。
以下详细说明本实用新型实施例提供的光电芯片100的制备方法。光电芯片100的制备方法包括以下步骤:
在衬底上形成外延结构;
在外延结构上形成掩蔽膜;
去除掩蔽膜上的部分区域以分别形成第一预设区域和第二预设区域;
同时对第一预设区域和第二预设区域进行扩散掺杂形成第一扩散掺杂层和第二扩散掺杂层,第一扩散掺杂层与第二扩散掺杂层彼此间隔分开;
衬底、外延结构和掩蔽膜构成第一区域110,衬底、外延结构、第一扩散掺杂层构成第二区域120,衬底、外延结构和第二扩散掺杂层构成第三区域130。
现有技术在制备光电芯片100时,一般都只在掩蔽膜上通过光刻形成第二预设区域,然后对第二预设区域进行扩散掺杂,从而形成第二扩散掺杂层,进而形成第三区域130。这样在光电芯片100制备完成后,需要对形成成品的光电芯片100进行测试得到光电芯片100的性能和参数。但是经过扩散掺杂后的光电芯片100很难直接通过探针进行测试,而采用本实用新型实施例提供的光电芯片100的制备方法可以通过第一扩散掺杂层进而间接测试得到光电芯片100的相关性能和参数。
具体地,去除掩蔽膜上的部分区域包括通过光刻去除掩蔽膜上的部分区域。光刻是常规工艺,制备出的光电芯片100的效果较好。
衬底和外延结构是制作光电探测器中的光电芯片100的晶圆,外延结构通过在InP衬底上依次生长N型InP缓冲层、InGaAs吸收层、以及InP顶层制备成的。
具体地,对掩蔽膜进行光刻的步骤一般包括涂覆光刻胶、曝光、显影、以及腐蚀。腐蚀是去除没有光刻胶保护的部分,有光刻胶保护的地方是腐蚀不到的。这样,在光刻去除第二区域120和第三区域130上的掩蔽膜后,对第二区域120和第三区域130同时进行扩散掺杂,形成第一扩散掺杂层和第三扩散掺杂层。
第一扩散掺杂层和第二扩散掺杂层的扩散浓度相同,第一扩散掺杂层和第二扩散掺杂层的扩散深度相同。这样能够通过对第一扩散掺杂层进行探测,从而间接探测得到光电芯片100的性能和参数。
第一扩散掺杂层的直径的取值范围为30um至50um,这样便于探针对第一扩散掺杂层进行探测。
可以理解的,以上实施例仅表达了本实用新型的优选实施方式,其描述较为具体和详细,但并不能因此而理解为对本实用新型专利范围的限制;应当指出的是,对于本领域的普通技术人员来说,在不脱离本实用新型构思的前提下,可以对上述技术特点进行自由组合,还可以做出若干变形和改进,这些都属于本实用新型的保护范围;因此,凡跟本实用新型权利要求范围所做的等同变换与修饰,均应属于本实用新型权利要求的涵盖范围。

Claims (7)

1.一种光电芯片,其特征在于,包括:第一区域、第二区域、以及第三区域;其中,所述第一区域包括衬底、设于所述衬底上的外延结构、以及设于所述外延结构上的掩蔽膜;所述第二区域包括所述衬底、设于所述衬底上的所述外延结构、以及设于所述外延结构上的第一扩散掺杂层;所述第三区域包括所述衬底、设于所述衬底上的所述外延结构、以及设于所述外延结构上的第二扩散掺杂层;所述第一扩散掺杂层与所述第二扩散掺杂层彼此间隔分开。
2.根据权利要求1所述的光电芯片,其特征在于,所述第二区域的数量为一个或多个;所述第三区域的数量为一个。
3.根据权利要求1所述的光电芯片,其特征在于,所述第二区域和所述第三区域间隔分布,所述第二区域和所述第三区域之间的最短间隔间距大于10um。
4.根据权利要求1所述的光电芯片,其特征在于,所述第一扩散掺杂层和所述第二扩散掺杂层的扩散浓度相同,且所述第一扩散掺杂层和所述第二扩散掺杂层的扩散深度相同。
5.根据权利要求1所述的光电芯片,其特征在于,所述第二区域的表面积大于所述第三区域的表面积。
6.根据权利要求1所述的光电芯片,其特征在于,所述第一扩散掺杂层的外部轮廓为圆形,所述第二扩散掺杂层的外部轮廓为圆形;所述第一扩散掺杂层的直径大于所述第二扩散掺杂层的直径。
7.根据权利要求6所述的光电芯片,其特征在于,所述第一扩散掺杂层的直径的取值范围为30um至50um。
CN202023334765.9U 2020-12-30 2020-12-30 光电芯片 Active CN213988906U (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202023334765.9U CN213988906U (zh) 2020-12-30 2020-12-30 光电芯片

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202023334765.9U CN213988906U (zh) 2020-12-30 2020-12-30 光电芯片

Publications (1)

Publication Number Publication Date
CN213988906U true CN213988906U (zh) 2021-08-17

Family

ID=77250667

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202023334765.9U Active CN213988906U (zh) 2020-12-30 2020-12-30 光电芯片

Country Status (1)

Country Link
CN (1) CN213988906U (zh)

Similar Documents

Publication Publication Date Title
US20140127835A1 (en) Method of detecting the circular uniformity of the semiconductor circular contact holes
CN108231947B (zh) 一种单光子雪崩二极管探测器结构及其制造方法
CN108231946B (zh) 一种单光子雪崩二极管探测器结构及其制造方法
CN104205316B (zh) 半导体装置的制造方法以及制造装置
CN109031059B (zh) 一种新型碳化硅雪崩二极管阵列良率及击穿电压测试方法
US4456879A (en) Method and apparatus for determining the doping profile in epitaxial layers of semiconductors
DE69712128T2 (de) Optische Halbleiterkomponente sowie Verfahren zu ihrer Herstellung
JP6272741B2 (ja) メタライズ半導体表面での再結合特性の抽出方法
CN213988906U (zh) 光电芯片
US7573278B2 (en) Semiconductor device
CN112635610A (zh) 光电芯片和光电芯片的制备方法
KR101606110B1 (ko) 반도체 시료 중의 금속 오염 평가 방법 및 반도체 기판의 제조 방법
CN110098134A (zh) 半导体掺杂的扩散深度检测方法
CN103943527B (zh) 采用电容测试结构检测多晶硅栅极刻蚀缺陷的方法
CN106486501A (zh) 一种x射线传感器及其制造方法
CN102856225B (zh) 一种选择性掺杂区域特性的检测方法
US7268339B1 (en) Large area semiconductor detector with internal gain
Zanchi et al. A probe detector for defectivity assessment in pn junctions
Dalla Betta et al. New developments on 3D detectors at IRST
JP2001177083A (ja) 半導体装置およびその検査方法
CN103887195B (zh) 采用离子击穿检测多晶硅底部刻蚀不足缺陷的方法
D'Ascenzo et al. Design and test of SiPM structures in CMOS technology
CN118258884A (zh) 红外焦平面晶片的检测方法、设备、装置和存储介质
JP3347792B2 (ja) 半導体集積回路
CN116819178A (zh) 芯片划片槽及扩展电阻测试方法

Legal Events

Date Code Title Description
GR01 Patent grant
GR01 Patent grant