CN213125998U

CN213125998U - 电路和电子设备

Info

Publication number: CN213125998U
Application number: CN202020476719.3U
Authority: CN
Inventors: P·贝瓦努
Original assignee: STMicroelectronics Rousset SAS
Current assignee: STMicroelectronics Rousset SAS
Priority date: 2019-04-05
Filing date: 2020-04-03
Publication date: 2021-05-04
Anticipated expiration: 2030-04-03
Also published as: US20200321954A1; FR3094853B1; FR3094853A1; EP3726731B1; CN111800116A; US11063581B2; EP3726731A1

Abstract

本实用新型涉及电路和电子设备。公开了一种晶体管控制电路。在一个实施例中，一种电路，被配置为通过第一信号同时控制多个晶体管，并且通过不同的第二脉冲信号分别控制晶体管。

Description

电路和电子设备

技术领域

本说明书总体上涉及电子电路，并且具体地涉及晶体管控制电路。

背景技术

在某些应用中，晶体管用于切换负载中的电流和/或跨负载的端子的电压。这样的晶体管例如是例如MOS型的场效应晶体管。晶体管控制电路用于将控制信号施加到晶体管的控制端子，诸如场效应晶体管的栅极。

实用新型内容

为了解决以上技术问题，本实用新型提供一种电路和电子设备。

根据第一方面，提供了一种电路，被配置为：通过第一信号同时控制若干晶体管；以及通过不同的第二脉冲信号分别控制晶体管。

在一些实施例中，电路的每个晶体管具有控制端子，其中开关被耦合到控制端子，并且其中开关由第二脉冲信号中的一个第二脉冲信号控制。

在一些实施例中，每个晶体管包括第一导电端子，其中第一导电端子通过第一二极管被耦合到开关，并且其中开关将第一二极管耦合到控制端子。

在一些实施例中，开关中的第二开关将控制端子耦合到晶体管的第二导电端子，并且其中第二开关经由电阻性元件耦合到第一二极管。

在一些实施例中，第一二极管与第二二极管串联电耦合。

在一些实施例中，每个开关被并联电耦合到附加二极管。

根据第二方面，提供了一种电子设备，包括：根据第一方面的电路，其中晶体管被电耦合在供应节点与电感性元件之间。

本实用新型可以实现有益的技术效果。

实施例改进了已知的电路，特别是在晶体管的导通/截止状态的改变期间，更特别是在负载为电感性时。

实施例克服了已知晶体管控制电路的全部或一些缺点。

实施例提供了在晶体管的导通/截止状态的改变期间对晶体管过热的风险的限制。

附图说明

这些特征和优点以及其他优点和优点将在结合附图对特定实施例的以下非限制性描述中详细地描述，在附图中：

图1示意性地示出了用于切换负载的设备的一个实施例；

图2是示意性地示出根据时间的图1的设备的操作示例的时序图；

图3示意性地示出了图1的设备的电路的示例性实施例；

图4示意性地示出了根据控制信号的晶体管的控制电路的实施例变体；以及

图5示意性地示出了作为根据控制信号的晶体管的控制电路的另一实施例变体。

具体实施方式

在各个附图中，相同的元素由相同的附图标记表示。特别地，由各个实施例共享的结构和/或功能元件可以具有相同的附图标记并且可以具有相同的结构、尺寸和材料特性。

出于清楚的原因，仅示出和描述了对理解所描述的实施例有用的步骤和元件。特别地，没有详细描述当电路以给定电平(例如，高电平)接收信号时用于将晶体管切换到导通状态的电路，其中所描述的实施例与这样的标准电路兼容。此外，未概述晶体管的结构，特别是由若干并联的晶体管构成的晶体管的结构，所描述的实施例与这样的标准晶体管兼容。

除非另有说明，否则当提及彼此连接的两个元件时，表示除导体之外没有任何其他中间元件的直接连接；而当提及彼此链接或耦合的两个元件时，表示这两个元件可以借助于一个或若干其他元件连接或链接或耦合。

在下面的描述中，除非另有说明，否则当提及绝对位置限定词(诸如术语“前面”、“后面”、“顶部”、“底部”、“左侧”、“右侧”等)或相对位置限定词(诸如术语“上方”、“下方”、“上部”、“下部”等)或取向限定词(诸如“水平”、“竖直”等)时，参考附图的取向。

除非另有说明，否则表述“约”、“大约”、“基本上”和“近似”表示在10％以内，优选地在5％以内。

图1示意性地示出了用于切换负载110的设备100的一个实施例。在该实施例中，负载110是电感性元件。

设备100使得可以根据信号S1的电平向负载110的端子112和114施加例如以地GND为参考的电源电压。在用于施加电源电位VCC的节点130与负载的端子112之间，电源电压被提供给设备100，端子112例如构成用于施加参考电位的节点。设备100通常用于诸如汽车应用等应用中，其中电源电压对应于电池的电源电压。然后，该负载例如被包括在例如电能转换器或电动机等设备中。电源电压通常在10V至100V之间，例如约为12V或约为48V。

设备100包括两个晶体管T1和T2。优选地，晶体管T1和T2电并联在负载110的端子114与用于施加电位VCC的节点130之间。因此，晶体管T1和T2的并联关联与负载串联在用于施加电源电压的节点130和112之间。晶体管T1和T2优选地是例如MOS型的场效应晶体管。每个晶体管T1、T2可以由电并联的若干晶体管组成，其控制端子彼此连接。优选地，晶体管T1和T2具有沟道N，并且电位VCC为正。在一个变体中，晶体管T1和T2具有沟道P，并且电位VCC为负。

根据控制信号S1同时(即，一起)控制晶体管T1和T2。换言之，控制信号S1对于晶体管T1和T2是相同的信号。为此，对于每个晶体管T1、T2，设备100包括根据信号S1的晶体管的栅极150的控制电路140(DRV)。电路140接收相同的信号S1，并且每个电路140耦合、优选地连接到所关注的晶体管T1、T2的栅极150。

每个电路被配置为提供电位VON。向所关注的晶体管T1、T2的栅极150施加电位VON将该晶体管置于导通状态。每个电路140耦合、优选地连接到用于施加电位VOFF的节点144。向晶体管T1、T2之一的栅极150施加电位VOFF将该晶体管置于截止状态。

在所示示例中，每个电路140耦合、优选地连接到用于施加电位VCC的节点130。优选地，电位VON大于晶体管的漏极的电位。优选地，电位VON由每个电路140通过电荷泵从电位VCC生成。在一个变体中，电位VON例如通过未示出的公共电路被提供给电路140。与每个晶体管T1、T2相关联的电位VON可以是当被施加到晶体管的栅极时能够使晶体管导通的任何电位。

在所示示例中，每个电路140的节点144耦合、优选地连接到所关注的晶体管T1、T2的源极。因此，此处的电位VOFF是晶体管的源极的电位。该示例不是限制性的，并且与每个晶体管T1、T2相关联的电位VOFF可以是当被施加到晶体管的栅极时能够使晶体管截止的任何电位。

在该实施例中，每个电路140还耦合到用于施加电位V-的节点146。根据由与相应晶体管T1和T2相关联的电路140接收的控制信号S21和S22，由电路140将电位V-施加到晶体管的栅极。晶体管T1和T2以分离的方式被控制，即被个体地或单独地控制，其中信号S21和S22对于两个晶体管是不同的。信号S21和S22在脉冲上是重复的，也就是说，它们包括低逻辑电平和高逻辑电平的重复交替。优选地，低电平和高电平定期重复。优选地，脉冲的持续时间接近脉冲之间的持续时间，例如，这些持续时间相等。

信号S21和S22是相反的，也就是说，当信号S21和S22中的一个处于低逻辑状态时，信号S21和S22中的另一个处于高逻辑状态。优选地，信号S21由振荡器160(OSC)提供。振荡器160的输出然后优选地耦合、例如连接到反相器170的输入。反相器170接收信号S21并且提供信号S22。

每个电路140被配置为在信号S1或第一信号处于高逻辑电平时在栅极150上施加电位VON。当第一信号S1为低逻辑电平时，每个电路140在栅极150上：

-如果第二信号S21、S22处于高逻辑电平，则施加电位V-；以及

-如果第二信号S21、S22处于低逻辑电平，则施加电位VOFF。

优选地，电位V-由串联在用于施加电位VCC的节点130与用于施加电位VOFF的节点144之间的齐纳二极管180和电阻性元件182提供。然后，在串联连接二极管180和电阻性元件182的节点184上提供电位V-。节点184耦合、优选地连接到节点146(连接未示出)。在正电位VCC的情况下，二极管180的阴极耦合、优选地连接到用于施加电位VCC的节点130。在并联在节点130与负载110的端子114之间的晶体管的优选情况下，齐纳二极管180和电位V-可以针对晶体管T1和T2被共享。

由此获取的电位V-严格地在晶体管的导电端子的电位之间。优选地，电位VCC与V-之间的差的绝对值大于在节点130与地之间施加的电源电压。因此，对于正电源电压VCC，相对于地参考的电位V-为负。此外，仅当跨晶体管的导电端子的电压高于齐纳二极管180的阈值时，才生成电位V-并且将其施加到节点146。

代替二极管180和电阻性元件182，可以使用能够生成电位V-并且将其施加到节点146的任何电路，优选地仅当跨晶体管的导电端子的电压高于阈值时。

图2是时序图，其示意性地示出了根据时间t的在图1的设备100的操作示例中的信号S21、晶体管T1的栅极150的电压VG、负载110中的电流IT1、和晶体管T1中的电流IT1。

在该示例中，信号S1在时刻u0之前处于高电平，并且在时刻u0之后处于低电平。

在时刻u0之前的操作阶段，电位VON被施加到晶体管T1和T2的栅极150，而与第二信号S21和S22的电平无关。晶体管处于导通状态。负载110中的电流IL增加。每个晶体管T1、T2中的电流对应于电流IL的一部分。例如，晶体管T1和T2是相同的，并且每个晶体管T1和T2中的电流等于电流IL的一半。

在时刻u0之后执行另一操作阶段。在该阶段期间，当信号S21处于高电平时，电位V-被施加到晶体管T1的栅极，并且电位VOFF被施加到晶体管T2的栅极。类似地，当信号S21处于低电平时，电位V-被施加到晶体管T2的栅极，并且电位VOFF被施加到晶体管T1的栅极。电位V-与VOFF之间的差使得对于每个晶体管T1、T2，当电位V-被施加到其栅极时，允许电流IL在晶体管中通过。由于在电感性负载110中存在电流IL，所以负载的端子114的电位VOFF具有比负电位V-更大的负值。这导致负载110中的电流IL减小。电流IL在时刻u1抵消。

因此，通过在晶体管T1的栅极和晶体管T2的栅极上交替地施加电位V-，可以在信号S1传递到低电平之后减小负载110中的电流IL，例如直到电流IL抵消。

优选地，在时刻u0之后，当信号S21变为低电平时，电位V-首先被施加到晶体管T2的栅极，然后电位VOFF被施加到晶体管T1的栅极。同样地，当信号S21从高电平变为低电平时，电位V-被施加到晶体管T1的栅极，然后电位VOFF被施加到晶体管T2的栅极。因此，可以防止两个晶体管T1和T2同时截止。

为了减少负载中的电流，可以想到，与负载串联地使用单个晶体管代替晶体管T1和T2，例如，晶体管的大小是晶体管T1和T2的大小的两倍。在信号S1到低逻辑状态之后，然后将电位V-施加到晶体管的栅极以抵消负载中的电流。然而，在负载中循环的电流在晶体管中的通过将有引起晶体管发生热不稳定性的风险。当跨晶体管的导电端子的电压为高(例如，大于10V，或甚至大于100V)时，就会发生这种热不稳定性。当晶体管经历高电流密度(例如，大于1A/mm²)时，就会发生热不稳定性。热不稳定性包括晶体管中热点的出现，该热点能够损坏或破坏晶体管，而没有时间或没有机会采取保护手段来检测晶体管的过热。

在设备100中，在时刻u0和u1之间，当信号S21处于高电平时，在负载中循环的所有电流都流过晶体管T1。当信号S21处于低电平时，没有电流流过晶体管T1。同样，晶体管T2中的电流在零值与负载110中的电流值之间交替。发明人已经指出，对于每个晶体管T1或T2，交替地经历零电流和在负载中循环的电流，与该晶体管连续经历在负载中循环的电流的一半相比，热不稳定性的风险降低很多。优选地，信号S21和S22的每个脉冲的持续时间小于热不稳定性在晶体管中发展所花费的时间。因此避免了热不稳定性的风险。为此，信号S21和S22的频率例如大于5kHz，优选地在5kHz至20kHz之间。

在时刻u1之后的另一阶段，负载110中的电流为零，并且端子114的电位为零。在所示示例中，电位V-不再被施加到晶体管T1和T2的栅极150。在该示例中，在负载110中不存在电流的情况下不生成电位V-。在该阶段，晶体管的导通/截止状态因此仅取决于信号S1，就像在时刻u0之前一样。

尽管上面已经描述了用于生成电压V-的一个特定实施例，但是可以使用任何标准生成器。例如，在时刻u1之后，电位V-可以继续被生成并且施加到晶体管的栅极，这使晶体管处于截止状态。在一个变体中，在每个电路140中生成电位V-，例如，每个电路140包括与电阻性元件串联在相关晶体管的导电端子之间的齐纳二极管，并且电位V-是齐纳二极管与电阻性元件之间的连接节点的电位。

尽管上面已经描述了包括两个晶体管T1和T2的实施例，但是其他实施例包括多于两个晶体管Ti。每个晶体管Ti的栅极或控制端子连接到电路140。电路140接收相同的信号S1，并且以相对于其他信号发生相移的脉冲来接收信号S2i。优选地，信号S2i的相位均匀地分布在0度至360度之间。当信号S1处于高电平时，每个电路140在栅极150上施加电位VON。当第一信号S1处于低电平时，每个电路140在栅极150上：

-如果由电路140接收的第二信号S2i处于高电平，则施加电位

V-；以及

-如果由电路140接收的第二信号S2i处于低电平，则施加电位

VOFF。

在诸如提供电感性负载等应用中，然后将晶体管Ti电并联，并且将晶体管的并联关联与负载串联在用于施加电源电压的节点之间。

在所描述的实施例中，在信号S1和S2i的每个中，高逻辑电平和低逻辑电平可以由任何一对不同的第一电平和第二电平来代替。优选地，对于所有信号S2i，第一逻辑电平和第二逻辑电平是相同的。此外，可以通过交换电位的符号以及晶体管的导电性N和P的类型来获取与上述类似的操作。

图3示意性地示出了耦合到齐纳二极管180并且控制晶体管Ti的栅极150的图1的设备的电路140之一的示例性实施例。

电路140包括用于根据信号S1控制晶体管Ti的电路210。电路210特别地包括用于在信号S1处于第一电平(例如，高电平)时将电压VON施加到晶体管Ti的栅极150的电路212(DRV)。电路210还包括开关214，开关214将栅极150耦合到用于施加电位VOFF的节点，此处为晶体管Ti的导电端子216。端子216例如耦合、优选地连接到负载110的端子114(图1)。开关214由反相器218的输出来命令，该反相器218在其输入上接收信号S1。优选地，开关214是例如MOS型的场效应晶体管。

电路140还包括用于根据信号S2i控制晶体管T1的电路220。在该示例中，电路220包括串联耦合、优选地串联连接在节点146与栅极150之间的二极管222和开关224。优选地，二极管222的阳极连接到节点146。优选地，开关224是例如MOS型的场效应晶体管。开关224的控制端子225耦合到信号S2i的输入节点226。在该示例中，节点226和控制端子225通过调平电路(LS)228彼此连接。电路228使得可以向控制端子225施加电压电平，从而当信号S2i处于第一电平时，可以将信号224置于导通状态，而当信号S2i处于第二电平时，可以将信号224置于截止状态。作为示例，电路228在信号S2i处于高逻辑状态时在端子225上施加电位VCC，而在信号S2i处于低逻辑状态时在端子225上施加电位VOFF。

在所示示例中，齐纳二极管180和节点146由所有电路140共享。二极管222可以由所有电路140共享，或者在每个电路140中可以不同。

在一个变体中，省略了电路228，并且控制端子225和输入节点226彼此连接。信号S2i的电平被选择以便在信号S2i被直接施加到端子225时分别将开关224置于导通状态和截止状态。为此，生成信号S2i的电路(振荡器160，如图1)因此可以包括调平电路。

在操作期间，在信号S1处于第一电平(例如，高电平)的阶段，所有电路140的开关214处于截止状态，并且电路212将晶体管Ti置于导通状态。

在信号S1处于第二电平(例如，低电平)的另一阶段，所有电路140的开关214处于导通状态，并且电路212例如未向晶体管Ti的栅极150施加任何电位。在该阶段，当信号S2i处于第一电平时，所关注的开关224处于截止状态。因此，电位VOFF被施加到所关注的晶体管Ti的栅极150。在该阶段，当信号S2i处于第二电平时，开关214和224处于导通状态。处于导通状态的开关214和224的电阻被选择以使得施加到栅极150的电位因此是预定义电位V-。为此，可以提供与开关224和214中的一个和/或另一个串联的电阻性元件。可以省略电阻性元件182(图1)，并且其作用由开关224和214提供。

图4示意性地示出了根据信号S2i的晶体管Ti的控制电路220A的实施例变体。电路220A可以代替图3的电路140中的电路220。电路220A包括与图3的电路220共享的元件，并且此处仅强调了电路220A和220之间的差异。

电路220A与图3的电路220的不同之处在于，开关224和二极管222的位置已经交换，并且电路220A还包括与开关224并联的齐纳二极管310。二极管222的阴极耦合、优选地连接到栅极150，并且其阳极耦合、优选地连接到齐纳二极管310的阳极。齐纳二极管310的阴极耦合到节点146。

图5示意性地示出了根据信号S2i的晶体管Ti的控制电路220B的另一实施例变体。电路220B可以代替图3的电路140中的电路220。

电路220B包括串联耦合、优选地串联连接在节点146与栅极150之间的二极管222和电阻性元件410。作为示例，二极管222的阳极连接到节点146，并且电阻性元件410连接到栅极150。电路220B还包括由信号S2i控制的电流源420。电流源420将栅极150耦合到晶体管Ti的导电端子216。

在操作期间，当信号S2i处于第一电平时，源420从栅极150汲取电流。所汲取的电流的值和元件410的电阻的值被选择以使得栅极150因此处于使晶体管Ti变为截止状态的电位(电位VOFF)。当信号S2i处于第二电平时，源420不从节点150获取电流。元件410和开关214的电阻(图3)被选择以使得栅极的电位因此对应于预定义电位V-。优选地，电流源420包括(例如由其组成)将栅极150耦合到晶体管Ti的导电端子216的开关，例如，源420是例如MOS型的场效应晶体管。

已经描述了各种实施例和变体。本领域技术人员将理解，可以将这些不同实施例和变体的某些特征进行组合，并且其他变体对本领域技术人员而言将是很清楚的。

最后，根据上面提供的功能指示，所描述的实施例和变体的实际实现在本领域技术人员的能力范围内。

另外的实施例提供了一种方法，该方法包括通过相同的第一信号同时控制若干晶体管，以及通过以脉冲进行重复的不同的第二信号分别控制上述晶体管。

各种其他实施例提供了一种电路，该电路被配置用于通过相同的第一信号同时控制若干晶体管，并且通过以脉冲进行重复的不同的第二信号分别控制上述晶体管。

根据一个实施例，在第一阶段，根据第二信号之一，每个上述晶体管的状态被控制为在截止状态与将预定义电位施加到晶体管的控制端子的状态之间。

根据一个实施例，对于每个上述晶体管，预定义电位严格地在晶体管的导电端子的电位之间。

根据一个实施例，第一阶段仅在跨上述晶体管的控制端子和导电端子的电压高于阈值时才实现。

根据一个实施例，在第二阶段，至少一个上述晶体管的导通/截止状态仅取决于第一信号。

根据一个实施例，每个开关耦合到上述晶体管之一的控制端子，并且由第二信号控制。

根据一个实施例，晶体管的第一导电端子通过第一二极管一起耦合到开关。

根据一个实施例，第一二极管是齐纳二极管。

根据一个实施例，第一二极管与第二二极管电串联。

根据一个实施例，上述开关将第一二极管耦合到上述晶体管的相应控制端子。

根据一个实施例，对于每个上述晶体管，上述开关将控制端子耦合到晶体管的第二导电端子，并且通过电阻性元件耦合到第一二极管。

根据一个实施例，每个上述开关与附加二极管、优选地是齐纳二极管电并联。

根据一个实施例，附加开关由第一信号控制，并且每个耦合到上述晶体管的控制端子之一。

一个实施例提供了一种设备，该设备被配置为实现以上定义的方法，或者包括以上定义的电路。

根据一个实施例，上述晶体管电并联在用于施加电源电位的节点与电感性元件之间。

Claims

1.一种电路，其特征在于，被配置为：

通过第一信号同时控制若干晶体管；以及

通过不同的第二脉冲信号分别控制所述晶体管；

其中，所述电路的每个晶体管具有控制端子，其中开关被耦合到所述控制端子，并且其中所述开关由所述第二脉冲信号中的一个第二脉冲信号控制。

2.根据权利要求1所述的电路，其特征在于，每个晶体管包括第一导电端子，其中所述第一导电端子通过第一二极管被耦合到所述开关，并且其中所述开关将所述第一二极管耦合到所述控制端子。

3.根据权利要求2所述的电路，其特征在于，所述开关中的第二开关将所述控制端子耦合到所述晶体管的第二导电端子，并且其中所述第二开关经由电阻性元件耦合到所述第一二极管。

4.根据权利要求2所述的电路，其特征在于，所述第一二极管与第二二极管串联电耦合。

5.根据权利要求1所述的电路，其特征在于，每个开关被并联电耦合到附加二极管。

6.一种电子设备，其特征在于，包括：

根据权利要求1所述的电路，

其中所述晶体管被电耦合在供应节点与电感性元件之间。