CN212970240U - 一种半导体封装结构 - Google Patents

一种半导体封装结构 Download PDF

Info

Publication number
CN212970240U
CN212970240U CN202021705793.4U CN202021705793U CN212970240U CN 212970240 U CN212970240 U CN 212970240U CN 202021705793 U CN202021705793 U CN 202021705793U CN 212970240 U CN212970240 U CN 212970240U
Authority
CN
China
Prior art keywords
circuit board
metal flange
semiconductor package
package structure
fluting
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202021705793.4U
Other languages
English (en)
Inventor
不公告发明人
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Wuxi Xianren Zhixin Microelectronics Technology Co ltd
Original Assignee
Wuxi Xianren Zhixin Microelectronics Technology Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Wuxi Xianren Zhixin Microelectronics Technology Co ltd filed Critical Wuxi Xianren Zhixin Microelectronics Technology Co ltd
Priority to CN202021705793.4U priority Critical patent/CN212970240U/zh
Application granted granted Critical
Publication of CN212970240U publication Critical patent/CN212970240U/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

本实用新型涉及电子件设计技术领域,具体涉及半导体封装结构,其中半导体封装结构,包括金属法兰、电路板及电子件,所述电路板上开设有开槽,所述金属法兰嵌设在所述开槽内,所述开槽内设置与所述金属法兰外壁相贴合的树脂层。本实用新型通过树脂层嵌设在金属法兰及开槽侧壁上,使得金属法兰能够更加稳定地固定在开槽内,可以有效避免安装及固定过程中金属法兰的滑移,保证了封装可靠性,并且有效地提高了良品率。

Description

一种半导体封装结构
技术领域
本实用新型涉及电子件设计技术领域,具体涉及一种半导体封装结构。
背景技术
本部分旨在为权利要求书中陈述的本申请的实施方式提供背景或上下文。此处的描述不因为包括在本部分中就承认是现有技术。
通常,电子件贴装或者插装在印刷电路板(PrintCircuitBoard,下文简称PCB)上,例如通过PCB上的通孔焊接到PCB上。在这种情况下,电子件工作时所产生的热量通过电子件周围空气和PCB板传向外界传输,实现自身散热。为了提高电子件的散热能力,通常将散热要求高的电子件安装在金属法兰上,利用引线将电子件的引脚与其他电路连接。在进行制作时,首先由PCB厂家依据要求在PCB板上进行开槽并在PCB的背面贴敷散热金属块。然后将由电子件厂商提供的电子件(包含金属法兰)通过回流焊工艺安装到该凹槽中。最后进行引线处理并在该电子件区域上方进行封装处理。然而上述制作工艺却存在如下的问题:
由于电子件与金属法兰为一个整体,因此其安装到PCB板上的时候,只能通过焊膏进行回流焊工艺完成,这样对于PCB板上的凹槽开口,要求其尺寸必须大于金属法兰的尺寸。这样一来,金属法兰在凹槽中会有左右位置上的偏差,这种位置偏差导致金属法兰上的电子件与PCB之间的引线存在长短不一的缺陷,这种缺陷在一些大功率器件中,比如高功率的射频器件中,会产生严重的阻抗波动,影响产品的一致性。
实用新型内容
因此,本实用新型要解决的技术问题在于金属法兰在凹槽中会有左右位置上的偏差,这种位置偏差导致金属法兰上的电子件与PCB之间的引线存在长短不一,从而提供一种半导体封装结构。
本实用新型的上述技术目的是通过以下技术方案得以实现的:
一种半导体封装结构,包括金属法兰、电路板及电子件,所述电路板上开设有开槽,所述金属法兰嵌设在所述开槽内,所述开槽内设置与所述金属法兰外壁相贴合的树脂层。
在本申请的一些实施例中,所述金属法兰的侧边设置有金属层,所述金属层与所述树脂层相互贴合设置。
在本申请的一些实施例中,所述电子件设置有两个,两个所述电子件固定设置在所述金属法兰上。
在本申请的一些实施例中,所述电子件为电阻、电容、电感中的一种或几种。
在本申请的一些实施例中,所述电路板上固定设置有一保护罩,所述保护罩罩设在所述电子件的外周。
在本申请的一些实施例中,所述保护罩包括顶板及侧板,所述顶板位于所述电路板的上方,所述侧板位于所述顶板指向所述电路板一侧,并绕设在所述电子件及所述金属法兰的外周。
在本申请的一些实施例中,所述半导体封装结构包括散热板,所述散热板位于所述电路板背离其设置电子件一侧端面。
本实用新型技术方案,具有如下优点:
1.本申请提供的一种半导体封装结构,其通过树脂层嵌设在金属法兰及开槽侧壁上,使得金属法兰能够更加稳定地固定在开槽内,可以有效避免安装及固定过程中金属法兰的滑移,保证了封装可靠性,并且有效地提高了良品率。
2.本申请提供的一种半导体封装结构,通过金属层的设置,使得金属层能够将所述树脂层与所述金属法兰之间的间隙进行填充,且由于金属法兰为金属结构,电路板为树脂结构,通过树脂层及金属层能够将金属法兰与电路板进行很好的结合。
3.本申请提供的一种半导体封装结构,通过保护罩的设置,对位于电路板上的电子件提供保护,避免运输及后期使用过程中,电子件收到碰撞导致损坏。
4.本申请提供的一种半导体封装结构,通过侧板的设置,使得顶板与金属法兰之间存在一定的空隙,避免了使用过程中,顶板对电子件造成压迫造成电子件的损伤。
5.本申请提供的一种半导体封装结构,通过散热板的设置,提高了电路板的散热性能,避免由于电路板温度过高造成电路板上电子件的损伤。
附图说明
为了更清楚地说明本实用新型具体实施方式或现有技术中的技术方案,下面将对具体实施方式或现有技术描述中所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图是本实用新型的一些实施方式,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其他的附图。
图1为本实用新型的一种实施方式的半导体封装结构的结构示意图。
附图标记说明:
11、金属法兰;111、金属层;13、电路板;131、开槽;1311、树脂层;133、输入电极;135、输出电极;15、电子件;2、保护罩;21、顶板;23、侧板;3、散热板。
具体实施方式
为了使本实用新型的目的、技术方案及优点更加清楚明白,以下结合附图及实施例,对本实用新型进行进一步详细说明。应当理解,此处所描述的具体实施例仅仅用以解释本实用新型,并不用于限定本实用新型。
如下具体实施方式将结合上述附图进一步说明本申请实施例。
请参阅图1,本申请提供了一种半导体封装结构,包括金属法兰11、电路板13及电子件15,其中电路板13大致呈长方体设置,在电路板13上开设有开槽131,本实施方式中,开槽131位于电路板13中心位置,并且贯穿电路板13设置,金属法兰11嵌设在开槽131内,这里,在开槽131内侧侧壁上设置有与金属法兰11外壁相互贴合的树脂层1311。在一实施方式中,电路板13厂商将包含芯片的金属法兰11安装在加工完成的电路板13上的开槽131中后,进行树脂材料的填充,在进行回流焊,以保证金属法兰11的位置不会发生偏移。这里,树脂材料填充过程中使用毛细管进行填充。本申请电子安装结构通过树脂层1311嵌设在金属法兰11及开槽131侧壁上,使得金属法兰11能够更加稳定地固定在开槽131内,可以有效避免安装及固定过程中金属法兰11的滑移,保证了封装可靠性,并且有效地提高了良品率。
请参阅图1,在金属法兰11的周侧设置有金属层111,且这里金属层111与树脂层1311内侧相互贴合设置。通过金属层111的设置,使得金属层111能够将所述树脂层1311与所述金属法兰11之间的间隙进行填充,且由于金属法兰11为金属结构,电路板13为树脂结构,通过树脂层1311及金属层111能够将金属法兰11与电路板13进行很好的结合。
在一实施方式中,电子件15设置有两个,且这里,两个电子件15固定设置在金属法兰11上,且本实施方式中,两个电子件15分别为电阻和电容,在其他实施方式中,电子件15还可以为电阻、电容、电感中的一种或几种。
请参阅图1,本实施方式中,电子件15上固定设置有一保护罩2,这里,保护罩2罩设在电子件15的外周。通过保护罩2的设置,对位于电路板13上的电子件15进行保护,避免在运输及后期使用过程中,电子件15收到碰撞导致损坏,且同时避免了灰尘或其他物质的接触导致电子件15之间的短路或断路。
请参阅图1,本实施方式中,保护罩2包括位于电子件15上方的顶板21及位于电子件15周侧的侧板23,这里,侧板23环设在电子件15及金属法兰11的外周,顶板21位于侧板23的顶部,并且覆盖侧板23的顶部。通过侧板23的设置,使得顶板21与金属法兰11之间存在一定的空隙,避免了使用过程中,顶板21对电子件15造成压迫造成电子件15的损伤。
请参阅图1,在一实施方式中,在电路板13上还设有输入电极133及输出电极135,这里,输入电极133及输出电极135分别与电子件15通过导线连接设置,并且输入电极133与输出电极135分别位于电路板13长度方向的两端,侧板23固定设置在输入电极133及输出电极135上。
请参阅图1,在一些实施方式中,半导体封装结构1还包括散热板3,散热板3与电路板13贴合设置,并且位于电路板13背离其设置电子件15的一侧端面。通过散热板3的设置,提高了电路板13的散热性能,避免由于电路板13温度过高造成电路板13上电子件15的损伤。
本申请提供的一种半导体封装结构,通过树脂层1311嵌设在金属法兰11及开槽131侧壁上,使得金属法兰11能够更加稳定地固定在开槽131内,可以有效避免安装及固定过程中金属法兰11的滑移,保证了封装可靠性,并且有效地提高了良品率。
显然,上述实施例仅仅是为清楚地说明所作的举例,而并非对实施方式的限定。对于所属领域的普通技术人员来说,在上述说明的基础上还可以做出其它不同形式的变化或变动。这里无需也无法对所有的实施方式予以穷举。而由此所引伸出的显而易见的变化或变动仍处于本实用新型创造的保护范围之中。

Claims (7)

1.一种半导体封装结构,其特征在于:包括金属法兰(11)、电路板(13)及电子件(15),所述电路板(13)上开设有开槽(131),所述金属法兰(11)嵌设在所述开槽(131)内,所述开槽(131)内设置与所述金属法兰(11)外壁相贴合的树脂层(1311)。
2.根据权利要求1所述的半导体封装结构,其特征在于:所述金属法兰(11)的侧边设置有金属层(111),所述金属层(111)与所述树脂层(1311)相互贴合设置。
3.根据权利要求1所述的半导体封装结构,其特征在于:所述电子件(15)设置有两个,两个所述电子件(15)固定设置在所述金属法兰(11)上。
4.根据权利要求1所述的半导体封装结构,其特征在于:所述电子件(15)为电阻、电容、电感中的一种或几种。
5.根据权利要求1所述的半导体封装结构,其特征在于:所述电路板(13)上固定设置有一保护罩(2),所述保护罩(2)罩设在所述电子件(15)的外周。
6.根据权利要求5所述的半导体封装结构,其特征在于:所述保护罩(2)包括顶板(21)及侧板(23),所述顶板(21)位于所述电路板(13)的上方,所述侧板(23)位于所述顶板(21)指向所述电路板(13)一侧,并绕设在所述电子件(15)及所述金属法兰(11)的外周。
7.根据权利要求1所述的半导体封装结构,其特征在于:所述半导体封装结构包括散热板(3),所述散热板(3)位于所述电路板(13)背离其设置电子件(15)一侧端面。
CN202021705793.4U 2020-08-14 2020-08-14 一种半导体封装结构 Active CN212970240U (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202021705793.4U CN212970240U (zh) 2020-08-14 2020-08-14 一种半导体封装结构

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202021705793.4U CN212970240U (zh) 2020-08-14 2020-08-14 一种半导体封装结构

Publications (1)

Publication Number Publication Date
CN212970240U true CN212970240U (zh) 2021-04-13

Family

ID=75352441

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202021705793.4U Active CN212970240U (zh) 2020-08-14 2020-08-14 一种半导体封装结构

Country Status (1)

Country Link
CN (1) CN212970240U (zh)

Similar Documents

Publication Publication Date Title
US10593656B2 (en) Three-dimensional package structure
US6418030B1 (en) Multi-chip module
US8338928B2 (en) Three-dimensional package structure
KR100839067B1 (ko) 전자 회로 모듈과 그 제조 방법
US11895769B2 (en) Module, terminal assembly, and method for producing module
US20150103491A1 (en) Unpacked structure for power device of radio frequency power amplification module and assembly method therefor
KR102461278B1 (ko) Rf 전력 증폭기 모듈의 제조 방법과 rf 전력 증폭기 모듈, rf 모듈 및 기지국
TWI670804B (zh) 半導體裝置
CN100527412C (zh) 电子电路模块及其制造方法
JP2002043496A (ja) 半導体装置
US9941242B2 (en) Unpacked structure for power device of radio frequency power amplification module and assembly method therefor
CN212970240U (zh) 一种半导体封装结构
CN210489609U (zh) 集成电路封装体
US20080036049A1 (en) Stacked integration module and method for manufacturing the same
KR20150076816A (ko) 전자 부품 모듈
CN217655869U (zh) 半导体封装组件
KR102648997B1 (ko) 가이드 타입 플랜지 패키지 및 가이드 타입 플랜지 패키지를 제조하기 위한 방법
EP3993574A1 (en) Packaging structure and power amplifier
CN216288417U (zh) 一种半导体封装器件
JP2006049602A (ja) 半導体装置およびその製造方法
WO2023221529A1 (zh) 一种封装结构、封装方法以及电子设备
JP2004055834A (ja) 混成集積回路装置
JP3145758U (ja) 電子装置パッケージ
CN116581110A (zh) 一种基于氮化镓芯片封装的全桥功率模块
JP2007035753A (ja) 電力増幅器モジュール

Legal Events

Date Code Title Description
GR01 Patent grant
GR01 Patent grant
PE01 Entry into force of the registration of the contract for pledge of patent right
PE01 Entry into force of the registration of the contract for pledge of patent right

Denomination of utility model: A semiconductor packaging structure

Effective date of registration: 20220211

Granted publication date: 20210413

Pledgee: The Bank of Jiangsu Limited by Share Ltd. Wuxi Helie branch

Pledgor: Wuxi Xianren Zhixin Microelectronics Technology Co.,Ltd.

Registration number: Y2022320010067