CN212810305U - 存储器及半导体器件 - Google Patents

Abstract

本实用新型提供了一种存储器及半导体器件。利用不同绝缘材料的第一隔离结构和第二隔离结构界定出多个单元器件有源区，有利于形成具有不同介电常数的隔离区，从而可利用隔离区中隔离结构提高对穿过的字线的隔离性能，改善字线的电性漂移的问题。

Description

存储器及半导体器件

技术领域

本实用新型涉及半导体技术领域，特别涉及一种存储器及半导体器件。

背景技术

随着半导体产业进入高性能与多功能的集成电路新时代，集成电路内半导体元件的密度会随之增加，相应的使半导体元件之间的间距会随之缩小。此时，针对半导体元件中用于实现电性传输的导电部件而言，随着相邻的导电部件之间的间距的缩减，则相邻的导电部件之间所产生的干扰现象也越来越明显。

其中，在存储器领域中也存在着尺寸不断微缩的趋势，从而使存储器中的各个组件之间的设置也更加紧凑。然而如上所述，随着距离的不断缩减，也更容易引起相邻的导电部件之间发生串扰的问题。例如，相邻的字线之间容易相互串扰；以及，字线和邻近且相互隔离的单元器件有源区之间也容易产生干扰现象，进而会导致字线出现电性漂移等问题。

实用新型内容

本实用新型的目的在于提供一种存储器，以改善字线的电性漂移的问题。

为解决上述技术问题，本实用新型提供一种存储器，包括：

衬底；

多排器件有源区，位于所述衬底中，其中每一排器件有源区是由多个单元器件有源区沿着器件有源区的长度方向依次排布，以及多排器件有源区沿着器件有源区的宽度方向依次排布成多排；

第一隔离结构，位于相邻排的器件有源区之间，所述第一隔离结构具有第一绝缘材料；

第二隔离结构，位于每一排器件有源区中相邻的单元器件有源区之间，所述第二隔离结构具有第二绝缘材料，并且所述第二绝缘材料不同于所述第一绝缘材料；以及，

多条字线，掩埋在所述衬底中，并且所述字线沿着预定方向延伸并穿过排布在其延伸路径上的单元器件有源区、第一隔离结构和第二隔离结构。

可选的，所述第二隔离结构的第二绝缘材料的介电常数低于所述第一隔离结构的第一绝缘材料的介电常数。

可选的，所述第二隔离结构的底部低于所述第一隔离结构的底部；或者，所述第二隔离结构的底部高于所述第一隔离结构的底部。

可选的，在所述字线的宽度方向上，所述字线的宽度尺寸小于所述第二隔离结构的宽度尺寸，以使所述字线中穿过所述第二隔离结构的部分容纳在所述第二隔离结构内。

可选的，所述单元器件有源区中对应有所述字线的部分相对于邻近的隔离结构凸出，以构成鳍形部；以及，所述字线覆盖所述鳍形部的顶表面和所述鳍形部凸出的侧壁。

可选的，所述字线填充在所述衬底的字线沟槽中，并且所述字线的最高界面低于所述字线沟槽的顶部；以及，所述存储器还包括字线遮蔽层，所述字线遮蔽层填充在所述字线沟槽高于所述字线的上方空间中。

本实用新型还提供了另一种存储器，包括：

衬底；

多排器件有源区，位于所述衬底中，其中每一排器件有源区是由多个单元器件有源区沿着器件有源区的长度方向依次排布，以及多排器件有源区沿着器件有源区的宽度方向依次排布成多排；

第一隔离结构，位于相邻排的器件有源区之间；

第二隔离结构，位于每一排器件有源区中相邻的单元器件有源区之间，并在所述器件有源区的宽度方向上扩展至邻近的第一隔离结构以和所述第一隔离结构连接，并且所述第二隔离结构的底部还高于所述第一隔离结构的底部，以使所述第一隔离结构和所述第二隔离结构相互连接的底部呈现为中间区域向上凹陷，以及位于所述第二隔离结构正下方的衬底部分向上凸出至所述凹陷；

多条字线，掩埋在所述衬底中，并且所述字线沿着预定方向延伸并穿过排布在其延伸路径上的单元器件有源区、第一隔离结构和第二隔离结构。

此外，本实用新型还提供了一种半导体器件，包括：

衬底，所述衬底具有第一区域和第二区域；

多个第一半导体鳍，位于所述第一区域中；

多个第二半导体鳍，位于所述第二区域中；

多个第一绝缘体，位于相邻的第一半导体鳍之间，其中所述第一半导体鳍的顶表面高于所述第一绝缘体的顶表面；

多个第二绝缘体，在所述第二半导体鳍的上方，其中所述第二半导体鳍的顶表面被所述第二绝缘体完全覆盖，以及所述第一绝缘体与所述第二绝缘体具有不同绝缘材料。

可选的，所述第一绝缘体还位于紧邻的第一半导体鳍和第二半导体鳍之间。以及，所述第二绝缘体位于相邻的第一绝缘体之间，其中所述第二半导体鳍的侧壁与所述第一绝缘体接触，以及所述第二半导体鳍的顶部与所述第二绝缘体接触。

可选的，所述半导体器件还包括：

第一栅极堆叠层，覆盖所述第一半导体鳍和所述第一绝缘体，其中所述第一栅极堆叠层接触覆盖所述第一半导体鳍；

第二栅极堆叠层，覆盖所述第二绝缘体，其中所述第二栅极堆叠层和所述第二半导体鳍之间由所述第二绝缘体相互间隔。

可选的，所述半导体器件还包括：栅极介质层，其中所述栅极介质层接触所述第一半导体鳍、所述第一绝缘体以及所述第二绝缘体。

在本实用新型提供的存储器中，利用第一隔离结构分隔不同排的器件有源区，并利用第二隔离结构分隔同一排器件有源区中相邻的单元器件有源区，如此即可以根据需求灵活调整第一隔离结构和第二隔离结构中的绝缘材料。例如，字线中穿过第二隔离结构部分通常与紧邻的单元器件有源区为相互隔离，基于此，则可以在所述第二隔离结构中填充低介电常数的绝缘材料，从而可利用所述第二隔离结构提高对所述字线的隔离性能，改善字线的电性漂移的问题。

此外，针对本实用新型提供的存储器而言，可以通过依次形成第一隔离结构和第二隔离结构，以界定出单元器件有源区。与传统工艺中直接利用一次光刻工艺直接界定出单元器件有源区相比，本实用新型提供的形成方法，可以在现有的光刻工艺的精度条件下制备出更为精细的图形，避免制备出的图形发生变形甚至坍塌的问题。

附图说明

图1a为本实用新型一实施例中的存储器其主要示意出器件有源区和隔离区的分布图；

图1b为本发一实施例中的存储器其还示意出字线的俯视图；

图2为图1b所示的存储器在ⅠⅠ’和ⅡⅡ’方向上的剖面示意图；

图3为本实用新型一实施例中的存储器其器件有源区和隔离区的另一种分布图；

图4为本实用新型一实施例中的存储器其第二隔离结构的另一种结构示意图；

图5为本实用新型一实施例中的存储器的形成方法的流程示意图；

图6a～图10a为本实用新型一实施例中的存储器的形成方法在其制备过程中的俯视图；

图6b～图10b为本实用新型一实施例中的存储器的形成方法在其制备过程中的剖面示意图；

图11为本实用新型一实施例中的半导体器件的结构示意图。

其中，附图标记如下：

100-衬底；

110-第一隔离结构；

120-第二隔离结构；

120a-隔离沟槽；

200-字线；

200a-字线沟槽；

300-字线遮蔽层；

W1-栅极部；

W2-第一传导部；

W3-第二传导部；

A1/A2-与第二传导部邻近且相互分隔的单元器件有源区；

A0-初始有源区；

AA-单元器件有源区。

具体实施方式

以下结合附图和具体实施例对本实用新型提出的存储器及半导体器件作进一步详细说明。根据下面说明，本实用新型的优点和特征将更清楚。需说明的是，附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本实用新型实施例的目的。

图1a为本实用新型一实施例中的存储器其主要示意出器件有源区和隔离区的分布图，图1b为本发一实施例中的存储器其还示意出字线的俯视图，图2为图1b所示的存储器在ⅠⅠ’和ⅡⅡ’方向上的剖面示意图。结合图1a～图1b和图2所示，所述存储器包括衬底100，所述衬底100中具有多排器件有源区，其中每一排器件有源区是由多个单元器件有源区AA依次排布构成。以及，所述衬底100中还掩埋有多条字线200，所述字线200沿着预定方向延伸以和相应的单元器件有源区AA相交。

具体的，所述衬底100中的多排器件有源区中，每一排器件有源区中的多个单元器件有源区AA沿着器件有源区的长度方向依次排布，具体为，沿着单元器件有源区AA的长度方向排布。例如，本实施例中，所述单元器件有源区AA沿着Z方向延伸(即，所述单元器件有源区AA的长度方向为Z方向)，因此每一排中的多个单元器件有源区AA即沿着Z方向依次排布。以及，多排器件有源区沿着器件有源区的宽度方向依次排布成多排。

重点参考图1a和图2所示，所述衬底100的隔离区中形成有第一隔离结构110，所述第一隔离结构110即位于相邻排的器件有源区之间，即，利用第一隔离结构110对相邻排的器件有源区进行隔离。以及，所述衬底100的隔离区中还形成有第二隔离结构120，所述第二隔离结构120位于每一排器件有源区中相邻的单元器件有源区AA之间，即，利用第二隔离结构120对同一排中相邻的单元器件有源区AA进行分隔。

进一步的，所述第二隔离结构120在单元器件有源区的宽度方向上的宽度尺寸大于所述单元器件有源区AA的宽度尺寸，以使所述第二隔离结构120还在所述器件有源区的宽度方向上横向扩展至邻近的第一隔离结构110以和所述第一隔离结构110连接，进而可由所述第一隔离结构110和第二隔离结构120围绕所述单元器件有源区AA。

其中，所述第二隔离结构120中的第二绝缘材料与所述第一隔离结构110中的第一绝缘材料不同。本实施例中，所述第二隔离结构120中的第二绝缘材料的介电常数低于所述第一隔离结构110中的第一绝缘材料的介电常数。即，所述第二隔离结构120相对于所述第一隔离结构110构成了低介电区，当字线200穿过所述第二隔离结构120时，即有利于降低字线200和邻近的单元器件有源区AA之间的耦合性能，避免字线200发生串扰的问题，提高字线200的电性传导性能。

具体的方案中，所述第一隔离结构110中的第一绝缘材料例如包括氮化硅和/或氧化硅等，以及所述第二隔离结构120中的第二绝缘材料例如包括氟掺杂的氧化硅等。

进一步的，所述第二隔离结构120的俯视图形(即，水平方向上的截面图形)具有长轴方向，此处所述的长轴方向即为：图形的最大宽度尺寸所对应的方向。例如，所述第二隔离结构120的俯视图形为椭圆形，则椭圆形中最长直径的方向即为长轴方向，椭圆形中最短直径的方向即为短轴方向；或者，所述第二隔离结构120的俯视图形为长方形，则长方形中长边的方向即为长轴方向，长方形中短边的方向即为短轴方向。

可选的方案中，可使所述第二隔离结构120的俯视图形的长轴方向和所述字线200的长度方向平行。例如参考图1a所示，本实施例中，所述第二隔离结构120的俯视图形可以为矩形，以及矩形的长边方向即平行于字线200的延伸方向，进而针对字线200中穿过第二隔离结构120的部分即和所述第二隔离结构120的形貌对应，以实现对字线200较大程度的隔离。

当然，在其他方案中，所述第二隔离结构120的俯视图形的长轴方向还可以与所述单元器件有源区AA的宽度方向平行。具体参考图3所示，其中图3为本实用新型一实施例中的存储器其器件有源区和隔离区的另一种分布图，在图3所示的第二隔离结构120中其俯视图形为矩形，并且矩形的长边方向平行于单元器件有源区AA的宽度方向。可以理解为，所述第二隔离结构120从所述单元器件有源区AA的宽度方向截断相邻的单元器件有源区，以实现对相邻的单元器件有源区AA的分隔。

继续参考图2所示，针对所述第二隔离结构120而言，其一种可选的方案中，可使所述第二隔离结构120的底部更低于所述第一隔离结构110的底部。

或者重点参考图4所示，在另一种方案中，还可使所述第二隔离结构120的底部高于所述第一隔离结构110的底部。在图4所示的方案中，所述第二隔离结构120形成在每一排的器件有源区中并且还在所述器件有源区的宽度方向上横向扩展至两侧的第一隔离结构110中，从而使所述第二隔离结构120中扩展至所述第一隔离结构110的底部被包覆在所述第一隔离结构110中，以及由所述第一隔离结构110和所述第二隔离结构120相互连接的底部即呈现为中间区域向上凹陷。此时，位于所述第二隔离结构120正下方的衬底部分向上凸出至所述凹陷，即，位于所述第二隔离结构120正下方的所述衬底部分其顶表面接触所述第二隔离结构120的底表面，以及所述衬底部分其凸出的侧壁接触所述第一隔离结构110的侧壁。

继续参考图1b和图2所示，所述字线200掩埋在所述衬底100中，以及所述字线200沿着预定方向延伸并穿过排布在其延伸路径上的单元器件有源区AA、第一隔离结构110和第二隔离结构120。本实施例中，所述字线200沿着Y方向延伸，以及所述字线120中穿过所述单元器件有源区AA的部分还可用于构成晶体管器件的栅极部W1，所述字线200中穿过所述第一隔离结构110的部分例如构成第一传导部W2，所述字线200中穿过所述第二隔离结构120的部分例如构成第二传导部W3。

重点参考图1b所示，所述字线200的所述第一传导部W2与邻近的单元器件有源区AA为沿着字线的延伸方向上下相互邻接，以直接和所述栅极部W1连接。以及，所所述字线200的所述第二传导部W3与邻近的单元器件有源区为在字线的宽度方向左右相互隔离(如图1b所示，与第二传导部W3邻近的单元器件有源区为A1和A2)。基于此，本实施例中，由于所述第二传导部W3掩埋在低介电常数的第二隔离结构120中，从而有利于降低所述字线200和邻近且相互隔离的单元器件有源区AA之间的耦合性能。

进一步的，在所述字线200的宽度方向上，所述字线200的宽度尺寸小于所述第二隔离结构120的宽度尺寸，以使所述字线200中穿过所述第二隔离结构的部分容纳在所述第二隔离结构120内。即，在X方向上，所述字线200的宽度尺寸小于所述第二隔离结构120的宽度尺寸，以使所述字线200的第二传导部W3容纳在所述第二隔离结构120内，相应的使得所述第二传导部W3和邻近且相互隔离的单元器件有源区A1/A2之间间隔有所述第二隔离结构120。

接着参考图2所示，所述字线200形成在所述衬底100的字线沟槽200a中。本实施例中，所述字线沟槽200a沿着Y方向延伸并穿过单元器件有源区AA、第一隔离结构110和第二隔离结构120。进一步的，所述字线沟槽200a中对应在隔离区中的最低界面低于所述字线沟槽200a中对应在所述单元器件有源区AA中的最低界面。具体而言，所述字线沟槽200a对应在所述第一隔离结构110中的最低界面和对应在所述第二隔离结构120中的最低界面例如位于第一高度位置H1，以及所述字线沟槽200a对应在所述单元器件有源区AA中的最低界面例如位于第二高度位置H2，所述第二高度位置H2高于所述第一高度位置H1。

即，本实施例中，所述单元器件有源区AA的栅极区(即，单元器件有源区AA中对应有所述字线200的部分)相对于邻近的隔离结构凸出，进而构成鳍形部。基于此，则在填充字线200至所述字线沟槽200a中时，所述字线200不仅覆盖所述鳍形部的上表面，并且还覆盖所述鳍形部凸出的侧壁(即，所述鳍形部面向隔离结构的侧壁)，进而有利于提高所构成的晶体管器件的导电沟道的宽度。

具体的，所述字线200在所述第一隔离结构110中的最低界面和在所述第二隔离结构120中的最低界面即相应的位于第一高度位置H1，以及所述字线200在所述单元器件有源区AA中的最低界面相应的位于第二高度位置H2。

进一步的，所述字线200的最高界面低于所述字线沟槽200a的顶部，即所述字线200未完全填充所述字线沟槽200a。以及，所述存储器还包括字线遮蔽层300，所述字线遮蔽层300即填充在所述字线沟槽200a高于所述字线200的上方空间中，如此，以将所述字线200掩埋在所述衬底100中。

基于如上所述的存储器，以下结合附图5、图6a～图10a和图6b～图10b对其形成方法进行详细说明。其中，图5为本实用新型一实施例中的存储器的形成方法的流程示意图，图6a～图10a为本实用新型一实施例中的存储器的形成方法在其制备过程中的俯视图，以及图6b～图10b为本实用新型一实施例中的存储器的形成方法在其制备过程中的剖面示意图。

首先执行步骤S100，具体参考图6a和图6b所示，提供一衬底100，并形成多个平行排布的第一隔离结构110在所述衬底100中，相邻的第一隔离结构110界定出沿着第一方向连续延伸的初始有源区A0。其中，所述初始有源区A0在后续工艺中被截断，以分断形成多个单元器件有源区。

需要说明的是，传统工艺中通常是利用一次光刻工艺直接形成多个相互分隔的单元器件有源区，然而随着元件密度的不同提升，利用一次光刻工艺直接定义出多个单元器件有源区时会产生越来越多的问题。例如，受到光刻工艺的精度限制，导致在制备精细图形时容易出现图形变形甚至坍塌的问题，此将会直接影响到所制备的半导体器件的性能。

而与传统工艺相比，本实施例中，优先形成连续延伸的初始有源区A0，并在后续工艺中再截断所述初始有源区A0以形成相互分段的单元器件有源区。如此，即能够基于现有的光刻工艺的精度状况，实现更为精细图形的制备，不仅可以降低单元器件有源区的制备难度，并且还有利于提高所形成的单元器件有源区的图形精度。

当然，也可以理解为，在制备隔离区以定义出单元器件有源区时，本实施例中优先形成连续延伸的第一隔离结构110，之后再在相邻的第一隔离结构110之间制备第二隔离结构，以和所述第二隔离结构共同围绕出所述单元器件有源区。与传统工艺中利用一次光刻工艺直接形成隔离结构相比，本实施例中分步形成所述第一隔离结构110和第二隔离结构，同样可以降低隔离区中隔离结构的制备难度，并且还有利于提高所形成的隔离结构的图形精度。

此外，还需要说明的是，本实施例中在不同的工艺步骤中形成第一隔离结构110和第二隔离结构，从而可以分别对所述第一隔离结构110和第二隔离结构的工艺参数分别进行灵活调整。此将在后续步骤中进行详细说明。

接着执行步骤S200，具体参考图7a～图7b和图8a～图8b所示，形成第二隔离结构120在所述衬底100中，所述第二隔离结构120将所述初始有源区截断为多个相互分断的单元器件有源区AA。

本实施例中，所述第二隔离结构120截断所述初始有源区，以形成在对应于同一初始有源区且相邻的单元器件有源区AA之间。并且，所述第二隔离结构120还横向扩展至邻近的第一隔离结构110中，进而和所述第一隔离结构110共同围绕出所述单元器件有源区AA。

如上所述，本实施例中在不同的步骤中分别形成所述第一隔离结构110和所述第二隔离结构120，有利于对所述第一隔离结构110和第二隔离结构的工艺参数分别进行调整，以提高器件的性能。

具体的，可使所述第二隔离结构120中的第二绝缘材料不同于所述第一隔离结构110中的第一绝缘材料。更具体的，可使所述第二隔离结构120中的第二绝缘材料的介电常数低于所述第一隔离结构110中的第一绝缘材料的介电常数，如此，以使所述第二隔离结构120构成低介电区。需要说明的是，在后续制备字线时，所述字线会穿过位于同一排且相邻的单元器件有源区AA之间的隔离区域(即，第二隔离结构120对应的区域)，基于此，本实施例中，将排布在同一排且相邻的单元器件有源区AA之间的隔离区域设置为低介电区(即，形成具有低介电常数的第二隔离结构120)，进而可以利用所述第二隔离结构120实现字线和邻近且相互分隔的单元器件有源区AA之间的电性隔离，改善字线和邻近且相互分隔的单元器件有源区AA之间相互串扰的问题。

进一步的，所述第二隔离结构120的形成方法可包括如下步骤。

第一步骤，具体参考图7a和7b所示，刻蚀所述初始有源区的衬底，以将所述初始有源区截断为多个相互分断的单元器件有源区AA，并形成隔离沟槽120a在相邻的单元器件有源区AA之间。

其中，所述隔离沟槽120a在单元器件有源区的宽度方向上的宽度尺寸大于所述单元器件有源区AA的宽度尺寸，以确保相邻的单元器件有源区AA相互分断。以及，所述隔离沟槽120a在单元器件有源区的宽度方向上进一步扩展至所述第一隔离结构110，以使得所制备出的第二隔离结构120能够连接至所述第一隔离结构110。

继续参考图7b所示，本实施例中，所述隔离沟槽120a的底部还低于所述第一隔离结构110的底部。然而，在其他实施例中，所述隔离沟槽120a的底部也可以高于所述第一隔离结构110的底部。

第二步骤，具体参考图8a和图8b所示，填充第二绝缘材料至所述隔离沟槽120a中，以形成第二隔离结构120。

本实施例中，所述第二隔离结构120中的第二绝缘材料的介电常数低于所述第一隔离结构110中的第一绝缘材料的介电常数。例如，所述第一隔离结构110中的第一绝缘材料包括氮化硅和/或氧化硅等，以及所述第二隔离结构120中的第二绝缘材料包括氟掺杂的氧化硅等。

接着执行步骤S300，具体参考图9a～图9b和图10a～图10b所示，形成多条字线200在所述衬底100中，所述字线200沿着第二方向延伸并穿过排布在其延伸路径上的单元器件有源区AA、第一隔离结构110和第二隔离结构120。

具体的，所述字线200的形成方法可包括如下步骤。

步骤一，具体参考图9a和图9b所示，刻蚀所述衬底100，以形成字线沟槽200a在所述衬底100中，所述字线沟槽200a用于容纳字线。其中，所述字线沟槽200a沿着第二方向延伸并穿过单元器件有源区AA、第一隔离结构110和第二隔离结构120。

继续参考图9a所示，本实施例中，所述字线沟槽200a的宽度尺寸小于所述第二隔离结构120的宽度尺寸，以使所述字线沟槽200a在沿着第二方向穿过所述第二隔离结构120时不会在宽度方向上横向也穿过所述第二隔离结构而抵达至所述单元器件有源区AA。即，所述字线沟槽200a在宽度方向上容纳在所述第二隔离结构120中，以避免后续填充在所述字线沟槽200a中的字线电性连接与第二隔离结构紧邻的单元器件有源区AA。

此外，所述字线沟槽200a的底部高于所述第一隔离结构110和所述第二隔离结构120的底部。

进一步的，重点参考图9b所示，所述字线沟槽200a至少对应在所述第一隔离结构110中的最低界面低于所述字线沟槽200a对应在所述单元器件有源区AA中的最低界面。即，所述单元器件有源区AA中与所述字线沟槽200a相交的部分相对于紧邻的第一隔离结构110向上凸出，以构成了鳍形部。

本实施例中，所述字线沟槽200a对应在所述第二隔离结构120中的最低界面也低于所述字线沟槽200a对应在所述单元器件有源区AA中的最低界面。

第二步骤，具体参考图10a和图10b所示，填充字线材料至所述字线沟槽200a中，以形成所述字线200，所述字线200相应的穿过所述单元器件有源区AA、第一隔离结构110和第二隔离结构120。其中，所述字线200通常包括介质层和导电层，所述介质层覆盖所述字线沟槽200a的底壁和侧壁，以及所述导电层形成在所述介质层上，并填充所述字线沟槽200。

本实施例中，所述单元器件有源区AA中与所述字线沟槽200a相交的部分向上凸出而构成了鳍形部，基于此，所述字线200不仅覆盖所述鳍形部的上表面，并且还覆盖所述鳍形部面向所述第一隔离结构110的侧壁。

继续参考图10b所述，所述字线200的顶表面不高于所述字线沟槽200a的顶部，基于此，则在形成所述字线200之后还包括：填充字线遮蔽层300在所述字线沟槽200a高于所述字线200的上方空间中，以覆盖所述字线200的顶部。

此外，基于如上所述的利用不同材料的第一隔离结构和第二隔离结构共同隔离器件有源区的这一技术思路下。本实用新型还提供了一种半导体器件，所述半导体器件中同样是利用具有不同绝缘材料的第一绝缘体和第二绝缘体界定出第一半导体鳍和第二半导体鳍。

具体参考图11所示，所述半导体器件包括：

衬底10，所述衬底10具有第一区域和第二区域，

多个第一半导体鳍10A，位于所述第一区域中；

多个第二半导体鳍10B，位于所述第二区域中；

多个第一绝缘体11，位于相邻的第一半导体鳍10A之间，其中所述第一半导体鳍的顶表面高于所述第一绝缘体的顶表面；

多个第二绝缘体12，在所述第二半导体鳍10B的上方，其中所述第二半导体鳍的顶表面被所述第二绝缘体完全覆盖，以及所述第一绝缘体与所述第二绝缘体具有不同绝缘材料。

本实施例中，所述第一绝缘体11还位于紧邻的第一半导体鳍10A和第二半导体鳍10B之间；以及，所述第二绝缘体位于相邻的第一绝缘体11之间，并且所述第二半导体鳍10B的侧壁与所述第一绝缘体11接触，以及所述第二半导体鳍10B的顶部与所述第二绝缘体12接触。

进一步的，所述半导体器件还包括栅极堆叠层20，所述栅极堆叠层20覆盖所述第一半导体鳍10A和第二半导体鳍10B。本实施例中，所述栅极堆叠层20具体包括栅极介质层21和栅极导电层22，所述栅极介质层21和所述栅极导电层22均依次覆盖所述第一半导体鳍10A和第二半导体鳍10B。以及，所述栅极介质层21接触所述第一半导体鳍10A、所述第一绝缘体11以及所述第二绝缘体12。

可以认为，所述栅极堆叠层20中覆盖所述第一半导体鳍10A的部分构成第一栅极堆叠层，以及所述栅极堆叠层20中覆盖所述第二半导体鳍10B的部分构成第二栅极堆叠层。其中，所述第一栅极堆叠层中的第一栅极介质层接触覆盖所述第一半导体鳍10A，以及所述第二栅极堆叠层中的第二栅极介质层则覆盖所述第二绝缘体12，以使所述第二栅极介质层和所述第二半导体鳍10B之间由所述第二绝缘体12相互间隔。

需要说明的是，虽然本实用新型已以较佳实施例披露如上，然而上述实施例并非用以限定本实用新型。对于任何熟悉本领域的技术人员而言，在不脱离本实用新型技术方案范围情况下，都可利用上述揭示的技术内容对本实用新型技术方案作出许多可能的变动和修饰，或修改为等同变化的等效实施例。因此，凡是未脱离本实用新型技术方案的内容，依据本实用新型的技术实质对以上实施例所做的任何简单修改、等同变化及修饰，均仍属于本实用新型技术方案保护的范围。

还应当理解的是，除非特别说明或者指出，否则说明书中的术语“第一”、“第二”、“第三”等描述仅仅用于区分说明书中的各个组件、元素、步骤等，而不是用于表示各个组件、元素、步骤之间的逻辑关系或者顺序关系等。

此外还应该认识到，此处描述的术语仅仅用来描述特定实施例，而不是用来限制本实用新型的范围。必须注意的是，此处的以及所附权利要求中使用的单数形式“一个”和“一种”包括复数基准，除非上下文明确表示相反意思。例如，对“一个步骤”或“一个装置”的引述意味着对一个或多个步骤或装置的引述，并且可能包括次级步骤以及次级装置。应该以最广义的含义来理解使用的所有连词。以及，词语“或”应该被理解为具有逻辑“或”的定义，而不是逻辑“异或”的定义，除非上下文明确表示相反意思。

Claims (12)

1.一种存储器，其特征在于，包括：

衬底；

多排器件有源区，位于所述衬底中，其中每一排器件有源区是由多个单元器件有源区沿着器件有源区的长度方向依次排布构成，以及多排器件有源区沿着器件有源区的宽度方向依次排布成多排；

第一隔离结构，位于相邻排的器件有源区之间，所述第一隔离结构具有第一绝缘材料；

第二隔离结构，位于每一排器件有源区中相邻的单元器件有源区之间，所述第二隔离结构具有第二绝缘材料，并且所述第二绝缘材料不同于所述第一绝缘材料；以及，

多条字线，掩埋在所述衬底中，并且所述字线沿着预定方向延伸并穿过排布在其延伸路径上的单元器件有源区、第一隔离结构和第二隔离结构。

2.如权利要求1所述的存储器，其特征在于，所述第二隔离结构的第二绝缘材料的介电常数低于所述第一隔离结构的第一绝缘材料的介电常数。

3.如权利要求1所述的存储器，其特征在于，所述第二隔离结构的底部低于所述第一隔离结构的底部；或者，所述第二隔离结构的底部高于所述第一隔离结构的底部。

4.如权利要求1所述的存储器，其特征在于，在所述字线的宽度方向上，所述字线的宽度尺寸小于所述第二隔离结构的宽度尺寸，以使所述字线中穿过所述第二隔离结构的部分容纳在所述第二隔离结构内。

5.如权利要求1所述的存储器，其特征在于，所述单元器件有源区中对应有所述字线的部分相对于邻近的隔离结构凸出，以构成鳍形部；以及，所述字线覆盖所述鳍形部的顶表面和所述鳍形部凸出的侧壁。

6.如权利要求1所述的存储器，其特征在于，所述字线在所述衬底的字线沟槽中，并且所述字线的最高界面低于所述字线沟槽的顶部；

以及，所述存储器还包括字线遮蔽层，所述字线遮蔽层在所述字线沟槽高于所述字线的上方空间中。

7.一种存储器，其特征在于，包括：

衬底；

多排器件有源区，位于所述衬底中，其中每一排器件有源区是由多个单元器件有源区沿着器件有源区的长度方向依次排布构成，以及多排器件有源区沿着器件有源区的宽度方向依次排布成多排；

第一隔离结构，位于相邻排的器件有源区之间；

第二隔离结构，位于每一排器件有源区中相邻的单元器件有源区之间，并在所述器件有源区的宽度方向上扩展至邻近的第一隔离结构以和所述第一隔离结构连接，并且所述第二隔离结构的底部还高于所述第一隔离结构的底部，以使所述第一隔离结构和所述第二隔离结构相互连接的底部呈现为中间区域向上凹陷，以及位于所述第二隔离结构正下方的衬底部分向上凸出至所述凹陷；

多条字线，掩埋在所述衬底中，并且所述字线沿着预定方向延伸并穿过排布在其延伸路径上的单元器件有源区、第一隔离结构和第二隔离结构。

8.一种半导体器件，其特征在于，包括：

衬底，所述衬底具有第一区域和第二区域；

多个第一半导体鳍，位于所述第一区域中；

多个第二半导体鳍，位于所述第二区域中；

多个第一绝缘体，位于相邻的第一半导体鳍之间，其中所述第一半导体鳍的顶表面高于所述第一绝缘体的顶表面；

多个第二绝缘体，在所述第二半导体鳍的上方，其中所述第二半导体鳍的顶表面被所述第二绝缘体完全覆盖，以及所述第一绝缘体与所述第二绝缘体具有不同绝缘材料。

9.如权利要求8所述的半导体器件，其特征在于，所述第一绝缘体还位于紧邻的第一半导体鳍和第二半导体鳍之间。

10.如权利要求8所述的半导体器件，其特征在于，所述第二绝缘体位于相邻的第一绝缘体之间，其中所述第二半导体鳍的侧壁与所述第一绝缘体接触，以及所述第二半导体鳍的顶部与所述第二绝缘体接触。

11.如权利要求8所述的半导体器件，其特征在于，还包括：

第一栅极堆叠层，覆盖所述第一半导体鳍和所述第一绝缘体，其中所述第一栅极堆叠层接触覆盖所述第一半导体鳍；

第二栅极堆叠层，覆盖所述第二绝缘体，其中所述第二栅极堆叠层和所述第二半导体鳍之间由所述第二绝缘体相互间隔。

12.如权利要求8所述的半导体器件，其特征在于，还包括：栅极介质层，其中所述栅极介质层接触所述第一半导体鳍、所述第一绝缘体以及所述第二绝缘体。

Images