CN212519573U - 集成电路、测温装置和电子设备 - Google Patents

Abstract

本申请涉及一种集成电路、测温装置和电子设备，集成电路包括依次层叠设置的基材层、导电层和芯片，导电层包括薄膜电阻，薄膜电阻为导电线绕折而成并贴附于基材层和芯片之间，且芯片到基材层的投影覆盖薄膜电阻，薄膜电阻与芯片的对应引脚电连接。采用薄膜电阻替代传统的贴片电阻并贴附在芯片的底部，可有效减小所占用的空间，从而减小集成电路的体积，有利于产品小型化封装。

Description

集成电路、测温装置和电子设备

技术领域

本申请涉及集成电路设计技术领域，特别是涉及一种集成电路、测温装置和电子设备。

背景技术

随着科技的发展和社会的不断进步，各种类的电子产品在人们日常工作和生活中起着越来越重要的作用，对电子产品内部的集成电路的要求也越来越高。传统的集成电路设计是在基底上设置芯片后，采用贴片操作在芯片周围设置电阻等电子元器件，然后将电子元件器与芯片的引脚连接。由于是在芯片周围设置贴片电阻来设计集成电路，占用较大的空间，会导致集成电路体积过大。

实用新型内容

基于此，有必要针对传统的集成电路体积过大的问题，提供一种可减小集成电路体积的集成电路、测温装置和电子设备。

一种集成电路，包括依次层叠设置的基材层、导电层和芯片，所述导电层包括薄膜电阻，所述薄膜电阻为导电线绕折而成并贴附于所述基材层和所述芯片之间，且所述芯片到所述基材层的投影覆盖所述薄膜电阻，所述薄膜电阻与所述芯片的对应引脚电连接。

上述集成电路，导电层的薄膜电阻采用导电线绕折而成并贴附于基材层和芯片之间，且芯片到基材层的投影覆盖薄膜电阻。采用薄膜电阻替代传统的贴片电阻并贴附在芯片的底部，可有效减小所占用的空间，从而减小集成电路的体积，有利于产品小型化封装。

在其中一个实施例中，所述基材层为PI(Polyimide，聚酰亚胺)层，和/或所述基材层的厚度为50微米至500微米。基材层采用PI层，耐高温且绝缘性强，可提高集成电路的使用可靠性。基材层的厚度设置为50微米至500微米，可避免厚度过大影响集成电路的整体厚度，也可避免厚度过小容易损坏薄膜电阻。

在其中一个实施例中，所述导电线为金属线或导电薄膜蚀刻成的绕折线。采用金属线绕折制作薄膜电阻，或采用导电薄膜蚀刻成的绕折线制作薄膜电阻，操作简便可靠。

在其中一个实施例中，所述金属线为铜镍合金线，和/或所述金属线的方阻为2.5欧姆至10欧姆。金属线具体采用铜镍合金线，具有强度高、高耐蚀性、高硬度、电阻低等特点。将金属线的方阻为2.5欧姆至10欧姆，方便结合具体的电阻值需要进行线宽线距设计，在满足电阻值需要的前提下减少薄膜电阻所占空间。

在其中一个实施例中，所述薄膜电阻由导电线沿第一方向往返绕折形成，或所述薄膜电阻由导电线沿第二方向往返绕折形成；其中，所述第一方向为所述芯片设置有引脚的一侧向所述芯片设置有引脚的相对另一侧的方向，所述第二方向与所述第一方向垂直。可根据芯片的实际尺寸选择导电线的绕着方向，方便进行多个薄膜电阻的绕折布局。

在其中一个实施例中，所述导电线的线宽线距为2微米至50微米，和/或所述导电线的线宽线距相等。将导电线的线宽线距设计为2微米至50微米，可方便根据实际的电阻值需要进行线宽线距调整，避免线宽线距过小难以加工制作，以及避免线宽线距过大导致占用过多空间。将导电线的线宽线距设计为相等，同样方便结合实际的电阻值需要进行调整，还可方便进行加工控制。

在其中一个实施例中，集成电路还包括绝缘层，所述绝缘层设置于所述导电层和所述芯片之间。在导电层和芯片之间设置绝缘层，防止导电层的薄膜电阻与芯片底部短路，提高了集成电路的使用可靠性。

在其中一个实施例中，所述绝缘层的厚度为8微米至30微米。将绝缘层的厚度设计为8微米至30微米，可避免厚度过小无法隔绝薄膜电阻与芯片底部，也可避免厚度过大影响集成电路的整体厚度。

一种测温装置，包括热电偶和上述的集成电路，所述热电偶连接所述集成电路。

上述测温装置，导电层的薄膜电阻采用导电线绕折而成并贴附于基材层和芯片之间，且芯片到基材层的投影覆盖薄膜电阻。采用薄膜电阻替代传统的贴片电阻并贴附在芯片的底部，可有效减小所占用的空间，从而减小集成电路的体积，有利于产品小型化封装。

一种电子设备，包括上述的测温装置。

上述电子设备，导电层的薄膜电阻采用导电线绕折而成并贴附于基材层和芯片之间，且芯片到基材层的投影覆盖薄膜电阻。采用薄膜电阻替代传统的贴片电阻并贴附在芯片的底部，可有效减小所占用的空间，从而减小集成电路的体积，有利于产品小型化封装。

附图说明

图1为一实施例中集成电路的结构示意图；

图2为一实施例中薄膜电阻与芯片的位置示意图；

图3为一实施例中薄膜电阻的导电线绕折示意图；

图4为一实施例中OP07芯片构成的高稳定热电偶测温放大电路的结构原理图。

具体实施方式

为了使本申请的目的、技术方案及优点更加清楚明白，以下结合附图及实施例，对本申请进行进一步详细说明。应当理解，此处描述的具体实施例仅仅用以解释本申请，并不用于限定本申请。

在一个实施例中，提供了一种集成电路，可以是FPC(Flexible Printed Circuit，柔性电路板)电路或PCB(Printed Circuit Board，印制电路板)电路等。如图1所示，集成电路包括依次层叠设置的基材层110、导电层120和芯片130，导电层120包括薄膜电阻，薄膜电阻为导电线绕折而成并贴附于基材层110和芯片130之间，且芯片130到基材层110的投影覆盖薄膜电阻，薄膜电阻与芯片130的对应引脚电连接。

其中，基材层110的具体材质以及尺寸大小不是唯一的，例如，基材层110的尺寸可根据芯片130的大小来决定。在一个实施例中，基材层110为PI(Polyimide，聚酰亚胺)层。聚酰亚胺是指主链上含有酰亚胺环(-CO-NH-CO-)的一类聚合物，是综合性能最佳的有机高分子材料之一，耐高温达400℃以上，长期使用温度范围-200～300℃，无明显熔点，高绝缘性能，103赫下介电常数4.0，介电损耗仅0.004～0.007，属F至H级绝缘材料。聚酰亚胺可耐极低温，如在－269℃的液态氦中不会脆裂，具有优良的机械性能，未填充的塑料的抗张强度都在100Mpa以上，具有很高的耐辐照性能。基材层110采用PI层，耐高温且绝缘性强，可提高集成电路的使用可靠性。

进一步地，在一个实施例中，基材层110的厚度为50微米至500微米。具体地，基材层110的厚度可根据实际需求进行设置，例如可设计为50微米、80微米、100微米、200微米或500微米等。本实施例中，将基材层110的厚度设置为50微米至500微米，可避免厚度过大影响集成电路的整体厚度，也可避免厚度过小容易损坏薄膜电阻。

导电层120中薄膜电阻的数量可以是一个、两个或两个以上，具体数量根据集成电路的实际需求决定。每个薄膜电阻均由导电线绕折而成并贴附于基材层110，且芯片130到基材层110的投影覆盖各薄膜电阻，确保所有薄膜电阻均贴附在芯片底部，不会额外占用空间。各薄膜电阻的导电线绕折方向可相同也可不同，且各薄膜电阻的导电线绕折长度可相同也可不同，具体可根据所需电阻值的大小决定薄膜电阻的导电线绕折长度、线宽和线距等。

导电线具体可以采用金属材料，如铜、金等，也可以是采用非金属导电材料。在一个实施例中，导电线为金属线或导电薄膜蚀刻成的绕折线。采用金属线绕折制作薄膜电阻，或采用导电薄膜蚀刻成的绕折线例如ITO(Indium Tin Oxide,氧化铟锡)、金属网格等蚀刻成的形状制作薄膜电阻，操作简便可靠。金属线具体可采用电阻温度系数较小的金属，进一步地，在一个实施例中，金属线为铜镍合金线，金属线采用铜镍合金线，具有强度高、高耐蚀性、高硬度、电阻低等特点。铜镍合金是以镍为主要添加元素的铜基合金，呈银白色，有金属光泽，故也称白铜。铜镍合金有强度高、耐蚀性、高硬度、电阻低和热电性等特点，还能降低电阻率温度系数。铜镍合金较其他铜合金的机械性能、物理性能都异常良好，延展性好、硬度高、色泽美观、耐腐蚀、富有深冲性能，被广泛使用于造船、石油化工、电器、仪表、医疗器械、日用品、工艺品等领域，并还是重要的电阻及热电偶合金。

此外，在一个实施例中，金属线的方阻为2.5欧姆至10欧姆。将金属线的方阻为2.5欧姆至10欧姆，方便结合具体的电阻值需要进行线宽线距设计，在满足电阻值需要的前提下减少薄膜电阻所占空间。

导电线的绕折方向也不是唯一的，在一个实施例中，如图2所示，薄膜电阻由导电线沿第一方向A往返绕折形成，或薄膜电阻由导电线沿第二方向B往返绕折形成；其中，第一方向A为芯片130设置有引脚的一侧向芯片130设置有引脚的相对另一侧的方向，第二方向B与第一方向A垂直。可根据芯片130的实际尺寸选择导电线的绕着方向，方便进行多个薄膜电阻的绕折布局。例如，薄膜电阻包括电阻R1、电阻R2、电阻R3和电阻R4，电阻R1、电阻R2、电阻R3和电阻R4均采用铜镍合金线绕折并贴附在芯片底部，每个电阻的绕折方向可根据芯片130的实际尺寸进行选择，如图3所示，电阻R1和电阻R2可选择将铜镍合金线沿第一方向A往返绕折形成，电阻R3和电阻R4选择将铜镍合金线沿第二方向B往返绕折形成，由此完成在基材层110形成如图2中电阻R1、电阻R2、电阻R3和电阻R4的布局设计，使得电阻R1、电阻R2、电阻R3和电阻R4均位于芯片130的底部，然后将电阻R1、电阻R2、电阻R3和电阻R4分别通过线路连接芯片130的对应引脚。

在绕折铜镍合金线形成薄膜电阻时，每次绕折的长度可相同也可不同。本实施例中，薄膜电阻的绕折长度相同，如图3所示，电阻R1和电阻R2以固定长度往返绕折铜镍合金线制作得到，以便于结合具体电阻值需求进行布局设计。

可以理解，导电线的线宽、线距的具体取值也不是唯一的，且线宽与线距可相同也可不相同。在一个实施例中，导电线的线宽线距为2微米至50微米，例如，图3中电阻R1、电阻R2、电阻R3和电阻R4的线宽线距均设计为2微米～50微米之间，可选择任意线性走线。根据电阻值要求大小设计线宽线距，起点和终点可根据线路走线需求调整最合适的位置。将导电线的线宽线距设计为2微米至50微米，可方便根据实际的电阻值需要进行线宽线距调整，避免线宽线距过小难以加工制作，以及避免线宽线距过大导致占用过多空间。

进一步地，在一个实施例中，导电线的线宽线距相等。将导电线的线宽线距设计为相等，同样方便结合实际的电阻值需要进行调整，还可方便进行加工控制。

在一个实施例中，继续参照图1，集成电路还包括绝缘层140，绝缘层140设置于导电层120和芯片130之间。在导电层120和芯片130之间设置绝缘层140，防止导电层120的薄膜电阻与芯片130底部短路，提高了集成电路的使用可靠性。绝缘层140的具体尺寸、厚度等同样也不是唯一的，可结合实际需求进行设置。在其中一个实施例中，绝缘层140的厚度为8微米至30微米。将绝缘层140的厚度设计为8微米至30微米，可避免厚度过小无法隔绝薄膜电阻与芯片底部，也可避免厚度过大影响集成电路的整体厚度。

上述集成电路，导电层120的薄膜电阻采用导电线绕折而成并贴附于基材层110和芯片130之间，且芯片130到基材层110的投影覆盖薄膜电阻。采用薄膜电阻替代传统的贴片电阻并贴附在芯片130的底部，可有效减小所占用的空间，从而减小集成电路的体积，有利于产品小型化封装。此外，薄膜电阻大小可以根据实际电路需求大小自行设计，可有效减少集成电路的贴片电阻数量，降低成本。薄膜电阻还可以与传感器一体成型，减少连接损耗，例如与热电偶一体成型，进一步较少热电偶测试点与集成电路连接时产生的电荷损耗。

在一个实施例中，还提供了一种测温装置，包括热电偶和上述集成电路，热电偶连接集成电路。对应地，集成电路可以是测温放大电路，热电偶可包括测温热电偶和参考热电偶。以图2为例，测温放大电路包括芯片130、电阻R1、电阻R2、电阻R3和电阻R4。芯片130具体可采用OP07芯片，电阻R1一端连接测温热电偶，电阻R1的另一端连接OP07芯片的引脚2IN-以及电阻R3的一端，电阻R3的另一端连接OP07芯片的引脚6OUT。电阻R2的一端连接参考热电偶，电阻R2的另一端连接OP07芯片的引脚3IN+以及电阻R4的一端，电阻R4的另一端接地。通过以上方式连接得到OP07芯片构成的高稳定热电偶测温放大电路，由于R3/R1＝R4/R2，因此，OP07芯片构成差分放大器，测温部分为测温热电偶和参考热电偶，后者置于环境中，前者置于被测物体上，测温热电偶上的温度变化转换为热电势，经放大后输出电压。

其中，集成电路包括依次层叠设置的基材层、导电层和芯片，导电层包括薄膜电阻，薄膜电阻为导电线绕折而成并贴附于基材层和芯片之间，且芯片到基材层的投影覆盖薄膜电阻，薄膜电阻与芯片的对应引脚电连接。基材层的具体材质以及尺寸大小也不是唯一的，例如，基材层的尺寸可根据芯片的大小来决定。在一个实施例中，基材层为PI层，耐高温且绝缘性强，可提高集成电路的使用可靠性。

进一步地，在一个实施例中，基材层的厚度为50微米至500微米。具体地，基材层的厚度可根据实际需求进行设置，本实施例中，将基材层的厚度设置为50微米至500微米，可避免厚度过大影响集成电路的整体厚度，也可避免厚度过小容易损坏薄膜电阻。

导电层中薄膜电阻的数量可以是一个、两个或两个以上，具体数量根据集成电路的实际需求决定。每个薄膜电阻均由导电线绕折而成并贴附于基材层，且芯片到基材层的投影覆盖各薄膜电阻，确保所有薄膜电阻均贴附在芯片底部，不会额外占用空间。各薄膜电阻的导电线绕折方向可相同也可不同，且各薄膜电阻的导电线绕折长度可相同也可不同，具体可根据所需电阻值的大小决定薄膜电阻的导电线绕折长度、线宽和线距等。

导电线具体可以采用金属材料，如铜、金等，也可以是采用非金属导电材料。在一个实施例中，导电线为金属线。采用金属线绕折制作薄膜电阻，操作简便可靠。金属线具体可采用电阻温度系数较小的金属，进一步地，在一个实施例中，金属线为铜镍合金线，金属线采用铜镍合金线，具有强度高、高耐蚀性、高硬度、电阻低等特点。

此外，在一个实施例中，金属线的方阻为2.5欧姆至10欧姆。将金属线的方阻为2.5欧姆至10欧姆，方便结合具体的电阻值需要进行线宽线距设计，在满足电阻值需要的前提下减少薄膜电阻所占空间。

导电线的绕折方向也不是唯一的，在一个实施例中，薄膜电阻由导电线沿第一方向A往返绕折形成，或薄膜电阻由导电线沿第二方向B往返绕折形成；其中，第一方向A为芯片设置有引脚的一侧向芯片设置有引脚的相对另一侧的方向，第二方向B与第一方向A垂直。可根据芯片的实际尺寸选择导电线的绕着方向，方便进行多个薄膜电阻的绕折布局。

在绕折铜镍合金线形成薄膜电阻时，每次绕折的长度可相同也可不同。本实施例中，薄膜电阻的绕折长度相同，以便于结合具体电阻值需求进行布局设计。

可以理解，导电线的线宽、线距的具体取值也不是唯一的，且线宽与线距可相同也可不相同。在一个实施例中，导电线的线宽线距为2微米至50微米，将导电线的线宽线距设计为2微米至50微米，可方便根据实际的电阻值需要进行线宽线距调整，避免线宽线距过小难以加工制作，以及避免线宽线距过大导致占用过多空间。

进一步地，在一个实施例中，导电线的线宽线距相等。将导电线的线宽线距设计为相等，同样方便结合实际的电阻值需要进行调整，还可方便进行加工控制。

在一个实施例中，集成电路还包括绝缘层，绝缘层设置于导电层和芯片之间。在导电层和芯片之间设置绝缘层，防止导电层的薄膜电阻与芯片底部短路，提高了集成电路的使用可靠性。绝缘层的具体尺寸、厚度等同样也不是唯一的，可结合实际需求进行设置。在其中一个实施例中，绝缘层的厚度为8微米至30微米。将绝缘层的厚度设计为8微米至30微米，可避免厚度过小无法隔绝薄膜电阻与芯片底部，也可避免厚度过大影响集成电路的整体厚度。

上述测温装置，导电层的薄膜电阻采用导电线绕折而成并贴附于基材层和芯片之间，且芯片到基材层的投影覆盖薄膜电阻。采用薄膜电阻替代传统的贴片电阻并贴附在芯片的底部，可有效减小所占用的空间，从而减小集成电路的体积，有利于产品小型化封装。此外，薄膜电阻大小可以根据实际电路需求大小自行设计，可有效减少集成电路的贴片电阻数量，降低成本。薄膜电阻还可以与传感器一体成型，减少连接损耗，例如与热电偶一体成型，进一步较少热电偶测试点与集成电路连接时产生的电荷损耗。

在一个实施例中，还提供了一种电子设备，包括上述的测温装置。电子设备具体可以是空调、热水器等电器，通过测温装置采集的温度进行自主控制调节。电子设备也可以是信号采集设备，结合测温装置采集的温度对信号进行温度补偿。

其中，集成电路包括依次层叠设置的基材层、导电层和芯片，导电层包括薄膜电阻，薄膜电阻为导电线绕折而成并贴附于基材层和芯片之间，且芯片到基材层的投影覆盖薄膜电阻，薄膜电阻与芯片的对应引脚电连接。基材层的具体材质以及尺寸大小也不是唯一的，在一个实施例中，基材层为PI层，耐高温且绝缘性强，可提高集成电路的使用可靠性。

进一步地，在一个实施例中，基材层的厚度为50微米至500微米。具体地，基材层的厚度可根据实际需求进行设置，本实施例中，将基材层的厚度设置为50微米至500微米，可避免厚度过大影响集成电路的整体厚度，也可避免厚度过小容易损坏薄膜电阻。

导电层中薄膜电阻的数量可以是一个、两个或两个以上，具体数量根据集成电路的实际需求决定。每个薄膜电阻均由导电线绕折而成并贴附于基材层，且芯片到基材层的投影覆盖各薄膜电阻，确保所有薄膜电阻均贴附在芯片底部，不会额外占用空间。各薄膜电阻的导电线绕折方向可相同也可不同，且各薄膜电阻的导电线绕折长度可相同也可不同，具体可根据所需电阻值的大小决定薄膜电阻的导电线绕折长度、线宽和线距等。

导电线具体可以采用金属材料，如铜、金等，也可以是采用非金属导电材料。在一个实施例中，导电线为金属线。采用金属线绕折制作薄膜电阻，操作简便可靠。金属线具体可采用电阻温度系数较小的金属，进一步地，在一个实施例中，金属线为铜镍合金线，金属线采用铜镍合金线，具有强度高、高耐蚀性、高硬度、电阻低等特点。

此外，在一个实施例中，金属线的方阻为2.5欧姆至10欧姆。将金属线的方阻为2.5欧姆至10欧姆，方便结合具体的电阻值需要进行线宽线距设计，在满足电阻值需要的前提下减少薄膜电阻所占空间。

导电线的绕折方向也不是唯一的，在一个实施例中，薄膜电阻由导电线沿第一方向A往返绕折形成，或薄膜电阻由导电线沿第二方向B往返绕折形成；其中，第一方向A为芯片设置有引脚的一侧向芯片设置有引脚的相对另一侧的方向，第二方向B与第一方向A垂直。可根据芯片的实际尺寸选择导电线的绕着方向，方便进行多个薄膜电阻的绕折布局。

在绕折铜镍合金线形成薄膜电阻时，每次绕折的长度可相同也可不同。本实施例中，薄膜电阻的绕折长度相同，以便于结合具体电阻值需求进行布局设计。

可以理解，导电线的线宽、线距的具体取值也不是唯一的，且线宽与线距可相同也可不相同。在一个实施例中，导电线的线宽线距为2微米至50微米，将导电线的线宽线距设计为2微米至50微米，可方便根据实际的电阻值需要进行线宽线距调整，避免线宽线距过小难以加工制作，以及避免线宽线距过大导致占用过多空间。

进一步地，在一个实施例中，导电线的线宽线距相等。将导电线的线宽线距设计为相等，同样方便结合实际的电阻值需要进行调整，还可方便进行加工控制。

在一个实施例中，集成电路还包括绝缘层，绝缘层设置于导电层和芯片之间。在导电层和芯片之间设置绝缘层，防止导电层的薄膜电阻与芯片底部短路，提高了集成电路的使用可靠性。绝缘层的具体尺寸、厚度等同样也不是唯一的，可结合实际需求进行设置。在其中一个实施例中，绝缘层的厚度为8微米至30微米。将绝缘层的厚度设计为8微米至30微米，可避免厚度过小无法隔绝薄膜电阻与芯片底部，也可避免厚度过大影响集成电路的整体厚度。

上述电子设备，导电层的薄膜电阻采用导电线绕折而成并贴附于基材层和芯片之间，且芯片到基材层的投影覆盖薄膜电阻。采用薄膜电阻替代传统的贴片电阻并贴附在芯片的底部，可有效减小所占用的空间，从而减小集成电路的体积，有利于产品小型化封装。此外，薄膜电阻大小可以根据实际电路需求大小自行设计，可有效减少集成电路的贴片电阻数量，降低成本。薄膜电阻还可以与传感器一体成型，减少连接损耗，例如与热电偶一体成型，进一步较少热电偶测试点与集成电路连接时产生的电荷损耗。

为便于更好地理解上述集成电路、测温装置和电子设备，下面以集成电路为由OP07芯片构成的高稳定热电偶测温放大电路为例进行解释说明。

如图4所示，OP07芯片构成的高稳定热电偶测温放大电路中，由于R3/R1＝R4/R2，因此OP07构成差分放大器，测温部分为测温热电偶和参考热电偶，后者置于环境中，前者置于被测物体上，测温热电偶上的温度变化转换为热电势，经放大后输出电压。高稳定热电偶测温放大电路具体制作为FPC电路，传统的做法是将电阻R1、电阻R2、电阻R3和电阻R4分布在OP07芯片四周，且需要通过完成贴片操作来设置电阻R1、电阻R2、电阻R3和电阻R4，占用空间大，增大了FPC电路的体积。

基于此，本申请提供的高稳定热电偶测温放大电路，采用基材层+表面金属层+表面绝缘层+芯片的结构，其中，基材层使用PI等材质，厚度为50微米至500微米。表面金属层采用电阻温度系数较小的金属，如铜镍合金，方阻一般2.5～10Ω。表面金属层包括4个薄膜电阻，分别为电阻R1、电阻R2、电阻R3和电阻R4，如图2和图4所示，电阻R1一端连接测温热电偶，电阻R1的另一端连接OP07芯片的引脚2IN-以及电阻R3的一端，电阻R3的另一端连接OP07芯片的引脚6OUT。电阻R2的一端连接参考热电偶，电阻R2的另一端连接OP07芯片的引脚3IN+以及电阻R4的一端，电阻R4的另一端接地。通过以上方式连接得到OP07芯片构成的高稳定热电偶测温放大电路。电阻R1、电阻R2、电阻R3和电阻R4的金属线宽线距为2微米～50微米之间，可采用任意线性走线，根据电阻值要求大小计算设计其线宽线距，其起点和终点可根据线路走线需求调整最合适的位置。表面绝缘层的厚度为8微米～30微米，用于防止电阻与芯片底部短路。

其中，芯片采用OP07芯片，OP07芯片的尺寸为长6.5毫米，宽5.6毫米。电阻R1和电阻R2选择将铜镍合金线沿第一方向A往返绕折形成，电阻R3和电阻R4选择将铜镍合金线沿第二方向B往返绕折形成。其中，第一方向A为芯片OP07芯片设置有引脚的一侧向OP07芯片设置有引脚的相对另一侧的方向，第二方向B与第一方向A垂直。在绕折铜镍合金线形成薄膜电阻时，每次绕折的长度可相同也可不同。本实施例中，薄膜电阻的绕折长度相同，以固定长度往返绕折铜镍合金线制作得到，以便于结合具体电阻值需求进行布局设计。

电阻R1、电阻R2、电阻R3和电阻R4的线宽线距均设计为2微米～50微米之间，可选择任意线性走线。根据电阻值要求大小设计线宽线距，起点和终点可根据线路走线需求调整最合适的位置。导电线的线宽线距设计为相等，方便结合实际的电阻值需要进行调整，还可方便进行加工控制。

理论计算如下：

如图4所示，R1＝R2＝10K欧姆，方阻取2.5欧姆，则线宽比为10000/2.5＝4000,如果线宽设计为10um，则需线长为4000*10um＝40mm，OP07芯片底部宽5.6mm，取1mm长区域，需要宽度为10*(40/1)*2(线宽与线距相等)＝800um＝0.8mm宽,即R1/R2占用面积为1mm*0.8mm。

R3＝R4＝100K欧姆，方阻取2.5欧姆，则线宽比为100000/2.5＝40000,如果线宽设计为10um，则需线长为40000*10um＝400mm，OP07芯片底部宽5.6mm，取4mm长区域，需要宽度为10*(400/4)*2(线宽线距相等)＝2000um＝2mm宽，即R3/R4占用面积为4mm*2mm。

以上计算电阻R1/电阻R2/电阻R3/电阻R4占用面积在芯片底部面积内，方案可行。

本申请提供的以上高稳定热电偶测温放大电路，将传统的贴片电阻使用金属薄膜式电阻代替，进一步减少元件占用空间，有利于产品小型化封装。薄膜电阻大小可以根据实际电路需求大小自行设计，减少了贴片电阻数量，降低成本。薄膜电阻还可以与传感器一体成型，减少连接损耗；例如与热电偶一体成型，进一步较少热电偶测试点与放大电路连接时产生的电荷损耗。

以上所述实施例的各技术特征可以进行任意的组合，为使描述简洁，未对上述实施例中的各个技术特征所有可能的组合都进行描述，然而，只要这些技术特征的组合不存在矛盾，都应当认为是本说明书记载的范围。

以上所述实施例仅表达了本申请的几种实施方式，其描述较为具体和详细，但并不能因此而理解为对实用新型专利范围的限制。应当指出的是，对于本领域的普通技术人员来说，在不脱离本申请构思的前提下，还可以做出若干变形和改进，这些都属于本申请的保护范围。因此，本申请专利的保护范围应以所附权利要求为准。

Claims (10)

1.一种集成电路，其特征在于，包括依次层叠设置的基材层、导电层和芯片，所述导电层包括薄膜电阻，所述薄膜电阻为导电线绕折而成并贴附于所述基材层和所述芯片之间，且所述芯片到所述基材层的投影覆盖所述薄膜电阻，所述薄膜电阻与所述芯片的对应引脚电连接。

2.根据权利要求1所述的集成电路，其特征在于，所述基材层为PI层，和/或所述基材层的厚度为50微米至500微米。

3.根据权利要求1所述的集成电路，其特征在于，所述导电线为金属线或导电薄膜蚀刻成的绕折线。

4.根据权利要求3所述的集成电路，其特征在于，所述金属线为铜镍合金线，和/或所述金属线的方阻为2.5欧姆至10欧姆。

5.根据权利要求1所述的集成电路，其特征在于，所述薄膜电阻由导电线沿第一方向往返绕折形成，或所述薄膜电阻由导电线沿第二方向往返绕折形成；其中，所述第一方向为所述芯片设置有引脚的一侧向所述芯片设置有引脚的相对另一侧的方向，所述第二方向与所述第一方向垂直。

6.根据权利要求1所述的集成电路，其特征在于，所述导电线的线宽线距为2微米至50微米，和/或所述导电线的线宽线距相等。

7.根据权利要求1所述的集成电路，其特征在于，还包括绝缘层，所述绝缘层设置于所述导电层和所述芯片之间。

8.根据权利要求7所述的集成电路，其特征在于，所述绝缘层的厚度为8微米至30微米。

9.一种测温装置，其特征在于，包括热电偶和权利要求1-8任意一项所述的集成电路，所述热电偶连接所述集成电路。

10.一种电子设备，其特征在于，包括权利要求9所述的测温装置。

Images