CN212517177U - 功率mos半导体器件 - Google Patents

功率mos半导体器件 Download PDF

Info

Publication number
CN212517177U
CN212517177U CN202021721988.8U CN202021721988U CN212517177U CN 212517177 U CN212517177 U CN 212517177U CN 202021721988 U CN202021721988 U CN 202021721988U CN 212517177 U CN212517177 U CN 212517177U
Authority
CN
China
Prior art keywords
pin
strip
conductive
ceramic heat
electrically connected
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202021721988.8U
Other languages
English (en)
Inventor
张开航
马云洋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Suzhou Qinlv Electronic Technology Co ltd
Original Assignee
Suzhou Qinlv Electronic Technology Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Suzhou Qinlv Electronic Technology Co ltd filed Critical Suzhou Qinlv Electronic Technology Co ltd
Priority to CN202021721988.8U priority Critical patent/CN212517177U/zh
Application granted granted Critical
Publication of CN212517177U publication Critical patent/CN212517177U/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item

Landscapes

  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

本实用新型公开一种功率MOS半导体器件，包括：位于环氧封装体中的MOSFET芯片、陶瓷导热本体、源极管脚、漏极管脚和栅极管脚，陶瓷导热本体一表面开有第一条形凹槽、第二条形凹槽和第三凹槽，MOSFET芯片上具有源极区、漏极区和栅极区，所述MOSFET芯片安装于陶瓷导热本体上；所述源极管脚与第一导电条电连接，所述漏极管脚与导电块另一端电连接，所述栅极管脚与第二导电条电连接；所述陶瓷导热本体与MOSFET芯片相背的侧表面从环氧封装体内延伸出，此陶瓷导热本体的侧表面平行地开有至少2个导槽。本实用新型降既增加了和热交换的面积，也便于热量扩散，充分发挥了功率MOS大功率的优势。

Description

功率MOS半导体器件
技术领域
本实用新型涉及半导体器件技术领域，尤其涉及一种功率MOS半导体器件。
背景技术
金属-氧化物半导体场效应晶体管，简称金氧半场效晶体管是一种可以广泛使用在模拟电路与数字电路的场效晶体管。MOSFET依照其“通道”的极性不同，可分为“N型”与“P型” 的两种类型。由于场效应管工作温度较高，且散热效果不好。
发明内容
本实用新型的目的是提供一种功率MOS半导体器件，该功率MOS半导体器件既增加了和热交换的面积，也便于热量扩散，充分发挥了功率MOS大功率的优势。
为达到上述目的，本实用新型采用的技术方案是：一种功率MOS半导体器件，包括：位于环氧封装体中的MOSFET芯片、陶瓷导热本体、源极管脚、漏极管脚和栅极管脚，此源极管脚、漏极管脚和栅极管脚从环氧封装体内向外延伸出；
所述陶瓷导热本体一表面开有第一条形凹槽、第二条形凹槽和第三凹槽，此第一条形凹槽、第二条形凹槽和第三凹槽内分别填充有第一导电条、第二导电条和导电块；
所述MOSFET芯片上具有源极区、漏极区和栅极区，所述MOSFET芯片安装于陶瓷导热本体上，此源极区、漏极区和栅极区分别与第一导电条、导电块一端和第二导电条电连接；
所述源极管脚与第一导电条电连接，所述漏极管脚与导电块另一端电连接，所述栅极管脚与第二导电条电连接；
所述陶瓷导热本体与MOSFET芯片相背的侧表面从环氧封装体内延伸出，此陶瓷导热本体的侧表面平行地开有至少2个导槽。
上述技术方案中进一步改进的方案如下：
1. 上述方案中，位于MOSFET芯片背面的漏极区与导电块一端电连接。
2. 上述方案中，所述第一导电条、第二导电条平行设置。
3. 上述方案中，所述陶瓷导热本体的导槽的截面形状为弧形。
由于上述技术方案的运用，本实用新型与现有技术相比具有下列优点：
1. 本实用新型功率MOS半导体器件，其MOSFET芯片安装于陶瓷导热本体上，此源极区、漏极区和栅极区分别与第一导电条、导电块一端和第二导电条电连接，降低了功率MOS的热阻，从而有利于进一步提高器件的功率，充分发挥了功率MOS大功率，低功耗的优势；还有，其陶瓷导热本体与MOSFET芯片相背的侧表面从环氧封装体内延伸出，此陶瓷导热本体的侧表面平行地开有至少2个导槽，既增加了和热交换的面积，也有利于贴装时空气快速流动，从而便于热量扩散。
2. 本实用新型功率MOS半导体器件，其陶瓷导热本体一表面开有第一条形凹槽、第二条形凹槽和第三凹槽，此第一条形凹槽、第二条形凹槽和第三凹槽内分别填充有第一导电条、第二导电条和导电块，源极管脚与第一导电条电连接，漏极管脚与导电块另一端电连接，所述栅极管脚与第二导电条电连接，既有利于进一步缩小器件的体积，也减少器件中部件的数目，同时由于散热区和本体为一个整体，提高了器件整体结构稳定性。
附图说明
附图1为本实用新型功率MOS半导体器件的结构示意图；
附图2为本实用新型功率MOS半导体器件的剖面结构示意图。
以上附图中：1、环氧封装体；2、MOSFET芯片；21、源极区；22、MOSFET芯片；23、MOSFET芯片；3、陶瓷导热本体；31、第一条形凹槽；32、第二条形凹槽；33、第三凹槽；34、侧表面；4、源极管脚；5、漏极管脚；6、栅极管脚；71、第一导电条；72、第二导电条；73、导电块；8、导电线；9、导槽。
具体实施方式
实施例1：一种功率MOS半导体器件，包括：位于环氧封装体1中的MOSFET芯片2、陶瓷导热本体3、源极管脚4、漏极管脚5和栅极管脚6，此源极管脚4、漏极管脚5和栅极管脚6从环氧封装体1内向外延伸出；
所述陶瓷导热本体3一表面开有第一条形凹槽31、第二条形凹槽32和第三凹槽33，此第一条形凹槽31、第二条形凹槽32和第三凹槽33内分别填充有第一导电条71、第二导电条72和导电块73；
所述MOSFET芯片2上具有源极区21、漏极区22和栅极区23，所述MOSFET芯片2安装于陶瓷导热本体上，此源极区21、漏极区22和栅极区23分别与第一导电条71、导电块73一端和第二导电条72电连接；
所述源极管脚4与第一导电条71电连接，所述漏极管脚5与导电块73另一端电连接，所述栅极管脚6与第二导电条72电连接；
所述陶瓷导热本体3与MOSFET芯片2相背的侧表面34从环氧封装体1内延伸出，此陶瓷导热本体3的侧表面34平行地开有至少2个导槽9。
位于所述MOSFET芯片2背面的漏极区22与导电块73一端电连接。
上述陶瓷导热本体3的导槽9的截面形状为弧形。
实施例2：一种功率MOS半导体器件，包括：位于环氧封装体1中的MOSFET芯片2、陶瓷导热本体3、源极管脚4、漏极管脚5和栅极管脚6，此源极管脚4、漏极管脚5和栅极管脚6从环氧封装体1内向外延伸出；
所述陶瓷导热本体3一表面开有第一条形凹槽31、第二条形凹槽32和第三凹槽33，此第一条形凹槽31、第二条形凹槽32和第三凹槽33内分别填充有第一导电条71、第二导电条72和导电块73；
所述MOSFET芯片2上具有源极区21、漏极区22和栅极区23，所述MOSFET芯片2安装于陶瓷导热本体上，此源极区21、漏极区22和栅极区23分别与第一导电条71、导电块73一端和第二导电条72电连接；
所述源极管脚4与第一导电条71电连接，所述漏极管脚5与导电块73另一端电连接，所述栅极管脚6与第二导电条72电连接；
所述陶瓷导热本体3与MOSFET芯片2相背的侧表面34从环氧封装体1内延伸出，此陶瓷导热本体3的侧表面34平行地开有至少2个导槽9。
上述第一导电条71、第二导电条72平行设置。
上述陶瓷导热本体3的导槽9的截面形状为弧形。
采用上述功率MOS半导体器件时，其MOSFET芯片安装于陶瓷导热本体上，此源极区、漏极区和栅极区分别与第一导电条、导电块一端和第二导电条电连接，降低了功率MOS的热阻，从而有利于进一步提高器件的功率，充分发挥了功率MOS大功率，低功耗的优势；还有，其陶瓷导热本体一表面开有第一条形凹槽、第二条形凹槽和第三凹槽，此第一条形凹槽、第二条形凹槽和第三凹槽内分别填充有第一导电条、第二导电条和导电块，源极管脚与第一导电条电连接，漏极管脚与导电块另一端电连接，栅极管脚与第二导电条电连接，既有利于进一步缩小器件的体积，也减少器件中部件的数目，同时由于散热区和本体为一个整体，提高了器件整体结构稳定性；还有，其既增加了和热交换的面积，也有利于贴装时空气快速流动，从而便于热量扩散。
上述实施例只为说明本实用新型的技术构思及特点，其目的在于让熟悉此项技术的人士能够了解本实用新型的内容并据以实施，并不能以此限制本实用新型的保护范围。凡根据本实用新型精神实质所作的等效变化或修饰，都应涵盖在本实用新型的保护范围之内。

Claims (4)

1.一种功率MOS半导体器件，其特征在于：包括：位于环氧封装体（1）中的MOSFET芯片（2）、陶瓷导热本体（3）、源极管脚（4）、漏极管脚（5）和栅极管脚（6），此源极管脚（4）、漏极管脚（5）和栅极管脚（6）从环氧封装体（1）内向外延伸出；
所述陶瓷导热本体（3）一表面开有第一条形凹槽（31）、第二条形凹槽（32）和第三凹槽（33），此第一条形凹槽（31）、第二条形凹槽（32）和第三凹槽（33）内分别填充有第一导电条（71）、第二导电条（72）和导电块（73）；
所述MOSFET芯片（2）上具有源极区（21）、漏极区（22）和栅极区（23），所述MOSFET芯片（2）安装于陶瓷导热本体上，此源极区（21）、漏极区（22）和栅极区（23）分别与第一导电条（71）、导电块（73）一端和第二导电条（72）电连接；
所述源极管脚（4）与第一导电条（71）电连接，所述漏极管脚（5）与导电块（73）另一端电连接，所述栅极管脚（6）与第二导电条（72）电连接；
所述陶瓷导热本体（3）与MOSFET芯片（2）相背的侧表面（34）从环氧封装体（1）内延伸出，此陶瓷导热本体（3）的侧表面（34）平行地开有至少2个导槽（9）。
2.根据权利要求1所述的功率MOS半导体器件，其特征在于：位于所述MOSFET芯片（2）背面的漏极区（22）与导电块（73）一端电连接。
3.根据权利要求1所述的功率MOS半导体器件，其特征在于：所述第一导电条（71）、第二导电条（72）平行设置。
4.根据权利要求1所述的功率MOS半导体器件，其特征在于：所述陶瓷导热本体（3）的导槽（9）的截面形状为弧形。
CN202021721988.8U 2020-08-18 2020-08-18 功率mos半导体器件 Active CN212517177U (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202021721988.8U CN212517177U (zh) 2020-08-18 2020-08-18 功率mos半导体器件

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202021721988.8U CN212517177U (zh) 2020-08-18 2020-08-18 功率mos半导体器件

Publications (1)

Publication Number Publication Date
CN212517177U true CN212517177U (zh) 2021-02-09

Family

ID=74383758

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202021721988.8U Active CN212517177U (zh) 2020-08-18 2020-08-18 功率mos半导体器件

Country Status (1)

Country Link
CN (1) CN212517177U (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113421863A (zh) * 2021-05-07 2021-09-21 华为技术有限公司 功率半导体封装器件及功率变换器

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113421863A (zh) * 2021-05-07 2021-09-21 华为技术有限公司 功率半导体封装器件及功率变换器

Similar Documents

Publication Publication Date Title
CN212517177U (zh) 功率mos半导体器件
CN207165544U (zh) 一种设有双面散热装置的功率模块
WO2020215737A1 (zh) 一种功率器件封装结构及其方法
CN212517181U (zh) 直列式mos场效应晶体管
CN219435850U (zh) Mosfet芯片封装结构
CN218568825U (zh) 一种利于散热的新能源汽车用场效应管
CN212517179U (zh) 功率mos的封装结构
CN212517182U (zh) 快速散热型半导体mos场效应管
CN102593093A (zh) 双芯片在to-220封装中引线框架的结构
CN212517175U (zh) 双芯片高可靠性mosfet器件
CN212517178U (zh) 双芯片功率mosfet封装结构
CN212517180U (zh) 大功率快速散热型mos器件
CN201184991Y (zh) 一种高效散热器
CN203617290U (zh) 一种带麻点的引线框架
CN202721197U (zh) 大功率led封装模块
CN212517176U (zh) 直插式mosfet的晶体管
CN219180501U (zh) 一种igbt封装结构
CN218101243U (zh) 一种igbt器件结构
CN215496688U (zh) 半导体mos器件的封装结构
CN211743131U (zh) 一种mosfet封装结构
CN208923120U (zh) 应用于压接型mosfet的压装结构
CN220510029U (zh) 一种大功率半导体的双基岛串联内绝缘封装结构
CN204204849U (zh) 一种芯片封装结构
CN215496735U (zh) 功率mos器件结构
CN215527716U (zh) 一种碳化硅功率器件基氧化层功率器封装

Legal Events

Date Code Title Description
GR01 Patent grant
GR01 Patent grant