CN208923120U - 应用于压接型mosfet的压装结构 - Google Patents

Abstract

一种应用于压接型MOSFET的压装结构，包括第一铜块，弹性结构，压接型MOSFET，电路板和第二铜块。其中，多个压接型MOSFET能够形成并联阵列，排布成环形或矩阵型。所述压装结构的结构简单、紧凑，通流能力和散热能力增强，拓宽了适用范围。

Description

应用于压接型MOSFET的压装结构

技术领域

本实用新型涉及一种MOSFET的压装结构，特别涉及一种应用于压接型MOSFET或压接型MOSFET阵列的压装结构，属于电气工程技术领域。

背景技术

金属-氧化物半导体场效应晶体管，简称金氧半场效晶体管(Metal-Oxide-Semiconductor Field-Effect Transistor,MOSFET)是一种可以广泛使用的场效应晶体管，其既可以应用于诸如微处理器、微控制器等数位信号处理的场合上，也有越来越多模拟信号处理的集成电路用MOSFET来实现。

传统的MOSFET为横向通流结构，通常将其栅极、漏极、源极焊接在电路板上，器件工作时产生的热量主要通过电路板耗散，受封装类型的影响，散热能力较差，限制了其通流容量。压接型MOSFET，如图1a和图1b所示，为纵向通流结构，漏极为顶部金属外壳，使用期间，可将底部源极和栅极分别与电路板焊接，左右两侧漏极与电路板焊接，顶部漏极与金属连接结构压接，以增大散热能力。

在大功率应用中，通常会使用大量MOSFET并联形成阵列，实现大电流导通和关断的功能。例如，集成门极换流晶闸管(IGCT) 的门极驱动电路的关断模块，如图2a所示，使用大量并联MOSFET 阵列Q_G和预充电的并联电容组C_off串联，在IGCT关断期间，通过触发MOSFET阵列Q_G开通，使IGCT的阴极电流换流至门极，从而使IGCT关断。再如，基于GCT或GTO元件的发射极关断晶闸管 (ETO)的驱动电路中，如图2b所示，使用两组并联MOSFET 阵列Q_G和Q_E。ETO导通期间Q_G关断，Q_E导通；ETO关断时Q_E关断，Q_G导通，电流从GCT或GTO元件的阴极换流至门极，从而使其关断。

现有的MOSFET阵列多采用传统的MOSFET焊接在电路板上，由于单个MOSFET通流能力有限，在大功率应用中并联数量较多。若采用压接型MOSFET，则可以大幅降低并联数量，但其散热方式特殊，目前尚无针对压接型MOSFET阵列的散热结构。另外，在一些应用中，利用IGCT和ETO驱动电路，为提高关断器件电流从阴极换流至门极的换流速度，应尽量降低回路的杂散电感，为此，应将 MOSFET集成在器件管壳封装内。由于在使用GCT或GTO时需要在其两侧压接钼片，并施加几十kN以上的压力，而单个压接型 MOSFET仅能承受50-100N的压力，因此，若将MOSFET集成于管壳内，存在不同组件的压力差异和配合问题。

实用新型内容

为了克服上述现有技术存在的缺陷，本实用新型提出一种应用于压接型MOSFET阵列的压装结构。

技术方案如下：

一种压装结构，应用于压接型MOSFET，其特征在于：包括第一铜块，弹性结构，压接型MOSFET，电路板，第二铜块；

其中，所述第一铜块底部设有凹槽，所述弹性结构与所述压接型 MOSFET置于所述凹槽中；

所述弹性结构的顶部与所述第一铜块电气连接；所述弹性结构的底部与所述压接型MOSFET的漏极顶部耦接；

在没有外部压力的情况下，所述第一铜块与所述电路板不接触，所述第一铜块仅通过所述弹性结构与所述压接型MOSFET漏极电气连接；

所述压接型MOSFET设置于所述电路板上面，并且所述压接型 MOSFET底部源极和栅极电气连接所述电路板；

所述电路板下面刚性连接第二铜块。

进一步，所述弹性结构包括主弹簧，两个辅助弹片和金属基座；其中，所述金属基座具有凹槽结构，所述主弹簧一端与所述金属基座的凹槽耦接，所述辅助弹片的一端与金属基座耦接；所述主弹簧的另一端与第一铜块底部凹槽耦接，在无外部压力时，所述辅助弹片的另一端与所述第一铜块底部凹槽轻微接触或不接触。

进一步，所述弹性结构的金属基座的底部与所述压接型MOSFET 漏极顶部电气耦接。

进一步，所述电路板采用FR4基板、铝基板或铜基板。

进一步，所述电路板包括顶层电路层，第一层绝缘导热层，中间电路层，第二层绝缘导热层和基板。

进一步，当所述第一铜块与所述第二铜块之间施加压力较小时，所述弹性结构形变小，所述第一铜块与所述电路板不接触，所述第一铜块仅通过所述弹性结构与所述压接型MOSFET漏极电气连接。

进一步，当所述第一铜块与所述第二铜块之间施加压力较大时，所述弹性结构形变增大，所述第一铜块与所述电路板接触，所述第一铜块既通过所述弹性结构与所述压接型MOSFET漏极电气连接，也通过所述第一铜块与所述电路板的接触面、经所述电路板的顶层电路层的敷铜区域与所述压接型MOSFET3漏极电气连接。

进一步，所述压接型MOSFET的漏极金属外壳的边缘与所述电路板顶层电路层耦接，所述压接型MOSFET的栅极通过过孔与所述电路板中间电路层耦接，所述压接型MOSFET的源极通过导电导热介质与所述电路板的基板耦接。

进一步，包括多个压接型MOSFET，形成压接型MOSFET阵列，所述压接型MOSFET阵列排布成环形或矩阵形。

进一步，所述第一铜块、第二铜块和弹性结构根据所述压接型 MOSFET阵列的排布方式进行相应设置。

进一步，在多个所述压接型MOSFET的漏极为不同电位时，设置多个第一铜块，并在不同第一铜块之间增加绝缘环隔层；

在多个所述压接型MOSFET的源极为不同电位时，设置多个第二铜块，并在不同第二铜块之间增加绝缘环隔层。

与现有技术相比，本实用新型的应用于压接型MOSFET阵列的压装结构具有如下有益效果：

(1)适用于压接型MOSFET并联阵列，结构简单、紧凑。

(2)弹性结构，为接触面提供压力，减小接触电阻，利用辅助弹片，增加通流面积，从而增加整体结构的通流能力。

(3)弹性结构，为接触面提供压力，减小接触面热阻，同时使用铜基电路板和辅助弹片，增强整体结构的散热能力。

(4)弹性结构，可以限制MOSFET表面受到压力的上限值，从而使第一铜块和第二铜块间施加的压力范围更大，适用范围更广。

附图说明

图1a和图1b：现有技术的压接型MOSFET结构；

图2a：现有技术的集成门极换流晶闸管IGCT的门极驱动电路的关断模块；

图2b：现有技术的基于GCT或GTO元件的发射极关断晶闸管(ETO) 的驱动电路；

图3：本实用新型的应用于压接型MOSFET阵列的压装结构的一个实施例结构；

图4：本实用新型的应用于压接型MOSFET阵列的压装结构的弹簧结构的一个实施例结构；

图5：本实用新型的应用于压接型MOSFET阵列的压装结构的电路板的一个实施例结构；

图6：本实用新型的压接型MOSFET阵列环形排布结构图；

图7：本实用新型的压接型MOSFET阵列一个多环形排布结构图；

图8a和图8b：本实用新型的压接型MOSFET阵列另一个多环形排布结构图(俯视图和侧视图)。

具体实施方式

下面结合附图和具体实施例对本实用新型进行详细描述，但不作为对本实用新型的限定。

一个实施例中，应用于压接型MOSFET阵列的压装结构，在结构上如图3所示，自上而下包括：第一铜块1，弹性结构2，压接型MOSFET 3，电路板4，第二铜块5。其中，第一铜块1底部设有凹槽，弹性结构2与压接型MOSFET 3置于凹槽中。其中，压装结构包括一个或多个弹性结构2和压接型MOSFET 3，并且弹性结构2与压接型MOSFET 3 一一对应，第一铜块1底部设置一个或多个凹槽，每组弹性结构2与压接型MOSFET 3设置于相应的所述凹槽中，在压装结构中形成阵列。

弹簧结构2，如图4所示，包括主弹簧6，两个辅助弹片7，金属基座8。金属基座8具有凹槽结构，主弹簧6一端与金属基座8的凹槽耦接。辅助弹片7的一端与金属基座8耦接；主弹簧6的另一端与第一铜块1底部凹槽耦接，在无外部压力时，两个辅助弹片7的另一端与第一铜块1底部凹槽轻微接触或不接触。

电路板4示例性可以采用普通的FR4基材电路板，也可以采用铝基板或铜基板。其中一个实施例，如图5所示，电路板4包括顶层电路层，第一层绝缘导热层，中间电路层，第二层绝缘导热层和铜基板。

如图3所示，弹性结构2与压接型MOSFET3设置于第一铜块1底部的凹槽内，弹性结构2的顶部与凹槽的内表面电气连接，在没有施加压力的情况下，第一铜块1与电路板4不接触，第一铜块1仅通过弹性结构2与压接型MOSFET3漏极电气连接。弹性结构2底部的金属基座8耦接压接型MOSFET3漏极顶部，压接型MOSFET3底部源极和栅极电气连接所述电路板4；压接型MOSFET3设置于电路板4上面；第二铜块5刚性连接于电路板4的下面。

一个实施例中，应用于压接型MOSFET阵列的压装结构，在电气特性上，具有如下性质：当第一铜块1与第二铜块5之间施加压力较小时，弹性结构2形变较小，第一铜块1与电路板4不接触，第一铜块1仅通过弹性结构2与压接型MOSFET3漏极电气连接，弹性结构2 中的辅助弹片7用于增加通流面积和接触面积，减小通流电阻和热阻。

当第一铜块1与第二铜块5之间施加压力较大时，弹性结构2形变较大，第一铜块1与电路板4接触，第一铜块1既能够通过弹性结构2与压接型MOSFET3漏极电气连接，也能够通过第一铜块1与电路板4的接触面、经电路板4的顶层电路层的敷铜区域与压接型MOSFET3漏极电气连接，从而增加第一铜块1与压接型MOSFET3漏极的通流面积，减小通流电阻。同样，弹性结构2中的辅助弹片7用于增加通流面积和接触面积，减小通流电阻和热阻。

弹性结构2的金属基座8的底部与压接型MOSFET3漏极顶部耦接，主弹簧6用于提供接触面的压力，减小接触电阻和热阻。

如图5所示，压接型MOSFET3的漏极D金属外壳的边缘与电路板 4顶层电路层耦接，压接型MOSFET3的栅极G通过过孔与电路板4中间电路层耦接，并连接至电路板的栅极触发信号接收端子，压接型 MOSFET3的源极S通过导电导热介质(例如锡膏)与电路板4的铜基板耦接。

第二铜块5通过电路板4与压接型MOSFET3源极电气连接。

一个实施例中，应用于压接型MOSFET阵列的压装结构，在机械特性上，具有如下性质：此种压装结构，在第一铜块1顶端与第二铜块5底端之间可以施加不同应用所要求的压力，可高至几十kN。

第一铜块1与第二铜块5之间施加压力较小时，弹性结构2形变较小，第一铜块1与电路板4不接触，第二铜块5与电路板刚性接触，第一铜块1与第二铜块5之间施加压力即为压接型MOSFET3阵列与金属基座8的压力总和。

第一铜块1与第二铜块5之间施加压力增大时，第一铜块1与电路板4刚性接触，第二铜块5与电路板4刚性接触，此时弹簧形变不再增大，由此，可根据弹性结构2的金属基座8与压接型MOSFET3 的压力要求(50-100N)设计主弹簧6的参数，使主弹簧6在最大形变时提供要求的压力值。继续增大压力，多余的压力将施加在第一铜块1与电路板4的接触面，避免压接型MOSFET3因压力过大导致机械应力损坏。

一个实施例中，应用于压接型MOSFET阵列的压装结构，在热特性上，具有如下性质：压接型MOSFET3在通流期间产生的热量可以通过上、下表面进行耗散。上表面，通过金属基座8、辅助弹片7、第一铜块1、第一铜块1连接的散热器进行散热，也能够通过漏极D 金属外壳两端、电路板4顶层电路层、第一铜块1、第一铜块1连接的散热器进行散热。下表面，通过锡膏、铜基板、第二铜块5、第二铜块5连接的散热器进行散热。从而实现双面散热的效果。

第一铜块1与第二铜块5之间施加的压力，有利于减小各个接触面的热阻，从而增强导热能力。

一个实施例中，压接型MOSFET阵列可以环形排布，形成一个环，如图6所示；或形成多个环，如图7所示三个环，也可以矩阵式排布。第一铜块、第二铜块和弹性结构应根据压接型MOSFET阵列的排布方式进行相应设计。对于如图7所示的分布方式，如果不同环的压接型MOSFET的漏极为不同电位，则应当设计多个第一铜块，并在不同第一铜块之间增加绝缘环隔层，如图8a和图8b所示。如果不同环的压接型MOSFET的源极为不同电位，同理，则应当设计多个第二铜块。

本实用新型的应用于压接型MOSFET阵列的压装结构具有如下有益效果：

(1)适用于压接型MOSFET并联阵列，结构简单、紧凑。

(2)弹性结构，为接触面提供压力，减小接触电阻，利用辅助弹片，增加通流面积，从而增加整体结构的通流能力。

(3)弹性结构，为接触面提供压力，减小接触面热阻，同时使用铜基电路板和辅助弹片，增强整体结构的散热能力。

(4)弹性结构，可以限制MOSFET表面受到压力的上限值，从而使第一铜块和第二铜块间施加的压力范围更大，适用范围更广。

以上所述仅为本实用新型的较佳实施例，并不能因此而理解为对本实用新型范围的限制，应当指出，对本领域的普通技术人员来说，在不脱离本实用新型构思的前提下，还可以做出若干变形和改进，这些都属于本实用新型的保护范围。

Claims (10)

1.一种压装结构，应用于压接型MOSFET，其特征在于：包括第一铜块，弹性结构，压接型MOSFET，电路板，第二铜块；

其中，所述第一铜块底部设有凹槽，所述弹性结构与所述压接型MOSFET置于所述凹槽中；

所述弹性结构的顶部与所述第一铜块电气连接；所述弹性结构的底部与所述压接型MOSFET的漏极顶部耦接；

在没有外部压力的情况下，所述第一铜块与所述电路板不接触，所述第一铜块仅通过所述弹性结构与所述压接型MOSFET漏极电气连接；

所述压接型MOSFET设置于所述电路板上面，并且所述压接型MOSFET底部源极和栅极电气连接所述电路板；

所述电路板下面刚性连接第二铜块。

2.如权利要求1所述的压装结构，其特征在于：所述弹性结构包括主弹簧，两个辅助弹片和金属基座；其中，所述金属基座具有凹槽结构，所述主弹簧一端与所述金属基座的凹槽耦接，所述辅助弹片的一端与金属基座耦接；所述主弹簧的另一端与第一铜块底部凹槽耦接，在无外部压力时，所述辅助弹片的另一端与所述第一铜块底部凹槽轻微接触或不接触。

3.如权利要求2所述的压装结构，其特征在于：所述弹性结构的金属基座的底部与所述压接型MOSFET漏极顶部电气耦接。

4.如权利要求1所述的压装结构，其特征在于：所述电路板采用FR4基板、铝基板或铜基板。

5.如权利要求1所述的压装结构，其特征在于：所述电路板包括顶层电路层，第一层绝缘导热层，中间电路层，第二层绝缘导热层和基板。

6.如权利要求1所述的压装结构，其特征在于：当所述第一铜块与所述电路板接触时，所述第一铜块既通过所述弹性结构与所述压接型MOSFET漏极电气连接，也通过所述第一铜块与所述电路板的接触面、经所述电路板的顶层电路层的敷铜区域与所述压接型MOSFET漏极电气连接。

7.如权利要求1所述的压装结构，其特征在于：所述压接型MOSFET的漏极金属外壳的边缘与所述电路板顶层电路层耦接，所述压接型MOSFET的栅极通过过孔与所述电路板中间电路层耦接，所述压接型MOSFET的源极通过导电导热介质与所述电路板的基板耦接。

8.如权利要求1所述的压装结构，其特征在于：包括多个压接型MOSFET，形成压接型MOSFET阵列，所述压接型MOSFET阵列排布成环形或矩阵形。

9.如权利要求8所述的压装结构，其特征在于：所述第一铜块、第二铜块和弹性结构根据所述压接型MOSFET阵列的排布方式进行相应设置。

10.如权利要求9所述的压装结构，其特征在于：在多个所述压接型MOSFET的漏极为不同电位时，设置多个第一铜块，并在不同第一铜块之间增加绝缘环隔层；

在多个所述压接型MOSFET的源极为不同电位时，设置多个第二铜块，并在不同第二铜块之间增加绝缘环隔层。