CN212412044U - 电子封装体及引线框架 - Google Patents

电子封装体及引线框架 Download PDF

Info

Publication number
CN212412044U
CN212412044U CN202021013282.6U CN202021013282U CN212412044U CN 212412044 U CN212412044 U CN 212412044U CN 202021013282 U CN202021013282 U CN 202021013282U CN 212412044 U CN212412044 U CN 212412044U
Authority
CN
China
Prior art keywords
electrical conductor
conductor lead
type
die
pin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202021013282.6U
Other languages
English (en)
Inventor
张波
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shenzhen Biyi Microelectronics Co Ltd
Original Assignee
Shenzhen Biyi Microelectronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shenzhen Biyi Microelectronics Co Ltd filed Critical Shenzhen Biyi Microelectronics Co Ltd
Priority to CN202021013282.6U priority Critical patent/CN212412044U/zh
Application granted granted Critical
Publication of CN212412044U publication Critical patent/CN212412044U/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/4901—Structure
    • H01L2224/4903—Connectors having different sizes, e.g. different diameters
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49111—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting two common bonding areas, e.g. Litz or braid wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Lead Frames For Integrated Circuits (AREA)

Abstract

本实用新型提出了一种电子封装体及引线框架。电子封装体包括：引线框架，包括第一基岛和第二基岛；第一晶片，贴合第一基岛；第二晶片，贴合第二基岛；其中第一基岛向电子封装体的第一边向外延伸形成第一类型管脚，所述第一边有且仅有所述第一类型管脚；电子封装体的第二边具有多个第二类型管脚，所述第二边与所述第一边相对，所述多个第二类型管脚包括供电管脚、电流采样管脚、参考地管脚和反馈管脚。本实用新型提出的电子封装体及引线框架，单边引脚一体化成型，适用于输出较大的功率以及进行电流检测。

Description

电子封装体及引线框架
技术领域
本实用新型涉及电子领域，具体但不限于涉及一种电子封装体及引线框架。
背景技术
供电电路通常通过控制功率器件的导通状态将输入电压转换成输出电压，用于为负载供电。在控制中，控制电路为低功率器件，功率器件如功率开关为高功率器件，现有技术中往往将两者制作在不同的半导体基底上，形成两个独立的晶片。同时，对电路微型化的需求也日益增加。这对如何将控制电路和功率器件进行封装以提高可靠性和提升输入功率提出了挑战。
实用新型内容
针对上述提出的一个或多个问题，本实用新型提出了一种电子封装体及引线框架。
根据本实用新型的一个方面，一种电子封装体包括：引线框架，包括第一基岛和第二基岛；
第一晶片，贴合第一基岛；第二晶片，贴合第二基岛；其中第一基岛向电子封装体的第一边向外延伸形成第一类型管脚，所述第一边有且仅有所述第一类型管脚；所述电子封装体的第二边具有至少四个第二类型管脚，所述第二边与所述第一边相对。
在一个实施例中，第一类型管脚的宽度为1.5mm至2mm,第二类型管脚的宽度为0.3mm至0.5mm。
在一个实施例中，第一晶片包括第一面和与第一面相对的第二面，其中第二面与第一基岛相贴合。
在一个实施例中，所述至少四个第二类型管脚包括：供电管脚，通过电导体引线电耦接所述第二晶片；电流采样管脚，通过电导体引线耦接所述第一晶片；参考地管脚，由第二基岛向电子封装体的第二边向外延伸形成；以及反馈管脚，通过电导体引线耦接所述第二晶片。
在一个实施例中，所述至少四个第二类型管脚进一步包括消磁检测管脚，消磁检测管脚通过第七电导体引线电性耦接第二晶片。
在一个实施例中，电子封装体进一步包括：第一电导体引线，其中第一电导体引线的第一端连接第二晶片，第一电导体引线的第二端连接第一晶片的第一区域；第二电导体引线，其中第二电导体引线的第一端连接第二晶片，第二电导体引线的第二端连接第一晶片的第二区域；第三电导体引线，其中第三电导体引线的第一端连接第二晶片，第三电导体引线的第二端连接第一基岛；第四电导体引线，其中第四电导体引线的第一端连接第二晶片，第四电导体引线的第二端连接供电管脚；第五电导体引线，其中第五电导体引线的第一端连接第一晶片的第二区域，第五电导体引线的第二端连接电流采样管脚；第六电导体引线，其中第六电导体引线的第一端连接第二晶片，第六电导体引线的第二端连接反馈管脚。
在一个实施例中，第五电导体引线包括多根电导体引线。
在一个实施例中，第一晶片包含功率器件，所述第二晶片包含控制电路。
在一个实施例中，所述第一边包括3个第一类型管脚，其中第一类型管脚的宽度是第二类型管脚宽度的3.8至4.2倍。
根据本实用新型的另一个方面，一种引线框架包括：第一基岛、第二基岛和多个引脚部，其中第一基岛向第一方向延伸用于在电子封装体的第一边形成第一类型管脚，且所述第一边仅具有所述第一类型管脚，第二基岛和多个引脚部向第二方向延伸用于在电子封装体的第二边形成至少四个第二类型管脚，所述第一方向和所述第二方向相反。
在一个实施例中，第一类型管脚的宽度是第二类型管脚宽度的1.5至5倍。
本实用新型提出的电子封装体及引线框架，单边引脚一体化成型，能用于增大输出功率并具有较好的应力，适于进行电流检测及输出反馈检测。
附图说明
图1示出了根据本实用新型一实施例的电子封装体截面示意图；
图2示出了根据本实用新型一实施例的电子封装体的立体示意图。
具体实施方式
为了进一步理解本实用新型，下面结合实施例对本实用新型优选实施方案进行描述，但是应当理解，这些描述只是为进一步说明本实用新型的特征和优点，而不是对本实用新型权利要求的限制。
该部分的描述只针对几个典型的实施例，本实用新型并不仅局限于实施例描述的范围。不同实施例的组合、不同实施例中的一些技术特征进行相互替换，相同或相近的现有技术手段与实施例中的一些技术特征进行相互替换也在本实用新型描述和保护的范围内。
说明书中的“耦接”或“连接”既包含直接连接，也包含间接连接。间接连接为通过中间媒介进行的连接，如通过电传导媒介如导体的连接，其中电传导媒介可含有寄生电感或寄生电容。“多个”或“多”表示两个或两个以上。“若干”表示任意正整数。
图1示出了根据本实用新型一实施例的电子封装体100。电子封装体100包括引线框架、第一晶片11和第二晶片12。其中引线框架包括第一基岛111和第二基岛112。第一晶片11用于放置在第一基岛111上，贴合第一基岛111。第二晶片12用于放置在第二基岛112上，贴合第二基岛112。这里的贴合可以采用胶或其他物质进行粘合，也可以通过压力贴合，也可以仅仅是物理接触。其中第一基岛111向电子封装体100的第一边141(图示为向右)向外延伸形成第一类型管脚151，即第一基岛111与第一类型管脚151是一体成型的。电子封装体100的第一边141有且仅有所述第一类型管脚151。在图示的实施例中，第一基岛111的边缘可具有若干个缺口用于在电子封装体外面形成多个第一类型管脚151。在另一个实施例中，电子封装体100的第一边141有且仅有一个所述第一类型管脚151。
在一个实施例中，第一类型管脚151的总长度与所述第一边141的长度的比例为大于0.8。
基于系统丰富的控制和反馈需求，如需同时进行电流检测和输出电压反馈需求，电子封装体100的第二边142具有至少四个第二类型管脚152，相互间不直接通过电导体耦接。在图示示例中，电子封装体100的第一边141在电子封装体的右侧，第二边142在电子封装体100的左侧，即第二边142与第一边141相对。当然，也可以第一边141在电子封装体的左侧、第二边142在右侧。第二类型管脚至少包括供电管脚152、电流采样管脚153、参考地管脚154和反馈管脚155。其中供电管脚152通过电导体引线164电耦接所述第二晶片12，用于为第二晶片12供电；电流采样管脚153通过电导体引线165耦接所述第一晶片11，用于对外耦接采样电阻，采样流过第一晶片上功率器件的电流；参考地管脚154由第二基岛112向电子封装体的第二边142(如图1所示的左侧边)向外延伸形成；以及反馈管脚155通过电导体引线166耦接所述第二晶片12，用于获取电路系统的输出电压反馈信号。
在一个实施例中，每个第一类型管脚151的宽度是第二类型管脚宽度的1.5至5倍。在一个典型的实施例中，电子封装体100的第一边141包括3个第一类型管脚151，其中第一类型管脚151的宽度是第二类型管脚宽度的3.8至4.2倍。在一个实施例中，第一类型管脚的宽度为1.5mm至2mm，第二类型管脚的宽度为0.3mm至0.5mm。这样的设置既增加了电流承载力和输入功率，又能具有良好的应力和加工特性。
在一个实施例中，第一基岛111进一步具有若干个应力孔。
第一晶片11包括第一面(图示向外可见的一面，或称正面)和与第一面相对的第二面(即晶片11的背面)，其中第二面与第一基岛111相贴合并电性导通，使得第一晶片11的第二面与第一类型管脚151电性导通。在一个实施例中，第一晶片11的第二面为功率开关器件的漏极端，第一类型管脚151和功率开关器件的漏极端相连。引线框架采用良的电导体制作，因第一基岛111与第一类型管脚151是一体成型的，因此从第一晶片11的第二面至第一类型管脚151之间的电阻率很低，且一体化的第一类型管脚151利于散热，适于提高器件的电流承载率和输入功率，同时降低功率损耗。
在图1所示的电子封装体100进一步包括第一电导体引线161、第二电导体引线162、第三电导体引线163、第四电导体引线164、第五电导体引线165、第六电导体引线166。其中第一电导体引线161的第一端连接第二晶片12，第一电导体引线161的第二端连接第一晶片11的第一区域A1。第一电导体引线161可用于将第一晶片11中的功率器件如MOSFET的控制端如栅极电耦接至第二晶片12的驱动电路的输出端，用于控制功率器件。第二电导体引线162的第一端连接第二晶片12，第二电导体引线162的第二端连接第一晶片11的第二区域A2。第一电导体引线162可用于将第一晶片11中的功率器件如MOSFET的第一端如源极电性耦接至第二晶片12，如用于采样功率器件上的信号。第三电导体引线163的第一端连接第二晶片12，第三电导体引线163的第二端连接第一基岛111。在一个实施例中，第三电导体引线163可用于将输入电压通过第一类型管脚151耦接至第二晶片12。第四电导体引线164的第一端连接第二晶片12，第四电导体引线164的第二端连接供电管脚152；第五电导体引线165，其中第五电导体引线的第一端连接第一晶片11的第二区域A2，第五电导体引线165的第二端连接电流采样管脚153；第六电导体引线166的第一端连接第二晶片12，第六电导体引线166的第二端连接反馈管脚155。在图示的实施例中，第五电导体引线165包含有多根，用于承载较大的电流。
在一个实施例中，第二类型管脚进一步包括消磁检测管脚156，消磁检测管脚156通过第七电导体引线167电性耦接第二晶片12，消磁检测管脚用于耦接绕组获得绕组的电流消磁信息。
在一个实施例中，电子封装体100，进一步具有若干根第五电导体引线165，其中每根第五电导体引线165的第一端连接第一晶片11的第二区域A2，第五电导体引线165的第二端连接第二边142的多个第二类型管脚152中的其中一个。在一个实施例中，若干根第五电导体引线165用于将功率器件的第一端接地。
电导体引线可采用合金金属，单质金属或其他类型的电良导体材料。上述电导体引线中的至少一部分可以用其它结构或部件代替，如焊球、金属片等，甚至可通过直接压合等电性连接方式代替。
在一个实施例中，第二基岛112从第二边142向外延伸，形成第二边142的多个第二类型管脚152中的其中一个管脚，如图1所示的第二边142最上边的管脚。
在一个实施例中，第一晶片11包含功率器件，如功率MOSFET(金属氧化物半导体场效应晶体管)，所述第二晶片12包含控制电路。
在一个实施例中，第一类型管脚151为高压管脚，第二类型管脚152为低压管脚，在正常工作状态下，第一类型管脚151上对控制电路参考地电压的最高电压是第二边142的多个第二类型管脚152上的最高电压的五倍以上。
电子封装体100可进一步包含塑料材料，如环氧树脂，将所述部分引线框架、所述第一晶片11和第二晶片12包封，使引线框架的管脚部分暴露在塑料材料外，其中在塑料材料的第一边141露出第一类型管脚151，在塑料材料的第二边142露出所述多个第二类型管脚152。
根据本实用新型的一种实施方式，引线框架包括第一基岛111、第二基岛112和多个引脚部。多个引脚部包括露在电子封装体外面的第二类型管脚152以及位于电子封装体内部的部分。其中第一基岛111向第一方向(图1所示为向右)延伸用于在电子封装体100的第一边141形成第一类型管脚151，且所述第一边141仅具有所述第一类型管脚151，第二基岛112和多个引脚部向第二方向(图1所示为向左)延伸用于在电子封装体100的第二边142外露形成多个第二类型管脚152，所述第一方向和所述第二方向相反。
图2示出了根据本实用新型一实施例的电子封装体200的侧面立体示意图。电子封装体200的第一边有且仅有一个第一类型管脚251，电子封装体200的第二边具有多个第二类型管脚252，其中第一边和第二边相对。
说明书中的“管脚”除了包括引线框架的一部分，还可进一步包括或在其上制作有镀层、涂层或其他的结构。
这里本实用新型的描述和应用是说明性的，并非想将本实用新型的范围限制在上述实施例中。说明书中所涉及的效果或优点等相关描述可因具体条件参数的不确定或其它因素影响而可能在实际实验例中不能体现，效果或优点等相关描述不用于对实用新型范围进行限制。这里所披露的实施例的变形和改变是可能的，对于那些本领域的普通技术人员来说实施例的替换和等效的各种部件是公知的。本领域技术人员应该清楚的是，在不脱离本实用新型的精神或本质特征的情况下，本实用新型可以以其它形式、结构、布置、比例，以及用其它组件、材料和部件来实现。在不脱离本实用新型范围和精神的情况下，可以对这里所披露的实施例进行其它变形和改变。

Claims (11)

1.一种电子封装体，其特征在于，包括：
引线框架，包括第一基岛和第二基岛；
第一晶片，贴合第一基岛；
第二晶片，贴合第二基岛；
其中第一基岛向电子封装体的第一边向外延伸形成第一类型管脚，所述第一边有且仅有所述第一类型管脚；
所述电子封装体的第二边具有至少四个第二类型管脚，所述第二边与所述第一边相对。
2.如权利要求1所述的电子封装体，其特征在于，第一类型管脚的宽度为1.5mm至2mm,第二类型管脚的宽度为0.3mm至0.5mm。
3.如权利要求1所述的电子封装体，其特征在于，第一晶片包括第一面和与第一面相对的第二面，其中第二面与第一基岛相贴合。
4.如权利要求1所述的电子封装体，其特征在于，所述至少四个第二类型管脚包括：
供电管脚，通过电导体引线电耦接所述第二晶片；
电流采样管脚，通过电导体引线耦接所述第一晶片；
参考地管脚，由第二基岛向电子封装体的第二边向外延伸形成；以及
反馈管脚，通过电导体引线耦接所述第二晶片。
5.如权利要求4所述的电子封装体，其特征在于，所述至少四个第二类型管脚进一步包括消磁检测管脚，消磁检测管脚通过第七电导体引线电性耦接第二晶片。
6.如权利要求4所述的电子封装体，其特征在于，进一步包括：
第一电导体引线，其中第一电导体引线的第一端连接第二晶片，第一电导体引线的第二端连接第一晶片的第一区域；
第二电导体引线，其中第二电导体引线的第一端连接第二晶片，第二电导体引线的第二端连接第一晶片的第二区域；
第三电导体引线，其中第三电导体引线的第一端连接第二晶片，第三电导体引线的第二端连接第一基岛；
第四电导体引线，其中第四电导体引线的第一端连接第二晶片，第四电导体引线的第二端连接供电管脚；
第五电导体引线，其中第五电导体引线的第一端连接第一晶片的第二区域，第五电导体引线的第二端连接电流采样管脚；
第六电导体引线，其中第六电导体引线的第一端连接第二晶片，第六电导体引线的第二端连接反馈管脚。
7.如权利要求6所述的电子封装体，其特征在于，所述第五电导体引线包括多根电导体引线。
8.如权利要求1所述的电子封装体，其特征在于，所述第一晶片包含功率器件，所述第二晶片包含控制电路。
9.如权利要求1所述的电子封装体，其特征在于，所述第一边包括3个第一类型管脚，其中第一类型管脚的宽度是第二类型管脚宽度的3.8至4.2倍。
10.一种引线框架，其特征在于，包括：第一基岛、第二基岛和多个引脚部，其中第一基岛向第一方向延伸用于在电子封装体的第一边形成第一类型管脚，且所述第一边仅具有所述第一类型管脚，第二基岛和多个引脚部向第二方向延伸用于在电子封装体的第二边形成至少四个第二类型管脚，所述第一方向和所述第二方向相反。
11.如权利要求10所述的引线框架，其特征在于，第一类型管脚的宽度是第二类型管脚宽度的1.5至5倍。
CN202021013282.6U 2020-06-03 2020-06-03 电子封装体及引线框架 Active CN212412044U (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202021013282.6U CN212412044U (zh) 2020-06-03 2020-06-03 电子封装体及引线框架

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202021013282.6U CN212412044U (zh) 2020-06-03 2020-06-03 电子封装体及引线框架

Publications (1)

Publication Number Publication Date
CN212412044U true CN212412044U (zh) 2021-01-26

Family

ID=74408852

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202021013282.6U Active CN212412044U (zh) 2020-06-03 2020-06-03 电子封装体及引线框架

Country Status (1)

Country Link
CN (1) CN212412044U (zh)

Similar Documents

Publication Publication Date Title
US7615854B2 (en) Semiconductor package that includes stacked semiconductor die
US7145224B2 (en) Semiconductor device
US10347567B2 (en) Semiconductor device and method of manufacturing the same
US20140063744A1 (en) Vertically Stacked Power FETS and Synchronous Buck Converter Having Low On-Resistance
CN107731779B (zh) 电子装置
CN112701095A (zh) 一种功率芯片堆叠封装结构
CN100461401C (zh) 半导体器件
US8476752B2 (en) Package structure for DC-DC converter
CN202042483U (zh) 一种功率半导体器件的封装结构
US10600727B2 (en) Molded intelligent power module for motors
CN116247049B (zh) 功率模块及具有其的电子设备
US7692316B2 (en) Audio amplifier assembly
JP2001068498A (ja) 半導体装置
CN112530918B (zh) 具有集成电感器，电阻器和电容器的功率半导体封装
US8283757B2 (en) Quad flat package with exposed common electrode bars
CN211700263U (zh) 多基岛引线框架以及电机驱动芯片的封装结构
CN112968027A (zh) 智能功率模块
US10410996B2 (en) Integrated circuit package for assembling various dice in a single IC package
JP2005044958A (ja) 電源用デバイス
CN212412044U (zh) 电子封装体及引线框架
JP2001060660A (ja) 共通のハウジングに収納した３個の異なる半導体ダイ
US10490489B2 (en) Conductive clip connection arrangements for semiconductor packages
EP3690937B1 (en) Cascode semiconductor device and method of manufacture
TW521416B (en) Three commonly housed diverse semiconductor dice
US20210375727A1 (en) Semiconductor device

Legal Events

Date Code Title Description
GR01 Patent grant
GR01 Patent grant