CN211828685U - 一种cmos-mems双面集成芯片 - Google Patents

一种cmos-mems双面集成芯片 Download PDF

Info

Publication number
CN211828685U
CN211828685U CN202020498150.0U CN202020498150U CN211828685U CN 211828685 U CN211828685 U CN 211828685U CN 202020498150 U CN202020498150 U CN 202020498150U CN 211828685 U CN211828685 U CN 211828685U
Authority
CN
China
Prior art keywords
cmos
mems
substrate
mems structure
integrated chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202020498150.0U
Other languages
English (en)
Inventor
陈栋梁
谢东成
荣钱
许磊
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hefei Weina Sensing Technology Co ltd
Original Assignee
Hefei Weina Sensing Technology Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hefei Weina Sensing Technology Co ltd filed Critical Hefei Weina Sensing Technology Co ltd
Priority to CN202020498150.0U priority Critical patent/CN211828685U/zh
Application granted granted Critical
Publication of CN211828685U publication Critical patent/CN211828685U/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Micromachines (AREA)

Abstract

本实用新型公开了一种CMOS‑MEMS双面集成芯片,所述装置包括衬底、CMOS电路以及MEMS结构,还包括用于将CMOS电路的引线焊盘引到MEMS结构所在面的金属过孔,CMOS电路以及CMOS电路的引线焊盘贴附于衬底的第一表面,MEMS结构以及MEMS结构的引线焊盘贴附于衬底的第二表面,第一表面与第二表面为对立分布的两面,金属过孔贯穿衬底连通衬底的第一表面和第二表面,CMOS电路的引线焊盘位于金属过孔所在位置并与之电连接,金属过孔与MEMS结构的引线焊盘电连接;本实用新型的优点在于:实现CMOS‑MEMS双面集成及双面集成后的电路互连问题。

Description

一种CMOS-MEMS双面集成芯片
技术领域
本实用新型涉及微机电系统技术领域,更具体涉及一种CMOS-MEMS双面集成芯片。
背景技术
微机电系统(MEMS,Micro-Electro-Mechanical System),也叫做微电子机械系统、微系统、微机械等,指尺寸在几毫米乃至更小的高科技装置。微机电系统其内部结构一般在微米甚至纳米量级,是一个独立的智能系统。微机电系统是在微电子技术(半导体制造技术)基础上发展起来的,融合了光刻、腐蚀、薄膜、LIGA、硅微加工、非硅微加工和精密机械加工等技术制作的高科技电子机械器件。MEMS是一项革命性的新技术,广泛应用于高新技术产业,是一项关系到国家的科技发展、经济繁荣和国防安全的关键技术。
随着MEMS技术的发展,MEMS器件的应用也越来越广泛。大多数MEMS结构都可以通过基于硅基的半导体工艺制作而成,因此CMOS-MEMS的兼容性集成一直是科研人员关注的问题。但是很多MEMS结构的传感器结构复杂,需要用到高温工艺、湿法刻蚀工艺等,或者制作出的薄膜应力大,这样的工艺难以与CMOS工艺兼容,CMOS和MEMS单片集成工艺仍然是一个巨大的挑战。
目前国际上CMOS-MEMS单片集成通常都是将CMOS和MEMS工艺分开来,即CMOS工艺和MEMS工艺分别进行从结构来说先是在硅基的一面完成CMOS或MEMS工艺,留出另一种工艺所需要的空间,在完成前一步工艺后再进行下一步工艺,虽然这样的工艺在一定程度上做到了CMOS和MEMS的单片集成,但是芯片的面积会增大很多。
为了进一步解决CMOS-MEMS单片集成导致芯片的面积增大的问题,近年来有专利如中国专利公开号CN108840307A,提出的一种将CMOS电路与体硅MEMS单片集成的方法,利用SOI硅片,先在SOI硅片的衬底表面层上制作CMOS电路,然后将其用绝缘层保护起来在SOI硅片结构层制作MEMS结构。但是此方法没有解决CMOS和MEMS电路互连的问题,并且由于SOI硅片结构层通常厚度很薄,很多需要深槽的MEMS结构很难完成。
实用新型内容
本实用新型所要解决的技术问题在于现有技术没有实现CMOS-MEMS双面集成后的电路互连问题。
本实用新型通过以下技术手段实现解决上述技术问题的:一种CMOS-MEMS双面集成芯片,包括衬底、CMOS电路以及MEMS结构,还包括用于将CMOS电路的引线焊盘引到MEMS结构所在面的金属过孔,所述CMOS电路以及CMOS电路的引线焊盘贴附于衬底的第一表面,所述MEMS结构以及MEMS结构的引线焊盘贴附于衬底的第二表面,第一表面与第二表面为对立分布的两面,所述金属过孔贯穿衬底连通衬底的第一表面和第二表面,CMOS电路的引线焊盘位于金属过孔所在位置并与之电连接,金属过孔与MEMS结构的引线焊盘电连接。
本实用新型将CMOS电路以及MEMS结构分别集成在衬底对立分布的两面上,然后通过金属过孔将CMOS电路的引线焊盘引到MEMS结构所在面,由于CMOS电路的引线焊盘都被引到了MEMS结构所在面,所以MEMS结构所在面可以作为引线面使用,金属过孔与MEMS结构的引线焊盘电连接,使得MEMS结构与CMOS电路连通,既实现了CMOS-MEMS双面集成,同时MEMS结构与CMOS互连,解决CMOS-MEMS的兼容性问题。
进一步地,所述CMOS-MEMS双面集成芯片还包括支撑层,所述支撑层的下表面贴附于所述衬底的第二表面,所述MEMS结构以及MEMS结构的引线焊盘贴附于所述支撑层的上表面。
进一步地,所述CMOS-MEMS双面集成芯片还包括深腔,所述深腔开设在衬底的第二表面,所述支撑层上对应深腔开口处设置有窗口。
更进一步地,所述窗口位于衬底的第二表面上MEMS结构以外的区域。
进一步地,所述CMOS电路与MEMS结构从俯视视角看重叠分布。
更进一步地,所述深腔的深度小于衬底的厚度。
进一步地,所述CMOS电路的引线焊盘的个数与所述金属过孔的个数相同。
进一步地,所述金属过孔为椭圆柱状、圆柱状或者弯折柱状。
进一步地,所述衬底为硅衬底。
进一步地,所述金属过孔中的金属为铜、铝、金中的一种或多种。
本实用新型的优点在于:
(1)本实用新型将CMOS电路以及MEMS结构分别集成在衬底对立的两面上,然后通过金属过孔将CMOS电路的引线焊盘引到MEMS结构所在面,由于CMOS电路的引线焊盘都被引到了MEMS结构所在面,所以MEMS结构所在面可以作为引线面使用,金属过孔与MEMS结构的引线焊盘电连接,使得MEMS结构与CMOS电路连通,既实现了CMOS-MEMS双面集成,同时MEMS结构与CMOS互连,解决CMOS-MEMS的兼容性问题。
(2)本实用新型充分利用衬底的正反两面,减少芯片总体体积。
(3)在不需要增加芯片体积的情况下,直接在硅衬底上制作深腔,从而生产具有深腔结构的CMOS-MEMS芯片,芯片种类不受局限。
附图说明
图1为本实用新型实施例1所提供的一种CMOS-MEMS双面集成芯片中步骤a所得结构的示意图;
图2为本实用新型实施例1所提供的一种CMOS-MEMS双面集成芯片中步骤b所得结构的示意图;
图3为本实用新型实施例1所提供的一种CMOS-MEMS双面集成芯片中步骤c所得结构的示意图;
图4为本实用新型实施例1所提供的一种CMOS-MEMS双面集成芯片中步骤d所得结构的示意图;
图5为本实用新型实施例1所提供的一种CMOS-MEMS双面集成芯片中步骤e所得CMOS-MEMS双面集成芯片的示意图;
图6为本实用新型实施例2所提供的一种CMOS-MEMS双面集成芯片中步骤d之后所得结构的示意图;
图7为本实用新型实施例2所提供的一种CMOS-MEMS双面集成芯片中步骤e所得结构的示意图;
图8为本实用新型实施例2所提供的一种CMOS-MEMS双面集成芯片中所得带深腔的CMOS-MEMS双面集成芯片的示意图。
具体实施方式
为使本实用新型实施例的目的、技术方案和优点更加清楚,下面将结合本实用新型实施例,对本实用新型实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例是本实用新型一部分实施例,而不是全部的实施例。基于本实用新型中的实施例,本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例,都属于本实用新型保护的范围。
实施例1
如图5所示,一种CMOS-MEMS双面集成芯片,包括衬底1、CMOS电路2、CMOS电路的引线焊盘3、MEMS结构4、MEMS结构的引线焊盘5、用于将CMOS电路的引线焊盘3引到MEMS结构4所在面的金属过孔7,在双面板和多层板中,为连通各层之间的印制导线,在各层需要连通的导线的交汇处钻上一个公共孔,即过孔,过孔中填充金属即金属过孔。所述金属过孔中的金属为铜、铝、金中的一种或多种。
本实用新型实施例中的衬底1为硅衬底,实际应用中不限定为硅衬底,还可以是其他制作MEMS结构及CMOS电路的衬底材料。所述CMOS电路2以及CMOS电路的引线焊盘3贴附于衬底1的第一表面,所述MEMS结构4以及MEMS结构的引线焊盘5贴附于衬底1的第二表面,第一表面与第二表面为对立分布的两面,第一表面和第二表面中的“第一”和“第二”并不对位置关系做限定,只要是相对对立的正反两个面即可,仅仅为了区分两个不同的表面,实际中,可以是多层电路基板中任意选择两层基板相反的两面进行本实用新型芯片的集成。
所述金属过孔7贯穿衬底1连通衬底1的第一表面和第二表面,CMOS电路的引线焊盘3位于金属过孔7所在位置并与之电连接,金属过孔7与MEMS结构的引线焊盘5电连接。
本实用新型中,CMOS电路2与MEMS结构4的具体电路设计不在保护范围之内,CMOS电路2与MEMS结构4采用现有技术的电路,主要改进在于集成,对于CMOS电路2与MEMS结构4的位置没有特别的要求,CMOS电路2与MEMS结构4分布在衬底1对立的两面上,俯视上看尽量重叠分布以满足电路体积足够小的布局,使得在一块衬底1上集成两种电路的同时还能减小体积。
本实用新型的双面CMOS-MEMS芯片的CMOS电路2所在面可作为贴片面使用,由于CMOS电路2的引线pad(焊盘)都被引到了MEMS结构4所在面,所以MEMS结构4所在面可以作为引线面使用,CMOS电路的引线焊盘3和MEMS结构的引线焊盘5可以通过引线键合直接相连或者借助外部PCB间接相连,从而实现CMOS电路2与MEMS结构4的连通。
对于CMOS电路2的引线焊盘3以及MEMS结构的引线焊盘5的具体位置以及焊盘的个数没有特别的限定,CMOS电路的引线焊盘3的位置及个数主要依赖于CMOS电路2具体电路结构,MEMS结构的引线焊盘5的位置以及个数主要依赖于MEMS结构4,所以对于具有多个引线焊盘的CMOS电路2或者MEMS结构4,只要引线焊盘尽量紧凑的布置以减小芯片的体积即可,同时不同的引线焊盘之间做好隔离,防止电磁干扰。
为了将CMOS电路的引线焊盘3都引到MEMS结构4所在面,金属过孔7的个数与CMOS电路的引线焊盘3的个数相同,每一个CMOS电路的引线焊盘3对应一个金属过孔7,每一个金属过孔7都与其对应的CMOS电路的引线焊盘3电导通。金属过孔7的形状不唯一,只要能够起到连通分布在不同层的CMOS电路2与MEMS结构4都在本申请的保护范围之内,优选的方案为椭圆柱状、圆柱状或者弯折柱状。
作为进一步改进的技术方案,所述CMOS-MEMS双面集成芯片还包括支撑层9,支撑层9的作用为支撑MEMS结构4同时提供一定的硅片厚度上的支持,避免需要深槽的MEMS结构4的硅片厚度不够,所述支撑层9的下表面贴附于所述衬底1的第二表面,所述MEMS结构4以及MEMS结构的引线焊盘5贴附于所述支撑层9的上表面。所述支撑层9的材料可以但不限于氧化硅、氮化硅、多晶硅以及金属中的一种或多种。
为了更清楚的介绍本实用新型实施例1的技术方案,所述CMOS-MEMS双面集成芯片的集成过程为:
以下为了方便区分各工艺过程的示例图,对工艺过程进行步骤标识,但实际中,对步骤的先后顺序不做限定,只要符合工艺要求即可。如图1所示,步骤a:选取单抛或双抛硅片作为衬底1;
如图2所示,步骤b:利用CMOS工艺,在衬底1的第一表面集成CMOS电路2以及CMOS电路的引线焊盘3;
如图3所示,步骤c:利用MEMS工艺,在衬底1的第二表面集成MEMS结构4以及MEMS结构的引线焊盘5;所述MEMS工艺为现有工艺,所述MEMS工艺包括紫外光刻、等离子体增强化学气相沉积、溅射镀膜、电子束蒸发镀膜、原子层沉积、离子束镀膜、反应离子刻蚀以及感应耦等离子体刻蚀中的一种或多种。
如图4所示,步骤d:利用干法刻蚀的方式将CMOS电路的引线焊盘3正上方的位于衬底1的第一表面的绝缘层以及硅刻蚀掉,得到腔体6;所述干法刻蚀为现有工艺,所述干法刻蚀为感应耦合等离子体刻蚀。
如图5所示,步骤e:采用电镀或化学镀的方法,以CMOS电路的引线焊盘3为种子层垂直向上生长一层填满腔体6的金属,形成金属过孔7,该金属过孔7连通衬底1的第一表面和第二表面。
通过以上技术方案,本实用新型实施例1提供的一种CMOS-MEMS双面集成芯片,将CMOS电路2以及MEMS结构4分别集成在衬底1对立分布的两面上,然后通过金属过孔7将CMOS电路的引线焊盘3引到MEMS结构4所在面,由于CMOS电路的引线焊盘3都被引到了MEMS结构4所在面,所以MEMS结构4所在面可以作为引线面使用,金属过孔7与MEMS结构的引线焊盘5电连接,使得MEMS结构4与CMOS电路2连通,既实现了CMOS-MEMS双面集成,同时MEMS结构4与CMOS互连,解决CMOS-MEMS的兼容性问题。
实施例2
如图8所示,对于MEMS还有包括深腔10的MEMS结构4,所以为了完成包括深腔10的MEMS结构4与CMOS电路2的双面集成,本实用新型实施例2与实施例1的区别在于:所述CMOS-MEMS双面集成芯片还包括深腔10,深腔10开设在衬底1的第二表面,支撑层9上对应深腔10开口处设置有窗口8。所述深腔10的深度小于衬底1的厚度。
实际应用中,所述窗口8位于衬底第二表面上MEMS结构4以外的区域,窗口8的位置避免与MEMS结构4所在位置重合,避免不小心刻蚀掉MEMS结构4的引线使得电路出现故障。窗口8是用于湿法刻蚀的窗口,采用干法刻蚀而成。深腔10通过湿法刻蚀的方式形成,以上刻蚀方式属于现有技术的工艺流程,在此对具体的工艺不做赘述。
为了更清楚的介绍本实用新型实施例2的技术方案,包括深腔10的MEMS结构4与CMOS电路2的双面集成的过程为:该过程与本实用新型实施例1提供的集成过程的区别在于:如图6和图7所示,所述步骤d之后、步骤e之前还包括:再利用干法刻蚀出用于湿法刻蚀的窗口8,如图8所示,所述步骤e之后还包括:利用湿法刻蚀液刻蚀并释放出空腔结构,形成深腔10。这里只是给出优选的实施方案,实际应用中,可以在深腔10和腔体6做好以后,再通过MEMS工艺在腔体6中电镀填充金属,形成金属过孔7,对于工艺步骤不做限定。所述湿法刻蚀液为硅的各向异性腐蚀液,例如氢氧化钾溶液或者四甲基氢氧化铵溶液。
需要说明的是,本实用新型提供的方法过程均只是为了更好的了解本实用新型的技术方案,对于其中涉及的方法流程以及工艺处理均不在本申请的保护范围之内,本申请只保护CMOS-MEMS双面集成芯片的结构。
通过以上技术方案,本实用新型实施例2在实施例1提供的结构以及工艺方法基础上加设窗口8以及深腔10,集成了包括深腔10的CMOS-MEMS芯片,使得CMOS-MEMS双面集成的应用更广,局限性小。
以上实施例仅用以说明本实用新型的技术方案,而非对其限制;尽管参照前述实施例对本实用新型进行了详细的说明,本领域的普通技术人员应当理解:其依然可以对前述各实施例所记载的技术方案进行修改,或者对其中部分技术特征进行等同替换;而这些修改或者替换,并不使相应技术方案的本质脱离本实用新型各实施例技术方案的精神和范围。

Claims (10)

1.一种CMOS-MEMS双面集成芯片,包括衬底、CMOS电路以及MEMS结构,其特征在于,还包括用于将CMOS电路的引线焊盘引到MEMS结构所在面的金属过孔,所述CMOS电路以及CMOS电路的引线焊盘贴附于衬底的第一表面,所述MEMS结构以及MEMS结构的引线焊盘贴附于衬底的第二表面,第一表面与第二表面为对立分布的两面,所述金属过孔贯穿衬底连通衬底的第一表面和第二表面,CMOS电路的引线焊盘位于金属过孔所在位置并与之电连接,金属过孔与MEMS结构的引线焊盘电连接。
2.根据权利要求1所述的一种CMOS-MEMS双面集成芯片,其特征在于,还包括支撑层,所述支撑层的下表面贴附于所述衬底的第二表面,所述MEMS结构以及MEMS结构的引线焊盘贴附于所述支撑层的上表面。
3.根据权利要求2所述的一种CMOS-MEMS双面集成芯片,其特征在于,还包括深腔,所述深腔开设在衬底的第二表面,所述支撑层上对应深腔开口处设置有窗口。
4.根据权利要求3所述的一种CMOS-MEMS双面集成芯片,其特征在于,所述窗口位于衬底的第二表面上MEMS结构以外的区域。
5.根据权利要求3所述的一种CMOS-MEMS双面集成芯片,其特征在于,所述深腔的深度小于衬底的厚度。
6.根据权利要求1所述的一种CMOS-MEMS双面集成芯片,其特征在于,所述CMOS电路与MEMS结构从俯视视角看重叠分布。
7.根据权利要求1所述的一种CMOS-MEMS双面集成芯片,其特征在于,所述CMOS电路的引线焊盘的个数与所述金属过孔的个数相同。
8.根据权利要求1所述的一种CMOS-MEMS双面集成芯片,其特征在于,所述金属过孔为椭圆柱状、圆柱状或者弯折柱状。
9.根据权利要求1-8任一所述的CMOS-MEMS双面集成芯片,其特征在于,所述衬底为硅衬底。
10.根据权利要求1-8任一所述的CMOS-MEMS双面集成芯片,其特征在于,所述金属过孔中的金属为铜、铝、金中的一种或多种。
CN202020498150.0U 2020-04-07 2020-04-07 一种cmos-mems双面集成芯片 Active CN211828685U (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202020498150.0U CN211828685U (zh) 2020-04-07 2020-04-07 一种cmos-mems双面集成芯片

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202020498150.0U CN211828685U (zh) 2020-04-07 2020-04-07 一种cmos-mems双面集成芯片

Publications (1)

Publication Number Publication Date
CN211828685U true CN211828685U (zh) 2020-10-30

Family

ID=73142488

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202020498150.0U Active CN211828685U (zh) 2020-04-07 2020-04-07 一种cmos-mems双面集成芯片

Country Status (1)

Country Link
CN (1) CN211828685U (zh)

Similar Documents

Publication Publication Date Title
US7553695B2 (en) Method of fabricating a package for a micro component
KR100772321B1 (ko) Mems 소자의 패키지 및 그 제조방법
CN106672889B (zh) 半导体器件及其制造方法
EP2082422B1 (en) Formation of through-wafer electrical interconnections using an etch stop layer
TWI511248B (zh) 多孔基材中之通路
CN101849289B (zh) 制备三层梁的方法和设备
KR100846569B1 (ko) Mems 소자의 패키지 및 그 제조방법
KR20100047251A (ko) 저저항 웨이퍼 관통형 비아
US10553358B2 (en) Electronic substrates and interposers made from nanoporous films
KR20070012656A (ko) 센서 장치, 센서 시스템 및 그것의 제조 방법
TW201205759A (en) Microelectronic elements having metallic pads overlying vias
TW201402450A (zh) 混合整合構件及其製造方法
CN103508413A (zh) 用于制造具有电覆镀通孔的构件的方法
CN106744666A (zh) 微机械结构元件
CN102479766A (zh) 半导体装置的制法、基材穿孔制程及其结构
CN202508874U (zh) 圆片级mems惯性器件tsv堆叠封装结构
CN111968953A (zh) 硅通孔结构及其制备方法
CN211828685U (zh) 一种cmos-mems双面集成芯片
KR102235331B1 (ko) 반도체 장치 및 웨이퍼의 중 적어도 하나의 3차원 적층, 패키징 및 이종 통합 중 적어도 하나를 위한 스루 고분자 비아(via) 및 이의 제조방법
Fischer et al. SiCer-A substrate to combine ceramic and silicon based micro systems
CN115159444B (zh) 一种无引线的三维异构集成结构及其制造方法
CN112802821B (zh) 一种双面多层布线的铝基转接板及其制备方法
CN111477552A (zh) 一种cmos-mems双面集成芯片及其集成方法
CN113544827B (zh) 一种芯片的封装方法及封装结构
CN105280620A (zh) 集成电路元件及其制作方法

Legal Events

Date Code Title Description
GR01 Patent grant
GR01 Patent grant