CN211629084U - 功率模块 - Google Patents
功率模块 Download PDFInfo
- Publication number
- CN211629084U CN211629084U CN202020536884.3U CN202020536884U CN211629084U CN 211629084 U CN211629084 U CN 211629084U CN 202020536884 U CN202020536884 U CN 202020536884U CN 211629084 U CN211629084 U CN 211629084U
- Authority
- CN
- China
- Prior art keywords
- chip
- bonding wire
- power module
- pad
- bonding
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000000758 substrate Substances 0.000 claims abstract description 20
- 239000002131 composite material Substances 0.000 claims abstract description 15
- 239000000919 ceramic Substances 0.000 claims description 4
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 claims description 3
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 claims description 3
- 229910052737 gold Inorganic materials 0.000 claims description 2
- 239000010931 gold Substances 0.000 claims description 2
- 229910052709 silver Inorganic materials 0.000 claims description 2
- 239000004332 silver Substances 0.000 claims description 2
- 238000005538 encapsulation Methods 0.000 abstract description 4
- 238000000034 method Methods 0.000 abstract description 4
- 238000012858 packaging process Methods 0.000 description 3
- 238000010586 diagram Methods 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- 239000005022 packaging material Substances 0.000 description 1
- 230000000149 penetrating effect Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
- H01L2224/0601—Structure
- H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4912—Layout
- H01L2224/49171—Fan-out arrangements
Landscapes
- Wire Bonding (AREA)
Abstract
本实用新型涉及一种功率模块，该功率模块包括壳体及设在壳体内的复合基板、第一芯片、第二芯片、第一键合线和第二键合线。其中，复合基板包括绝缘板体及设在绝缘板体上的转接焊盘和芯片焊盘，芯片焊盘用于承载第二芯片，且转接焊盘设在芯片焊盘与第一芯片之间，第一键合线用于连接转接焊盘和第一芯片，第二键合线用于连接第二芯片和转接焊盘，使得第一芯片能通过第一键合线、转接焊盘和第二键合线来连接第二芯片。本实用新型的功率模块解决了如何降低键合线长度的问题，并降低了键合线在封装过程中产生短路或断路的风险，由此可以提高功率模块的良品率。
Description
技术领域
本实用新型属于电力半导体器件领域，具体涉及一种功率模块。
背景技术
在功率模块的封装过程中，需要使用键合线将多个芯片相连。但是芯片的数量越多，键合线的长度就越长。键合线的长度越长，功率模块的良品率就越低。以连接驱动芯片和功率芯片的键合线为例，由于封装材料在封装过程可能会引发键合线产生短路或断路，并键合线产生短路或断路的风险会随着键合线长度的增加而增加，由此如何降低键合线的长度是亟需解决的一个技术难题。
实用新型内容
为了解决上述全部或部分问题，本实用新型目的在于提供一种功率模块，其解决了如何降低键合线长度的问题，降低了键合线在封装过程中产生短路或断路的风险，由此可以提高功率模块的良品率。
本实用新型提供了一种功率模块，包括壳体及设在所述壳体内的复合基板、第一芯片、第二芯片、第一键合线和第二键合线，所述复合基板包括绝缘板体及设在所述绝缘板体上的转接焊盘和芯片焊盘，所述芯片焊盘用于承载所述第二芯片，且所述转接焊盘设在所述芯片焊盘与第一芯片之间，所述第一键合线用于连接所述转接焊盘和第一芯片，所述第二键合线用于连接所述第二芯片和转接焊盘，使得所述第一芯片能通过第一键合线、转接焊盘和第二键合线来连接所述第二芯片。
进一步地，所述第一芯片为驱动芯片，第二芯片为功率芯片。
进一步地，所述功率芯片为IGBT芯片，所述驱动芯片为HVIC芯片。
进一步地，所述第二芯片的数量为多个，所述转接焊盘包括多个间隔开的连接条，每个所述第二芯片先通过至少一个所述第二键合线连接至少一个所述连接条，再通过与该连接条连接的至少一个第一键合线连接所述第一芯片。
进一步地，一部分所述连接条为一字型，另一部分所述连接条为L型，一字型的所述连接条比L型的所述连接条更靠近第一芯片。
进一步地，每个所述连接条包括与所述第二芯片相比更靠近所述第一芯片的第一端部和与所述第一芯片相比更靠近所述第二芯片的第二端部，所述第一键合线和第二键合线分别连接所述连接条的第一端部和第二端部。
进一步地，所述第一键合线长度为1.8mm-3.6mm，所述第二键合线长度为2.2mm-3.3mm。
进一步地，所述复合基板为DBC陶瓷基板。
进一步地，所述第一键合线和第二键合线为金线或银线。
进一步地，还包括从所述壳体内穿出并在所述壳体内分别连接所述第一芯片和第二芯片的第一引脚组和第二引脚组。
由上述技术方案可知，本实用新型的功率模块通过芯片焊盘承载第二芯片，且在芯片焊盘与第一芯片之间增设了转接焊盘，使得第一芯片和第二芯片都能通过一根较短的键合线连接转接焊盘，并借助前述键合线及转接焊盘实现二者的连接，不再依赖较长的键合线实现二者的连接，由此可以有效降低键合线的长度，并降低键合线在封装过程中产生短路或断路的风险，最终提高功率模块的良品率。
附图说明
下面将结合附图来对本实用新型的优选实施例进行详细地描述。在图中：
图1为本实用新型实施例的功率模块的结构示意图；
图2示意性地显示了本实用新型实施例的功率模块的复合基板。
在附图中，相同的部件使用相同的附图标记。附图并未按照实际的比例绘制。
具体实施方式
下面将结合附图对本实用新型做进一步说明。
图1为本实用新型实施例的功率模块的结构示意图；图2示意性地显示了本实用新型实施例的功率模块的复合基板。如图1和图2所示，本实用新型实施例的功率模块100包括壳体(未示出)及设在壳体内的复合基板3、第一芯片1、第二芯片2、第一键合线41和第二键合线42。复合基板3包括绝缘板体33及设在绝缘板体33上的转接焊盘32和芯片焊盘31，芯片焊盘31用于承载第二芯片2，且转接焊盘32设在芯片焊盘31与第一芯片1之间，第一键合线41用于连接转接焊盘32和第一芯片1，第二键合线42用于连接第二芯片2和转接焊盘32，使得第一芯片1能通过第一键合线41、转接焊盘32和第二键合线42来连接第二芯片2。
在本实用新型的实施例中，功率模块100通过芯片焊盘31承载第二芯片2，且在芯片焊盘31与第一芯片1之间增设了转接焊盘32，使得第一芯片1和第二芯片2都能通过一根较短的键合线连接转接焊盘32，并借助前述键合线及转接焊盘32实现二者的连接，不再依赖较长的键合线实现二者的连接，由此可以有效降低键合线的长度，并降低键合线在封装过程中产生短路或断路的风险，最终提高功率模块100的良品率。
在本实施例中，第二芯片2可选为功率芯片，尤其是应用广泛的IGBT芯片，第一芯片1可选为驱动芯片，尤其是用于驱动IGBT芯片的HVIC芯片。
在本实施例中，第二芯片2的数量为多个，转接焊盘32包括多个间隔开的连接条321，每个第二芯片2先通过至少一个第二键合线42连接至少一个连接条321，再通过与该连接条321连接的至少一个第一键合线41连接第一芯片1。由此，保证第一芯片1和第二芯片2可以建立稳定、可靠的连接，例如保证驱动芯片可以有效驱动功率芯片，并使各自可以高效运行。
在图2所示出的转接焊盘32中，一部分连接条321为一字型，另一部分连接条321为L型，一字型连接条321比L型连接条321更靠近第一芯片1，通过一字型和L型的组合来优化转接焊盘32的结构，降低转接焊盘32对复合基板3的占用率。每个连接条321包括与第二芯片2相比更靠近第一芯片1的第一端部321a和与第一芯片1相比更靠近第二芯片2的第二端部321b，第一键合线41和第二键合线42分别连接连接条321的第一端部321a和第二端部321b，以更科学的方式降低第一键合线41和第二键合线42的长度。
在本实施例中，第一键合线41长度为1.8mm-3.6mm，第二键合线42长度为2.2mm-3.3mm。通过大量实验得知，当第一键合线41长度为1.8mm-3.6mm，且第二键合线42长度为2.2mm-3.3mm时，第一芯片1和第二芯片2之间不易发生相互干扰的现象，并保证功率模块具有最佳的抗短路能力和抗断路能力。
在本实施例中，复合基板可选为PCB板、IMS基板和DBC陶瓷基板等，优选为性能优异的DBC陶瓷基板。此外，第一键合线41和第二键合线42优选为导电性更好的金线或银线，当前二者也可选择铝线和铜线等其他导电线。
在本实施例中，功率模块100还包括从壳体内穿出并在壳体内分别连接第一芯片1和第二芯片2的第一引脚组51和第二引脚组52。第一芯片1和第二芯片2通过不同的引脚组连接目标元器件，与一个引脚组相比，两个引脚组更容易避免第一芯片1和第二芯片2产生干扰的可能性。
综上所述，本实用新型实施例的功率模块解决了如何降低键合线长度的问题，降低了键合线在封装过程中产生短路或断路的风险，由此可以提高功率模块的良品率。
此外，术语“第一”、“第二”等仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。在本实用新型的描述中，“多个”的含义是两个以上，除非另有明确具体的限定。
在本申请中，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”、“固定”等术语应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或成一体；可以是机械连接，也可以是电连接；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通或两个元件的相互作用关系。对于本领域的普通技术人员而言，可以根据具体情况理解上述术语在本实用新型中的具体含义。
以上所述仅为本实用新型的优选实施方式，但本实用新型保护范围并不局限于此，任何本领域的技术人员在本实用新型公开的技术范围内，可容易地进行改变或变化，而这种改变或变化都应涵盖在本实用新型的保护范围之内。因此，本实用新型的保护范围应以权利要求书的保护范围为准。只要不存在结构冲突，各个实施例中所提到的各项技术特征均可以任意方式组合起来。本实用新型并不局限于文中公开的特定实施例，而是包括落入权利要求的范围内的所有技术方案。
Claims (10)
1.一种功率模块，其特征在于，包括壳体及设在所述壳体内的复合基板、第一芯片、第二芯片、第一键合线和第二键合线，所述复合基板包括绝缘板体及设在所述绝缘板体上的转接焊盘和芯片焊盘，所述芯片焊盘用于承载所述第二芯片，且所述转接焊盘设在所述芯片焊盘与第一芯片之间，所述第一键合线用于连接所述转接焊盘和第一芯片，所述第二键合线用于连接所述第二芯片和转接焊盘，使得所述第一芯片能通过第一键合线、转接焊盘和第二键合线来连接所述第二芯片。
2.根据权利要求1所述的功率模块，其特征在于，所述第一芯片为驱动芯片，第二芯片为功率芯片。
3.根据权利要求2所述的功率模块，其特征在于，所述功率芯片为IGBT芯片，所述驱动芯片为HVIC芯片。
4.根据权利要求1-3中任一项所述的功率模块，其特征在于，所述第二芯片的数量为多个，所述转接焊盘包括多个间隔开的连接条，每个所述第二芯片先通过至少一个所述第二键合线连接至少一个所述连接条，再通过与该连接条连接的至少一个第一键合线连接所述第一芯片。
5.根据权利要求4所述的功率模块，其特征在于，一部分所述连接条为一字型，另一部分所述连接条为L型，一字型的所述连接条比L型的所述连接条更靠近所述第一芯片。
6.根据权利要求4所述的功率模块，其特征在于，每个所述连接条包括与所述第二芯片相比更靠近所述第一芯片的第一端部和与所述第一芯片相比更靠近所述第二芯片的第二端部，所述第一键合线和第二键合线分别连接所述连接条的第一端部和第二端部。
7.根据权利要求1-3中任一项所述的功率模块，其特征在于，所述第一键合线的长度为1.8mm-3.6mm，所述第二键合线的长度为2.2mm-3.3mm。
8.根据权利要求1-3中任一项所述的功率模块，其特征在于，所述复合基板为DBC陶瓷基板。
9.根据权利要求1-3中任一项所述的功率模块，其特征在于，所述第一键合线和第二键合线为金线或银线。
10.根据权利要求1-3中任一项所述的功率模块，其特征在于，还包括从所述壳体内穿出并在所述壳体内分别连接所述第一芯片和第二芯片的第一引脚组和第二引脚组。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202020536884.3U CN211629084U (zh) | 2020-04-13 | 2020-04-13 | 功率模块 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202020536884.3U CN211629084U (zh) | 2020-04-13 | 2020-04-13 | 功率模块 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN211629084U true CN211629084U (zh) | 2020-10-02 |
Family
ID=72622149
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202020536884.3U Active CN211629084U (zh) | 2020-04-13 | 2020-04-13 | 功率模块 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN211629084U (zh) |
-
2020
- 2020-04-13 CN CN202020536884.3U patent/CN211629084U/zh active Active
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6476481B2 (en) | High current capacity semiconductor device package and lead frame with large area connection posts and modified outline | |
| US6437449B1 (en) | Making semiconductor devices having stacked dies with biased back surfaces | |
| US20120244697A1 (en) | Method for fabricating a semiconductor device | |
| CN100461401C (zh) | 半导体器件 | |
| EP1986234A3 (en) | Power semiconductor module for inverter circuit system | |
| JPH06283650A (ja) | 半導体装置 | |
| US7508060B2 (en) | Multi-chip semiconductor connector assemblies | |
| CN214043635U (zh) | 一种智能功率模块及电力电子设备 | |
| CN110176451A (zh) | 功率模块及其封装方法 | |
| CN103839906A (zh) | 触针及具有其的功率模块封装 | |
| CN110400794B (zh) | 一种功率半导体模块封装结构 | |
| US5519576A (en) | Thermally enhanced leadframe | |
| CN113346713B (zh) | 一种分立器件及功率模组封装 | |
| TW200425456A (en) | Multi-chip package with electrical interconnection | |
| CN109727948A (zh) | 一种封装结构以及芯片安装单元 | |
| CN211629084U (zh) | 功率模块 | |
| JP4760509B2 (ja) | リードフレーム組立体 | |
| CN100401487C (zh) | 半导体器件及半导体器件的制造方法 | |
| CN210467818U (zh) | Igbt模块封装结构 | |
| CN112271164A (zh) | 一种低电感碳化硅模块 | |
| CN218071918U (zh) | 一种多维度的智能功率模块封装结构 | |
| CN220796724U (zh) | 一种双面半桥功率模块 | |
| CN216354180U (zh) | 集成电路封装结构 | |
| JP2002118215A (ja) | 半導体装置 | |
| CN216749898U (zh) | 一种功率半导体的封装结构 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| GR01 | Patent grant | ||
| GR01 | Patent grant |