CN211579953U - 一种锁相环电路、边界时钟及同步组网系统 - Google Patents

Abstract

本实用新型实施例公开了一种锁相环电路、边界时钟及同步组网系统。该锁相环电路包括：鉴相器、第一信号提取装置、第二信号提取装置以及相加器，其中：鉴相器的输出端分别与第一信号提取装置和第二信号提取装置的输入端相连；第一信号提取装置与第二信号提取装置的输出端分别与相加器的两个输入端相连，相加器的输出端与鉴相器的输入端相连；鉴相器的输入端为锁相环电路的输入端，相加器的输出端为锁相环电路的输出端；第一信号提取装置和第二信号提取装置分别用于从鉴相器的输出信号中提取第一信号和第二信号，第一信号与第二信号的频带宽度不同。可以满足ITU G.8273.2协议对噪声传递的要求，同时具有更好的同步性能、保持系统稳定。

Description

一种锁相环电路、边界时钟及同步组网系统

技术领域

本实用新型实施例涉及信号处理技术领域，尤其涉及一种锁相环电路、边界时钟及同步组网系统。

背景技术

在电信工程技术与标准化ITU G.8273.2协议中定义了高精度时间同步协议(Precision Time Protocol，PTP)的电信边界时钟需要满足完全传递0.1赫兹(Hertz，Hz)以下的有益噪声。

在实际应用中，PTP设备通过网络传输PTP报文，网络的延时变化会影响PTP设备间的同步性能。为了达到更好的同步性能，PTP设备会将锁相环(Phase Locked Loop，PLL)设置较窄的带宽，如1毫赫兹(Miltz Hertz，mHz)，最大的降低网络噪声对PTP同步性能的影响，保持系统的稳定。

但是，为了当PTP设备需要满足ITU G.8273.2协议中的噪声传递要求，完全传递0.1Hz以下的有益噪声时，PLL需要设置带宽为0.1Hz，PTP的同步性能会变得恶劣，系统很难稳定。而达到更好的同步性能，保持系统稳定时，又将不满足ITU G.8273.2协议中对噪声传递的要求。

实用新型内容

本实用新型实施例提供了一种锁相环电路、边界时钟及同步组网系统，可以满足ITU G.8273.2协议对噪声传递的要求，同时保持PTP设备同步性能不恶劣、实现系统稳定。

第一方面，本实用新型实施例提供了一种锁相环电路，该锁相环电路，包括：鉴相器、第一信号提取装置、第二信号提取装置以及相加器，其中：

所述鉴相器的输出端分别与所述第一信号提取装置和所述第二信号提取装置的输入端相连；所述第一信号提取装置与所述第二信号提取装置的输出端分别与所述相加器的两个输入端相连，所述相加器的输出端与所述鉴相器的输入端相连；

所述鉴相器的输入端为所述锁相环电路的输入端，所述相加器的输出端为所述锁相环电路的输出端；

所述第一信号提取装置和所述第二信号提取装置分别用于从所述鉴相器的输出信号中提取第一信号和第二信号，所述第一信号与所述第二信号的频带宽度不同。

可选的，所述第一信号提取装置具体包括：第一滤波器以及压控振荡器VCO；其中，所述第一滤波器的输入端与所述鉴相器的输出端相连，所述第一滤波器的输出端与所述VCO的输入端相连，所述VCO的输出端与所述相加器的一个输入端相连；

所述第二信号提取装置包括：第二滤波器；其中，所述第二滤波器的输入端与所述鉴相器的输出端相连，所述第二滤波器的输出端与所述相加器的另一个输入端相连；

所述第一滤波器与所述第二滤波器的滤波带宽不同。

可选的，所述第一滤波器为环路滤波器，所述第二滤波器为噪声滤波器。

可选的，所述噪声滤波器，包括：无限脉冲响应IIR滤波器。

可选的，所述噪声滤波器，包括：带宽为100毫赫兹的噪声滤波器。

可选的，所述环路滤波器，包括：带宽为1毫赫兹的环路滤波器。

第二方面，本实用新型实施例还提供了一种边界时钟，该边界时钟，包括：本实用新型任一实施例所述的锁相环电路。

可选的，所述边界时钟还包括：高精度时间同步协议PTP端口；

所述PTP端口包括主端口和从端口；

其中，所述从端口与所述锁相环电路的输入端相连；所述主端口与所述锁相环电路的输出端相连。

第三方面，本实用新型实施例还提供了一种同步组网系统，该同步组网系统，包括：

主时钟、至少一个如本实用新型任一实施例所述的边界时钟、以及从时钟；

其中，各所述边界时钟串联；

所述主时钟的输出端与第一个边界时钟的输入端相连，所述从时钟与最后一个边界时钟的输出端相连。

本实用新型的技术方案通过鉴相器、第一信号提取装置、第二信号提取装置以及相加器，其中：鉴相器的输出端分别与第一信号提取装置和第二信号提取装置的输入端相连；第一信号提取装置与第二信号提取装置的输出端分别与相加器的两个输入端相连，相加器的输出端与鉴相器的输入端相连；鉴相器的输入端为锁相环电路的输入端，相加器的输出端为锁相环电路的输出端；第一信号提取装置和第二信号提取装置分别用于从鉴相器的输出信号中提取第一信号和第二信号，第一信号与第二信号的频带宽度不同，解决了ITUG.8273.2协议中PTP设备间噪声传递的问题，实现了在满足ITU G.8273.2协议对噪声传递要求的同时，保持同步性能不恶劣、系统稳定的效果。

附图说明

图1是本实用新型实施例提供的一种锁相环电路的结构示意图；

图2是本实用新型实施例提供的一种锁相环电路的结构示意图；

图3是本实用新型实施例提供的一种锁相环电路的结构示意图；

图4是本实用新型实施例提供的一种边界时钟的结构示意图；

图5是本实用新型实施例提供的一种同步组网系统的结构示意图；

图6是现有技术的锁相环电路的结构示意图；

图7是本实用新型实施例提供的一种锁相环电路的结构示意图。

具体实施方式

下面结合附图和实施例对本实用新型作进一步的详细说明。可以理解的是，此处所描述的具体实施例仅仅用于解释本实用新型，而非对本实用新型的限定。另外还需要说明的是，为了便于描述，附图中仅示出了与本实用新型相关的部分而非全部结构。

图1是本实用新型实施例提供的一种锁相环电路的结构示意图，本实施例可适用于实现ITU G.8273.2协议中PTP设备间噪声传递的情况。

如图1所示，该锁相环电路100包括：鉴相器110、第一信号提取装置120、第二信号提取装置130以及相加器140。

其中，鉴相器110的输出端分别与第一信号提取装置120和第二信号提取装置130的输入端相连；第一信号提取装置120与第二信号提取装置130的输出端分别与相加器140的两个输入端相连，相加器140的输出端与鉴相器110的输入端相连；鉴相器110的输入端为锁相环电路100的输入端，相加器140的输出端为锁相环电路100的输出端；第一信号提取装置120和第二信号提取装置130分别用于从鉴相器110的输出信号中提取第一信号和第二信号，第一信号与第二信号的频带宽度不同。

在本实用新型的一个具体实施方式中，锁相环电路100可以包括鉴相器110、第一信号提取装置120、第二信号提取装置130以及相加器140。鉴相器110的输入端为锁相环电路100的输入，鉴相器110可以接收传输至锁相环电路100的PTP报文中的时戳信息，并对时戳信息进行采样，可以计算出锁相环电路100的时钟与接收的时戳信息间的相位差异、路径延时等时钟数据，作为输出信号进行输出。鉴相器110的输出信号可以传输至第一信号提取装置120与第二信号提取装置130。

其中，第一信号提取装置120与第二信号提取装置130分别对鉴相器110的输出信号进行提取，第一信号提取装置120可以对输出信号提取第一信号，第二信号提取装置130可以对输出信号提取频带宽度不同于第一信号的第二信号，可以使锁相环电路100中传递两路不同的信号。第一信号可以使锁相环电路100达到系统稳定，并使锁相环电路100的时钟与接收到PTP报文对应的PTP设备的时钟同步；第二信号可以使锁相环电路100满足ITUG.8273.2协议对噪声传递的要求。

其中，第一信号提取装置120与第二信号提取装置130的输出端分别与相加器140的两个输入端相连，可以使锁相环电路100既达到较好的同步性能，保持系统稳定，又可以满足ITU G.8273.2协议对噪声传递的要求。相加器140的输出端与鉴相器110的输入端相连，可以构成锁相环电路100的反馈电路，对锁相环电路100进一步调节，实现锁相环电路100的稳定，最终使得输入和输出的频率同步，且具有稳定的相位差。

本实用新型的技术方案通过鉴相器、第一信号提取装置、第二信号提取装置以及相加器，其中：鉴相器的输出端分别与第一信号提取装置和第二信号提取装置的输入端相连；第一信号提取装置与第二信号提取装置的输出端分别与相加器的两个输入端相连，相加器的输出端与鉴相器的输入端相连；鉴相器的输入端为锁相环电路的输入端，相加器的输出端为锁相环电路的输出端；第一信号提取装置和第二信号提取装置分别用于从鉴相器的输出信号中提取第一信号和第二信号，第一信号与第二信号的频带宽度不同，解决了ITUG.8273.2协议中PTP设备间噪声传递的问题，实现了在满足ITU G.8273.2协议对噪声传递要求的同时，保持同步性能不恶劣、系统稳定的效果。

图2是本实用新型实施例提供的一种锁相环电路的结构示意图，如图2所示，锁相环电路100可以包括鉴相器110、第一信号提取装置120、第二信号提取装置130以及相加器140。

如图2所示，在本实用新型实施例的一个实施方式中，可选的，第一信号提取装置120具体包括：第一滤波器121以及压控振荡器(Voltage Controlled Oscillator，VCO)122；其中，第一滤波器121的输入端与鉴相器110的输出端相连，第一滤波器121的输出端与VCO 122的输入端相连，VCO 122的输出端与相加器140的一个输入端相连。

其中，第一信号提取装置120对鉴相器110的输出信号进行提取，第一信号提取装置120可以包括第一滤波器121以及VCO 122，第一滤波器121对鉴相器110的输出信号进行滤波，将带宽以外的噪声全部滤除，提取到第一信号，并将第一信号传递至VCO 122，可以调节VCO 122，使VCO 122输出的时钟与锁相环电路100接收到PTP报文对应的PTP设备的时钟同步。

如图2所示，在本实用新型实施例的一个实施方式中，可选的，第二信号提取装置130包括：第二滤波器131；其中，第二滤波器131的输入端与鉴相器110的输出端相连，第二滤波器131的输出端与相加器140的另一个输入端相连；第一滤波器121与第二滤波器131的滤波带宽不同。

其中，第二信号提取装置130包括第二滤波器131，第二滤波器131对鉴相器110的输出信号进行滤波，将带宽以外的噪声全部滤除，提取到第二信号。第一滤波器121与第二滤波器131的滤波带宽不同，第二信号与第一信号的频带宽度不同。通过第二滤波器131，可以使锁相环电路100传递不同频带宽度的信号，可以传递满足ITU G.8273.2协议要求的有益噪声。可以使锁相环电路100达到系统稳定，时钟与接收到PTP报文对应的PTP设备的时钟同步；同时满足ITU G.8273.2协议对噪声传递的要求。

本实用新型的技术方案通过鉴相器、第一信号提取装置、第二信号提取装置以及相加器，其中：鉴相器的输出端分别与第一信号提取装置和第二信号提取装置的输入端相连；第一信号提取装置与第二信号提取装置的输出端分别与相加器的两个输入端相连，相加器的输出端与鉴相器的输入端相连；鉴相器的输入端为锁相环电路的输入端，相加器的输出端为锁相环电路的输出端；第一信号提取装置和第二信号提取装置分别用于从鉴相器的输出信号中提取第一信号和第二信号，第一信号与第二信号的频带宽度不同；第一信号提取装置具体包括：第一滤波器以及压控振荡器VCO；其中，第一滤波器的输入端与鉴相器的输出端相连，第一滤波器的输出端与VCO的输入端相连，VCO的输出端与相加器的一个输入端相连；第二信号提取装置包括：第二滤波器；其中，第二滤波器的输入端与鉴相器的输出端相连，第二滤波器的输出端与相加器的另一个输入端相连；第一滤波器与第二滤波器的滤波带宽不同，解决了ITU G.8273.2协议中PTP设备间噪声传递的问题，实现了在满足ITU G.8273.2协议对噪声传递要求的同时，保持同步性能不恶劣、系统稳定的效果。

图3是本实用新型实施例提供的一种锁相环电路的结构示意图，如图3所示，锁相环电路100可以包括鉴相器110、第一信号提取装置120、第二信号提取装置130以及相加器140。第一信号提取装置120包括第一滤波器以及VCO122，第二信号提取装置130包括：第二滤波器。

如图3所示，在本实用新型实施例的一个实施方式中，可选的，第一滤波器为环路滤波器，第二滤波器为噪声滤波器。

其中，环路滤波器可以设置较窄的滤波带宽，最大程度的降低网络噪声对PTP设备的同步性能的影响，保持系统的稳定。噪声滤波器可以设置为满足ITU G.8273.2协议对噪声传递要求的滤波带宽，可以同时使锁相环电路100达到系统稳定，时钟与接收到PTP报文对应的PTP设备的时钟同步，满足ITU G.8273.2协议对噪声传递的要求。

在本实用新型实施例的一个实施方式中，可选的，噪声滤波器，包括：无限脉冲响应(Infinite Impulse Response，IIR)滤波器。IIR滤波器速度快、效率高、采样率高，可以更好地实现锁相环电路100对噪声的传递。

在本实用新型实施例的一个实施方式中，可选的，噪声滤波器，包括：带宽为100毫赫兹的噪声滤波器。其中，将噪声滤波器的带宽设置为100毫赫兹。可以实现ITU G.8273.2协议对噪声传递的要求，即能够完全传递0.1赫兹以下的有益噪声。

在本实用新型实施例的一个实施方式中，可选的，环路滤波器，包括：带宽为1毫赫兹的环路滤波器。其中，环路滤波器的带宽较窄时，可以最大的降低网络噪声对PTP设备的同步性能的影响，保持系统的稳定。发明人在实际研究中发现，当环路滤波器的带宽为1毫赫兹，锁相环电路100的同步性能，以及系统的稳定性能最好。

本实施例的技术方案，通过鉴相器、第一信号提取装置、第二信号提取装置以及相加器，其中：鉴相器的输出端分别与第一信号提取装置和第二信号提取装置的输入端相连；第一信号提取装置与第二信号提取装置的输出端分别与相加器的两个输入端相连，相加器的输出端与鉴相器的输入端相连；鉴相器的输入端为锁相环电路的输入端，相加器的输出端为锁相环电路的输出端；第一信号提取装置和第二信号提取装置分别用于从鉴相器的输出信号中提取第一信号和第二信号，第一信号与第二信号的频带宽度不同；第一信号提取装置具体包括：第一滤波器以及VCO；其中，第一滤波器的输入端与鉴相器的输出端相连，第一滤波器的输出端与VCO的输入端相连，VCO的输出端与相加器的一个输入端相连；第二信号提取装置包括：第二滤波器；其中，第二滤波器的输入端与鉴相器的输出端相连，第二滤波器的输出端与相加器的另一个输入端相连；第一滤波器与第二滤波器的滤波带宽不同；第一滤波器为环路滤波器，第二滤波器为噪声滤波器；噪声滤波器，包括：无限脉冲响应IIR滤波器；噪声滤波器，包括：带宽为100毫赫兹的噪声滤波器；环路滤波器，包括：带宽为1毫赫兹的环路滤波器，解决了ITU G.8273.2协议中PTP设备间噪声传递的问题，实现了在满足ITU G.8273.2协议对噪声传递要求的同时，保持同步性能不恶劣、系统稳定的效果。

图4是本实用新型实施例提供的一种边界时钟的结构示意图，如图4所示，边界时钟210，包括如本实用新型任一实施例所述的锁相环电路100。当边界时钟210包括本实用新型任一实施例所述的锁相环电路100时，边界时钟可以在满足ITU G.8273.2协议对噪声传递要求的同时，保持边界时钟同步性能不恶劣、系统稳定。

如图4所示，在本实用新型实施例的一个实施方式中，可选的，边界时钟210还包括：PTP端口；PTP端口包括主端口和从端口；其中，从端口与锁相环电路的输入端相连；主端口与锁相环电路的输出端相连。其中，从端口可以是Slave端口，可以接收上游PTP设备(可以是边界时钟或者主时钟)的PTP报文，并提取PTP报文中的时戳信息，将时戳信息发送至锁相环电路100的输入端。锁相环电路100可以同步接收到的时戳信息，传递有益噪声，将新生成的时戳信息发送到主端口。主端口可以是Master端口，可以向下游PTP设备(可以是边界时钟或者从时钟)发送锁相环电路100输出端的时戳信息。可以实现边界时钟210与上游PTP设备的同步、传递有益噪声，并将边界时钟210的时戳信息发送至下游PTP设备，以使下游PTP设备与边界时钟210的时钟同步。

本实用新型的技术方案，通过包括本实用新型任一实施例的锁相环电路，解决了ITU G.8273.2协议中PTP设备间噪声传递的问题，实现了边界时钟在满足ITU G.8273.2协议对噪声传递要求的同时，可以保持同步性能不恶劣、系统稳定的效果。

图5是本实用新型实施例提供的一种同步组网系统的结构示意图，如图5所示，该同步组网系统310，包括主时钟320、至少一个如本实用新型任一实施例所述的边界时钟210、以及从时钟330；其中，各边界时钟210串联；主时钟320的输出端与第一个边界时钟的输入端相连，从时钟330与最后一个边界时钟的输出端相连。

如图5所示，主时钟320的时戳信息通过边界时钟210，传递至从时钟330，最终主时钟320、各边界时钟210、以及从时钟330达到时钟同步。其中，主时钟320有一个PTP端口，为Master端口；从时钟330有一个PTP端口，为Slave端口。主时钟320需要向下游的PTP设备传递噪声时，可以在PTP报文中的时戳信息上加上该噪声。

示例的，表1是主时钟发送的时戳和噪声信息，假定PTP报文的发包率为16赫兹，噪声频率为1赫兹，噪声幅度为400纳秒，PTP报文时戳信息和噪声可以如表1所示。

表1

图6是现有技术的锁相环电路的结构示意图，当边界时钟内的锁相环电路结构如图6所示时，边界时钟接收到主时钟的PTP报文后，会依据报文中携带的时戳信息，恢复时钟。边界时钟的Slave端口收到PTP报文后，会提取PTP报文中的时戳信息，送入鉴相器；鉴相器对时戳进行采样后，送入环路滤波器；环路滤波器对采样后的时戳信息进行滤波，其中，环路滤波器可以具有设定的带宽，可以将带宽以外的噪声全部滤除；然后调节VCO，调节输出时钟。环路滤波的带宽决定了噪声是否可以传递，而PTP报文是经过网络传输的，网络的延时变化会引入噪声，严重影响边界时钟设备的同步性能。通常为了达到更好的同步性能，环路滤波器的带宽一般设置为1毫赫兹，即1毫赫兹以上的噪声全部滤除，将不满足ITUG.8273.2协议中对噪声传递的要求。而如果要满足ITU G.8273.2协议的要求，如图6所示的锁相环电路需要将环路滤波器的带宽设置为100毫赫兹，比一般的设置扩大了100倍，使同步性能恶劣，并且会导致系统不收敛。

图7是本实用新型实施例提供的一种锁相环电路的结构示意图，当边界时钟具有如图7所示的锁相环电路结构时，可以将环路滤波器的带宽设置为1毫赫兹，噪声滤波器的带宽设置为100毫赫兹，噪声可以通过噪声滤波器过滤得到，将过滤后的噪声直接追加到边界时钟。表2是边界时钟发送的时戳及噪声信息，假定边界时钟的发包率为2赫兹，噪声频率为0.1赫兹，幅度为400纳秒，边界时钟的Master端口发送的PTP报文时戳信息可以如表2所示。

表2

当边界时钟具有如图7所示的锁相环电路结构时，可以使边界时钟与上游的主时钟或者边界时钟达到同步性能不恶劣、系统稳定的情况下，同时可以满足ITU G.8273.2协议中对噪声传递的要求。最终，实现主时钟、边界时钟以及从时钟的时钟同步，并满足ITUG.8273.2协议中规定的有益噪声传递要求。

注意，上述仅为本实用新型的较佳实施例及所运用技术原理。本领域技术人员会理解，本实用新型不限于这里所述的特定实施例，对本领域技术人员来说能够进行各种明显的变化、重新调整和替代而不会脱离本实用新型的保护范围。因此，虽然通过以上实施例对本实用新型进行了较为详细的说明，但是本实用新型不仅仅限于以上实施例，在不脱离本实用新型构思的情况下，还可以包括更多其他等效实施例，而本实用新型的范围由所附的权利要求范围决定。

Claims (9)

1.一种锁相环电路，其特征在于，包括，鉴相器、第一信号提取装置、第二信号提取装置以及相加器，其中：

所述鉴相器的输出端分别与所述第一信号提取装置和所述第二信号提取装置的输入端相连；所述第一信号提取装置与所述第二信号提取装置的输出端分别与所述相加器的两个输入端相连，所述相加器的输出端与所述鉴相器的输入端相连；

所述鉴相器的输入端为所述锁相环电路的输入端，所述相加器的输出端为所述锁相环电路的输出端；

所述第一信号提取装置和所述第二信号提取装置分别用于从所述鉴相器的输出信号中提取第一信号和第二信号，所述第一信号与所述第二信号的频带宽度不同。

2.根据权利要求1所述的锁相环电路，其特征在于，所述第一信号提取装置具体包括：第一滤波器以及压控振荡器VCO；其中，所述第一滤波器的输入端与所述鉴相器的输出端相连，所述第一滤波器的输出端与所述VCO的输入端相连，所述VCO的输出端与所述相加器的一个输入端相连；

所述第二信号提取装置包括：第二滤波器；其中，所述第二滤波器的输入端与所述鉴相器的输出端相连，所述第二滤波器的输出端与所述相加器的另一个输入端相连；

所述第一滤波器与所述第二滤波器的滤波带宽不同。

3.根据权利要求2所述的锁相环电路，其特征在于，所述第一滤波器为环路滤波器，所述第二滤波器为噪声滤波器。

4.根据权利要求3所述的锁相环电路，其特征在于，所述噪声滤波器，包括：无限脉冲响应IIR滤波器。

5.根据权利要求3所述的锁相环电路，其特征在于，所述噪声滤波器，包括：带宽为100毫赫兹的噪声滤波器。

6.根据权利要求3所述的锁相环电路，其特征在于，所述环路滤波器，包括：带宽为1毫赫兹的环路滤波器。

7.一种边界时钟，其特征在于，包括如权利要求1-6任一项所述的锁相环电路。

8.根据权利要求7所述的边界时钟，其特征在于，所述边界时钟还包括：高精度时间同步协议PTP端口；

所述PTP端口包括主端口和从端口；

其中，所述从端口与所述锁相环电路的输入端相连；所述主端口与所述锁相环电路的输出端相连。

9.一种同步组网系统，其特征在于，包括：主时钟、至少一个如权利要求7或8所述的边界时钟、以及从时钟；

其中，各所述边界时钟串联；

所述主时钟的输出端与第一个边界时钟的输入端相连，所述从时钟与最后一个边界时钟的输出端相连。

Images