CN211507633U - 心率模组封装结构和电子设备 - Google Patents

心率模组封装结构和电子设备 Download PDF

Info

Publication number
CN211507633U
CN211507633U CN202020390974.6U CN202020390974U CN211507633U CN 211507633 U CN211507633 U CN 211507633U CN 202020390974 U CN202020390974 U CN 202020390974U CN 211507633 U CN211507633 U CN 211507633U
Authority
CN
China
Prior art keywords
substrate
data processing
processing chip
heart rate
rate module
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202020390974.6U
Other languages
English (en)
Inventor
王伟
徐健
李成祥
曹玉媛
陈锡波
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Qingdao Goertek Intelligent Sensor Co Ltd
Original Assignee
Qingdao Goertek Intelligent Sensor Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Qingdao Goertek Intelligent Sensor Co Ltd filed Critical Qingdao Goertek Intelligent Sensor Co Ltd
Priority to CN202020390974.6U priority Critical patent/CN211507633U/zh
Application granted granted Critical
Publication of CN211507633U publication Critical patent/CN211507633U/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73253—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate

Landscapes

  • Measuring Pulse, Heart Rate, Blood Pressure Or Blood Flow (AREA)

Abstract

本实用新型公开一种心率模组封装结构和电子设备，其中，所述心率模组封装结构包括基板、数据处理芯片、异方性导电胶膜及光电二极管，所述数据处理芯片安装于所述基板的一表面；所述异方性导电胶膜夹设于所述基板与所述数据处理芯片之间，并导通所述基板与所述数据处理芯片；所述光电二极管安装于所述数据处理芯片背离所述基板的表面，所述光电二极管与所述基板电连接。本实用新型技术方案可减小心率模组封装结构的高度和尺寸。

Description

心率模组封装结构和电子设备
技术领域
本实用新型涉及封装技术领域，特别涉及一种心率模组封装结构和电子设备。
背景技术
目前，心率模组1A在封装时，如图1所示，通常先在基板12A上安装数据处理芯片，将数据处理芯片13A的导电基点与基板12A的线路进行键合，然后再在芯片13A与基板12A之间的空隙中填充胶体14A，发光二极管11A设于数据处理芯片之上，并与基板12A之间通过引线连接。然而，胶体14A填充过程需要芯片13A与基板12A之间的高度D1尺寸较大，才能使得胶体14A容易流动，保证空隙的填充完整；同时，在点胶边也需要预留1mm左右的空间，出胶边预留0.5mm左右的空间D2，保证胶体14A的完全填充，如果空间较小，胶体14A会溢到焊盘上，影响引线键合，这就使得心率模组的整体高度和尺寸不能过小。但是随着生活水平提高，人们对于心率监测设备的小型化要求越来越高，因此，有必要提供一种新的心率模组封装结构。
实用新型内容
本实用新型的主要目的是提供一种心率模组封装结构，旨在得到一种小型化心率模组封装结构。
为实现上述目的，本实用新型提出的心率模组封装结构包括：
基板；
数据处理芯片，所述数据处理芯片安装于所述基板的一表面；
异方性导电胶膜，所述异方性导电胶膜夹设于所述基板与所述数据处理芯片之间，并导通所述基板与所述数据处理芯片；及
光电二极管，所述光电二极管安装于所述数据处理芯片背离所述基板的表面，所述光电二极管与所述基板电连接。
可选地，所述异方性导电胶膜的尺寸与所述数据处理芯片的尺寸相同。
可选地，所述异方性导电胶膜的厚度范围为大于等于16μm小于等于45μm。
可选地，所述数据处理芯片面向所述基板的表面凸设有若干导电凸点，所述基板设有与所述导电凸点相对应的若干导电对接点，所述异方性导电胶膜夹设于所述导电凸点和所述导电对接点之间。
可选地，所述心率模组封装结构还包括罩盖，所述罩盖罩于所述基板上，所述罩盖与所述基板围合形成容置腔，所述数据处理芯片和光电二极管容纳于所述容置腔内，所述罩盖对应所述光电二极管开设有入光口，所述入光口与所述容置腔连通。
可选地，所述心率模组封装结构还包括设于容置腔内的发光二极管，所述发光二极管电连接于所述基板，所述罩盖对应所述发光二极管的位置开设出光口，所述出光口与所述容置腔连通。
可选地，所述发光二极管与所述光电二极管之间设有隔板，所述隔板连接于所述容置腔的内壁面，所述隔板将所述容置腔分割为出光通道和入光通道。
可选地，所述出光通道和所述入光通道内填充有透明胶。
本实用新型还提出一种电子设备，包括壳体和设于所述壳体内的心率模组封装结构，所述心率模组封装结构为如上所述的心率模组封装结构。
本实用新型技术方案中心率模组封装结构包括基板、安装于基板一表面的数据处理芯片和安装于数据处理芯片的光电二极管，同时，在基板与数据处理芯片之间夹设异方性导电胶膜，因异方性导电胶膜既具有导电功能，又有粘结的功能，使得数据处理芯片通过异方性导电胶膜稳固安装于基板，并与基板实现电导通，且异方性导电胶膜在低压下又具有良好的屏蔽效果，从而省去了点胶工艺，避免因胶体的流动填充而增加基板与数据处理芯片之间的高度和平面尺寸，从而有效实现心率模组封装结构的平面尺寸和高度的减小，实现小型化，并能简化工艺，节约成本。此外，光电二极管与基板电连接，在接受光信号后转换为电信号，并通过基板传递给数据处理芯片，数据处理芯片将处理后的电信号发送给其他部件，以进行进一步加工和显示。
附图说明
为了更清楚地说明本实用新型实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本实用新型的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图示出的结构获得其他的附图。
图1为现有心率模组的封装结构一实施例的剖视图；
图2为本实用新型心率模组封装结构一实施例的剖视图。
附图标号说明：
Figure BDA0002423994650000031
本实用新型目的的实现、功能特点及优点将结合实施例，参照附图做进一步说明。
具体实施方式
下面将结合本实用新型实施例中的附图，对本实用新型实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本实用新型的一部分实施例，而不是全部的实施例。基于本实用新型中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本实用新型保护的范围。
需要说明，本实用新型实施例中所有方向性指示(诸如上、下、左、右、前、后……)仅用于解释在某一特定姿态(如附图所示)下各部件之间的相对位置关系、运动情况等，如果该特定姿态发生改变时，则该方向性指示也相应地随之改变。
在本实用新型中，除非另有明确的规定和限定，术语“连接”、“固定”等应做广义理解，例如，“固定”可以是固定连接，也可以是可拆卸连接，或成一体；可以是机械连接，也可以是电连接；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通或两个元件的相互作用关系，除非另有明确的限定。对于本领域的普通技术人员而言，可以根据具体情况理解上述术语在本实用新型中的具体含义。
另外，在本实用新型中如涉及“第一”、“第二”等的描述仅用于描述目的，而不能理解为指示或暗示其相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括至少一个该特征。另外，各个实施例之间的技术方案可以相互结合，但是必须是以本领域普通技术人员能够实现为基础，当技术方案的结合出现相互矛盾或无法实现时应当认为这种技术方案的结合不存在，也不在本实用新型要求的保护范围之内。
本实用新型提出一种心率模组封装结构100。
请参照图2，在本实用新型实施例中，该心率模组封装结构100包括：
基板10；
数据处理芯片30，所述数据处理芯片30安装于所述基板10的一表面；
异方性导电胶膜70，所述异方性导电胶膜70夹设于所述基板10与所述数据处理芯片30之间，并导通所述基板10与所述数据处理芯片30；及
光电二极管50，所述光电二极管50安装于所述数据处理芯片30背离所述基板10的表面，所述光电二极管50与所述基板10电连接。
本实施例中，基板10为PCB板，PCB板由上向下可依次包括有顶部阻焊层、铜箔层、半固化层以及埋容层，当然，不同规格的PCB板会有不同的层数，可以根据实际需要进行选择。当然，基板10上还包括各种电路和接口，用于连接各种芯片和其他电气部件，以实现电传输。具体地，光电二极管50安装于数据处理芯片30之上，可以避免被遮挡从而影响光线的接收。光电二极管50包括感应部和电连接部，感应部可以检测外界光信号，并将接收到的光信号转换为电信号，通过电连接部与基板10电连接，继而传输到与基板10电连接的数据处理芯片30处，数据处理芯片30能够将这些数据进行处理，并通过基板10传输到一些显示元件或电子设备进行展示和二次加工，继而得到人体的心率数据，方便用户的健康监测。
同时，光电二极管50可以通过引线与基板10进行电连接，保证与基板10电导通的稳定性，引线可以是金线或是铜线；光电二极管50与数据处理芯片30之间使用装片胶60进行粘结连接，保证连接的稳定性。而本实施例中的异方性导电胶膜包括绝缘胶材和导电粒子两部分，具有良好的导电性，且在低压力下非常好的屏蔽效果。同时，在其上下各有一层保护膜来保护主成分，使用时需将上膜(cover film)撕去，将异方性导电胶膜70贴附至基板10上，再把另一层底膜(base film)也撕掉，在将数据处理芯片30与基板10精准对位后，将两者进行压合，经加热及加压一段时间后使绝缘胶材固化，最后形成垂直导通、横向绝缘的稳定结构。
故而，在基板10与数据处理芯片30之间夹设异方性导电胶膜70，异方性导电胶膜70利用导电粒子连接数据处理芯片30与基板10两者之间的电极使两者导通，同时又能避免相邻两电极间导通短路，而达成只在垂直于基板10表面方向上的导通，提高了数据处理芯片30与基板10之间的导电效率，且能够很好的屏蔽电极之间的干扰，保证基板10与数据处理芯片30其他部位之间的隔离性。数据处理芯片30通过异方性导电胶膜70稳固安装于基板10，并与基板10实现电导通，从而省去了点胶工艺，避免因胶体的流动填充而增加基板10与数据处理芯片30之间的高度D和平面尺寸，从而有效实现心率模组封装结构100的平面尺寸和高度的减小，实现小型化，并能简化工艺，节约成本。同时，也可以省去数据处理芯片30因需要稳定连接而在连接点涂覆锡层的步骤，进一步简化工艺，节约成本。
可选地，所述异方性导电胶膜70的尺寸与所述数据处理芯片30的尺寸相同。
本实施例中，异方性导电胶膜70和数据处理芯片30的尺寸指的是平面尺寸，也就是宽度和长度，数据处理芯片30的尺寸大小根据需要各有不同，将异方性导电胶膜70的尺寸与数据处理芯片30的尺寸设置相同，则可以保证数据处理芯片30未进行连接的其他各个部位与相近的基板10之间的屏蔽效果最好，进而保证数据处理芯片30与基板10之间的连通的有效性，同时也能够减少数据处理芯片30周围的占用面积，减小心率模组封装结构100的平面尺寸，进一步实现小型化。
可选地，所述异方性导电胶膜70的厚度范围为大于等于16μm小于等于45μm。
本实施例中，该异方性导电胶膜70的厚度会在一定程度上影响心率模组封装结构100的高度，故而异方性导电胶膜70的厚度不易过大；同时，由于基板10与数据处理芯片30之间需要有连接点进行连接，会有一定的高度存在，所以异方性导电胶膜70的厚度也不宜过小，否则不能够填充两者直接的空隙，故选择异方性导电胶膜70的厚度范围为大于16μm小于等于45μm，例如16μm、18μm、20μm、25μm及35μm等等。优选的实施例中，选择异方性导电胶膜70的厚度为25μm，能够保证良好的导通性，实现良好的屏蔽效果，也能够减小心率模组封装结构100的高度，进一步小型化。
可选地，所述数据处理芯片30面向所述基板10的表面凸设有若干导电凸点(未标示)，所述基板10设有与所述导电凸点相对应的若干导电对接点，所述异方性导电胶膜70夹设于所述导电凸点和所述导电对接点之间。
本实施例中，为了实现数据处理芯片30与基板10之间的有效电连接，数据处理芯片30的表面设有若干导电凸点，基板10对应设有若干导电对接点，该导电对接点也可以是某一连接电路上的点，从而方便实现数据的传输，同时当异方性导电胶膜70与基板10对压时，导电凸点与导电对接点相抵接，能够对异方性导电胶膜70实现很好的加压，保证异方性导电胶膜70的导电粒子实现导通作用。同时，根据需求和异方性导电胶膜70的厚度范围，该导电凸点和导电对接点的高度也设置不同，以保证数据处理芯片30与基板10之间良好的连接效果和结构稳定性。
可选地，所述心率模组封装结构100还包括罩盖20，所述罩盖20罩于所述基板10上，所述罩盖20与所述基板10围合形成容置腔2a，所述数据处理芯片30和光电二极管50容纳于所述容置腔2a内，所述罩盖20对应所述光电二极管50开设有入光口21，所述入光口21与所述容置腔2a连通。
本实施例中，为了实现对心率模组中各个部件的有效保护，该封装结构还包括罩盖20，该罩盖20的横截面形状与基板10的形状相吻合，例如方形或圆形，在此不作限定，此处的方向指示是以基板10放置在水平面上垂直其表面的方向为准。罩盖20与基板10可以使用胶体粘合，也可以是其他具有黏合的材料固定。罩盖20可以罩于基板10的周边，从而与基板10形成一个容置腔2a，该容置腔2a容纳数据处理芯片30和光电二极管50。当然，为了光电二极管50可以接收外界光信号，罩盖20开设有入光口21，能够保证光进入，从而使得光电二极管50的感应部检测到。具体地，该罩盖20的材质可以是陶瓷、塑料、金属等材料，但是其以上材料需要有遮光效果，从而能够保证感应部的周边不受外界光线的影响，有效提高光电二极管50吸收光线的性能，进而保证心率模组封装结构100的使用性能。
可选地，所述心率模组封装结构100还包括设于容置腔2a内的发光二极管90，所述发光二极管90电连接于所述基板10，所述罩盖20对应所述发光二极管90的位置开设出光口23，所述出光口23与所述容置腔2a连通。
本实施例中，为了进一步方便用户心率的检测，心率模组封装结构100还包括发光二极管90，发光二极管90为发光LED，能够发射光线。具体地，发光二极管90可通过贴片胶贴装于基板10上，并通过金属线与基板10进行电连接，从而实现稳定的导电效果，可以实现对发光二极管90的控制。同时，为了实现发光二极管90光线的发射，罩盖20开设有与容置腔2a连通的出光口23，从而保证出射光线不受阻碍。
可选地，所述发光二极管90与所述光电二极管50之间设有隔板25，所述隔板25连接于所述容置腔2a的内壁面，所述隔板25将所述容置腔2a分割为出光通道25a和入光通道25b，所述出光通道25a的剖面为喇叭形。
本实施例中，发光二极管90与光电二极管50之间设置隔板25，该隔板25同样具有遮光效果，有效阻碍光线的传播，从而能够阻断发光二极管90与光电二极管50之间的光线传播，保证光线的发射与光信号的接收的稳定性。该隔板25连接于容置腔2a的内壁面，可以属于罩盖20的一部分，与罩盖20一体成型，也可以通过卡扣连接或是其他连接结构进行连接安装。设置隔板25将容置腔2a分割为出光通道25a和入光通道25b，能够完全隔离发光二极管90和光电二极管50，进一步实现光线传输的稳定性和互不干扰，提高产品性能。同时，设置出光通道25a的剖面为喇叭形，能够增加光线的反射，提高出光效率，进而提高产品的使用性能。
可选地，所述出光通道25a和所述入光通道25b内填充有透明胶40。
本实施例中，为了进一步对封装结构内部的部件进行保护，在出光通道25a和入光通道25b内还填充有透明胶40，该透明胶40的透光性好，能够保证光线的出射与接收，同时还能够固定各个部件，防止心率模组封装结构100在运输或使用过程中发生撞击后的部件松动与移动，提高产品的结构稳定性。
本实用新型还提出一种电子设备，该电子设备包括壳体和设于所述壳体内的心率模组封装结构100，该心率模组封装结构100具体结构参照上述实施例，由于本电子设备采用了上述所有实施例的全部技术方案，因此至少具有上述实施例的技术方案所带来的所有有益效果，在此不再一一赘述。
其中，电子设备可以是穿戴电子设备，例如智能手表或手环，也可以是移动终端，例如，手机或笔记本电脑等，在此不作限定。
以上所述仅为本实用新型的优选实施例，并非因此限制本实用新型的专利范围，凡是在本实用新型的发明构思下，利用本实用新型说明书及附图内容所作的等效结构变换，或直接/间接运用在其他相关的技术领域均包括在本实用新型的专利保护范围内。

Claims (9)

1.一种心率模组封装结构，其特征在于，所述心率模组封装结构包括：
基板；
数据处理芯片，所述数据处理芯片安装于所述基板的一表面；
异方性导电胶膜，所述异方性导电胶膜夹设于所述基板与所述数据处理芯片之间，并导通所述基板与所述数据处理芯片；及
光电二极管，所述光电二极管安装于所述数据处理芯片背离所述基板的表面，所述光电二极管与所述基板电连接。
2.如权利要求1所述的心率模组封装结构，其特征在于，所述异方性导电胶膜的尺寸与所述数据处理芯片的尺寸相同。
3.如权利要求1所述的心率模组封装结构，其特征在于，所述异方性导电胶膜的厚度范围为大于等于16μm小于等于45μm。
4.如权利要求1至3中任一项所述的心率模组封装结构，其特征在于，所述数据处理芯片面向所述基板的表面凸设有若干导电凸点，所述基板设有与所述导电凸点相对应的若干导电对接点，所述异方性导电胶膜夹设于所述导电凸点和所述导电对接点之间。
5.如权利要求4所述的心率模组封装结构，其特征在于，所述心率模组封装结构还包括罩盖，所述罩盖罩于所述基板上，所述罩盖与所述基板围合形成容置腔，所述数据处理芯片和光电二极管容纳于所述容置腔内，所述罩盖对应所述光电二极管开设有入光口，所述入光口与所述容置腔连通。
6.如权利要求5所述的心率模组封装结构，其特征在于，所述心率模组封装结构还包括设于容置腔内的发光二极管，所述发光二极管电连接于所述基板，所述罩盖对应所述发光二极管的位置开设出光口，所述出光口与所述容置腔连通。
7.如权利要求6所述的心率模组封装结构，其特征在于，所述发光二极管与所述光电二极管之间设有隔板，所述隔板连接于所述容置腔的内壁面，所述隔板将所述容置腔分割为出光通道和入光通道。
8.如权利要求7所述的心率模组封装结构，其特征在于，所述出光通道和所述入光通道内填充有透明胶。
9.一种电子设备，其特征在于，包括壳体和设于所述壳体内的心率模组封装结构，所述心率模组封装结构为如权利要求1至8中任一所述的心率模组封装结构。
CN202020390974.6U 2020-03-24 2020-03-24 心率模组封装结构和电子设备 Active CN211507633U (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202020390974.6U CN211507633U (zh) 2020-03-24 2020-03-24 心率模组封装结构和电子设备

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202020390974.6U CN211507633U (zh) 2020-03-24 2020-03-24 心率模组封装结构和电子设备

Publications (1)

Publication Number Publication Date
CN211507633U true CN211507633U (zh) 2020-09-15

Family

ID=72403140

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202020390974.6U Active CN211507633U (zh) 2020-03-24 2020-03-24 心率模组封装结构和电子设备

Country Status (1)

Country Link
CN (1) CN211507633U (zh)

Similar Documents

Publication Publication Date Title
US20170012142A1 (en) Printed circuit board assembly forming enhanced fingerprint module
CN106470527B (zh) 用于形成增强型指纹辨识模块的印刷电路板结构
CN212991092U (zh) 封装模组、模组载板和电子设备
CN213688772U (zh) 传感器封装结构及差压传感器
CN111477693A (zh) 光学芯片封装结构及其封装方法、光电装置
CN106298699A (zh) 封装结构以及封装方法
WO2022188524A1 (zh) 封装模组、封装工艺及电子设备
CN111640739A (zh) 光学传感器封装结构和电子设备
JPH11121805A (ja) 赤外線データ通信モジュール
TW201408149A (zh) 電路板組件及相機模組
CN211507633U (zh) 心率模组封装结构和电子设备
CN213847006U (zh) 传感器封装结构和电子设备
CN213455953U (zh) 传感器封装结构及差压传感器
CN112954559B (zh) 麦克风结构和电子设备
CN212434647U (zh) 光学芯片封装结构及光电装置
CN211929487U (zh) 光学传感器封装结构和电子设备
CN212677375U (zh) 一种麦克风装置及电子设备
CN113053867B (zh) 封装模组和电子设备
CN112897451A (zh) 传感器封装结构及其制作方法和电子设备
CN211062704U (zh) 芯片模组和电子设备
CN111665640B (zh) 结构光投射模组及其电子装置
CN113161430A (zh) 感光组件及其制造方法、摄像模组和电子设备
KR20040048818A (ko) 회로 장치
CN219758554U (zh) 一种光模块
CN216292035U (zh) 线路板焊接结构及其封装结构、屏蔽结构、屏蔽基板

Legal Events

Date Code Title Description
GR01 Patent grant
GR01 Patent grant