CN211457498U - 屏蔽结构和三维集成微波电路 - Google Patents
屏蔽结构和三维集成微波电路 Download PDFInfo
- Publication number
- CN211457498U CN211457498U CN201922041674.7U CN201922041674U CN211457498U CN 211457498 U CN211457498 U CN 211457498U CN 201922041674 U CN201922041674 U CN 201922041674U CN 211457498 U CN211457498 U CN 211457498U
- Authority
- CN
- China
- Prior art keywords
- shielding
- microwave circuit
- shielding structure
- grounding
- dimensional integrated
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)
Abstract
本申请适用于微波电路设计技术领域,提供了一种屏蔽结构和三维集成微波电路,包括:下基板、下基板接地焊盘、上基板和上基板接地焊盘。屏蔽接地焊球设置在下基板接地焊盘与上基板接地焊盘之间;屏蔽接地焊球排列形成至少一个封闭图形,封闭图形构成屏蔽腔。本申请实施例提供的屏蔽结构及三维集成微波电路,利用屏蔽接地焊球排列形成封闭的屏蔽腔。通过控制构成每个屏蔽腔的相邻屏蔽接地焊球的距离,能够达到良好的电磁波屏蔽和隔离效果。经试验,本申请实施例提供的屏蔽结构在毫米波频段隔离度可以达到40dBc以上,有效解决了小型化三维电路中电磁兼容和电磁干扰的问题。
Description
技术领域
本申请属于微波电路设计技术领域,尤其涉及一种屏蔽结构和三维集成微波电路。
背景技术
随着微波电路产品小型化和高集成化需求的不断提高,三维集成电路技术成为必选的技术手段和工艺途径。但随着电路布局空间越来越小,器件分布越来越紧凑,电磁干扰成为严重制约产品性能的重要因素。一方面要防止器件电磁波的对外辐射,另一方面要阻止外部电磁波对内部器件的干扰,尤其在微波和毫米波电路中,电磁屏蔽和隔离更尤为重要。
实用新型内容
有鉴于此,本申请实施例提供了一种屏蔽结构和三维集成微波电路,以解决目前微波电路设计中电磁屏蔽效果较差的问题。
根据第一方面,本申请实施例提供了一种屏蔽结构,包括下基板、设置在所述下基板上的下基板接地焊盘、上基板和设置在所述上基板上的上基板接地焊盘,所述下基板接地焊盘与所述上基板接地焊盘对向设置,其特征在于,所述屏蔽结构还包括:设置在所述下基板接地焊盘与所述上基板接地焊盘之间的屏蔽接地焊球;所述屏蔽接地焊球排列形成至少一个封闭图形,所述封闭图形构成屏蔽腔;用于排列形成任一封闭图形的相邻的屏蔽接地焊球之间的距离,为所述屏蔽接地焊球高度的2~2.5倍。
结合第一方面,在本申请的一些实施例中,所述封闭图形为矩形、圆形或椭圆形。
结合第一方面,在本申请的一些实施例中,通过λ≥2a计算用于排列形成任一封闭图形的相邻的屏蔽接地焊球之间的距离;其中,a为用于排列形成任一封闭图形的相邻的屏蔽接地焊球之间的距离;λ为所述屏蔽结构能够屏蔽的电磁波的波长。
结合第一方面,在本申请的一些实施例中,所述屏蔽结构还包括:设置在所述下基板和/或所述上基板中的接地通孔。
根据第二方面,本申请实施例提供了一种三维集成微波电路,所述三维集成微波电路包括如第一方面或第一方面任一实施方式所述的屏蔽结构。
结合第二方面,在本申请的一些实施例中,所述三维集成微波电路还包括微波电路芯片;所述微波电路芯片设置在所述屏蔽结构的屏蔽腔中。
结合第二方面,在本申请的一些实施例中,所述微波电路芯片安装在所述屏蔽结构的下基板接地焊盘上。
结合第二方面,在本申请的一些实施例中,所述屏蔽结构的下基板内部设置有基板内部导线、内部信号端口和导电盲孔;所述微波电路芯片通过所述内部信号端口和导电盲孔,与所述基板内部导线相连接。
结合第二方面,在本申请的一些实施例中,所述微波电路芯片通过键合丝与所述内部信号端口相连接。
结合第二方面,在本申请的一些实施例中,所述屏蔽结构的下基板上设置有外部信号端口;所述外部信号端口与所述基板内部导线相连接。
本申请实施例提供的屏蔽结构及三维集成微波电路,利用屏蔽接地焊球排列形成封闭的屏蔽腔。通过控制构成每个屏蔽腔的相邻屏蔽接地焊球的距离,能够达到良好的电磁波屏蔽和隔离效果。经试验,本申请实施例提供的屏蔽结构在毫米波频段隔离度可以达到40dBc以上,有效解决了小型化三维电路中电磁兼容和电磁干扰的问题。
附图说明
为了更清楚地说明本申请实施例中的技术方案,下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图仅仅是本申请的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动性的前提下,还可以根据这些附图获得其他的附图。
图1是波导原理示意图;
图2是焊球屏蔽原理示意图;
图3是本申请实施例提供的屏蔽结构的一个具体示例的结构示意图;
图4是本申请实施例提供的三维集成微波电路的一个具体示例的结构示意图;
图5是图4中A-A’截面的剖视图。
具体实施方式
以下描述中,为了说明而不是为了限定,提出了诸如特定系统结构、技术之类的具体细节,以便透彻理解本申请实施例。然而,本领域的技术人员应当清楚,在没有这些具体细节的其它实施例中也可以实现本申请。在其它情况中,省略对众所周知的系统、装置、电路以及方法的详细说明,以免不必要的细节妨碍本申请的描述。
图1是波导原理示意图。金属矩形波导具有高通滤波器特性,一般常用的金属矩形波导尺寸为b=(0.4-0.5)a。当传输电磁波的波长λ(λ=c/f,f为频率,c为光速),其波长长度在λ≥2a时,该波长的电磁波不会在波导内传播。所以,当λ≥2a时,即λ/2≥a时,该波长的频率在矩形波导内不会传播,即频率f及其以下的电磁波频率不会在波导内传播,波导对其呈现出高抑制,高隔离特性。
图2是焊球屏蔽原理示意图。在图2中,如果两个焊球之间的距离为a1,焊球的高度为b1,且焊球与上基板和下基板的接地焊盘相连接地。那该形式类似一个波导结构,当a1≈2b1时,λ1≥2a1时,λ1波长的频率f1及其以下的频率或电磁波不会通过或进入该屏蔽结构,该屏蔽结构对内或对外呈现较好的隔离特性。合理调整a1和b1的尺寸,可以实现非常高频率的隔离特性。例如应用直径0.4mm的焊球,a1=0.8mm,b1=0.4mm,通过计算,理论上波长1.6mm以上的电磁波都不会通过该屏蔽结构,屏蔽频率可达100GHz以上。
本申请实施例利用上述焊球屏蔽原理,在三维电路中,利用上下基板的接地面形成上下屏蔽层,通过球栅阵列(BGA)与上下基板接地面连接,使BGA焊球构成屏蔽接地焊球,形成侧面屏蔽阵列结构。通过控制屏蔽接地焊球之间的间距,就可以形成四周都有较好屏蔽效果的屏蔽腔,对于其内部的微波系统、电路或芯片等具有非常良好的屏蔽和隔离作用。
为了说明本申请所述的技术方案,下面通过具体实施例来进行说明。
本申请实施例提供了一种屏蔽结构,如图3所示,该屏蔽结构包括下基板2、设置在所述下基板2上的下基板接地焊盘5、上基板3和设置在所述上基板3上的上基板接地焊盘6,所述下基板接地焊盘5与所述上基板接地焊盘6对向设置。为了达到电磁屏蔽的技术效果,可以在屏蔽结构中设置若干屏蔽接地焊球1。
具体的,屏蔽接地焊球1均设置在所述下基板接地焊盘5与所述上基板接地焊盘6之间,并且,屏蔽接地焊球1分别与下基板接地焊盘5与上基板接地焊盘6相接触。
如图3所示,若干屏蔽接地焊球1排列形成至少一个封闭图形,所述封闭图形构成屏蔽腔4。
在图3中,示意性地绘制了两个屏蔽腔4。在实际应用中,用户可以根据需要自由设计屏蔽腔4的数量,本申请实施例对此不做限制。此外,在图3中屏蔽腔4的形状为矩形,这也仅仅是一个示意性的绘图,用户还可以根据需要将屏蔽腔4设计为圆形、椭圆形或其他任何规则及不规则的封闭形状。
为了达到类似波导屏蔽的良好电磁屏蔽和隔离效果,还需要对屏蔽接地焊球之间的距离进行限定。
具体的,可以将用于排列形成任一封闭图形的相邻的屏蔽接地焊球之间的距离,设定为为所述屏蔽接地焊球高度的2~2.5倍。
在实际应用中,用户可以根据需要屏蔽或隔离的电磁破的波长,计算用于排列形成任一封闭图形的相邻的屏蔽接地焊球之间的距离,公式(1)给出了具体的计算公式:
λ≥2a (1)
其中,a为用于排列形成任一封闭图形的相邻的屏蔽接地焊球之间的距离;λ为所述屏蔽结构能够屏蔽的电磁波的波长。
可选的,还可以在所述下基板2和/或所述上基板3中设置接地通孔14。屏蔽接地焊球1与下基板接地焊盘5和上基板接地焊盘6相连,由于下基板接地焊盘5和/或上基板接地焊盘6与接地通孔14连接,使得屏蔽接地焊球1具有较好的接地特性,从而进一步提高了本申请实施例提供的屏蔽结构的电磁屏蔽和电磁隔离能效。
需要说明的是,在图3中并未示出下基板接地焊盘5、上基板接地焊盘6和接地通孔14。
本申请实施例还提用了一种三维集成微波电路,如图4和图5所示,该三维集成微波电路包括如图3所示的屏蔽结构。
在图4和图5所示的三维集成微波电路中,微波电路芯片7设置在屏蔽结构的屏蔽腔4中。
可选的,微波电路芯片7可以安装在屏蔽结构的下基板接地焊盘5上,也可以安装在屏蔽结构的上基板接地焊盘6上。图4和图5均以微波电路芯片7安装在下基板接地焊盘5上为例,进行示意性说明。
如图4和图5所示,当微波电路芯片7安装在下基板接地焊盘5上时,可以在下基板2内部设置基板内部导线15、内部信号端口10和导电盲孔13。
微波电路芯片7通过7内部信号端口10和导电盲孔13,与基板内部导线15相连接。在一具体实施方式中,微波电路芯片7可以通过键合丝8与内部信号端口10相连接。
可选的,还可以在下基板2上设置外部信号端口9,并且外部信号端口9与基板内部导线15相连接。
在图4和图5所示的三维集成微波电路中,可以在下基板2的上层和上基板3的下层之间,分别设置下基板接地焊盘5和上基板接地焊盘6。其中,下基板接地焊盘5通过接地通孔14实现焊盘接地。
屏蔽接地焊球1与下基板接地焊盘5和上基板接地焊盘6相连,因焊盘与接地通孔14连接,所以屏蔽接地焊球1具有较好的接地特性。
通过阵列排布和对屏蔽接地焊球1之间的距离进行合理分布,由多个屏蔽接地焊球1可以形成具有屏蔽特性的屏蔽腔4。
微波信号由外部信号端口9输入,由导电盲孔13连接到基板内部导线15,基板内部导线15从下基板2层间传输,再由导电盲孔13连接到内部信号端口10,经过键合丝8连接到微波电路芯片7。其中,电源可以依次由外部馈电端口11、导电盲孔13、基板内部导线15、内部馈电端口12和键合丝8连接到微波电路芯片7上,进行馈电。
微波信号经过微波电路芯片7的处理,再由键合丝8、内部信号端口10、导电盲孔13和基板内部导线15传输到下一个微波电路芯片7。由于屏蔽腔4的作用,两个微波电路芯片7之间不会产生有电磁场串扰和影响。最终,微波信号由外部信号端口9输出。
同理,当微波电路芯片7安装在上基板接地焊盘6上时,可以参照图4和图5,在上基板3内部设置基板内部导线15、内部信号端口10和导电盲孔13等线路或接口。
以上所述实施例仅用以说明本申请的技术方案,而非对其限制;尽管参照前述实施例对本申请进行了详细的说明,本领域的普通技术人员应当理解:其依然可以对前述各实施例所记载的技术方案进行修改,或者对其中部分技术特征进行等同替换;而这些修改或者替换,并不使相应技术方案的本质脱离本申请各实施例技术方案的精神和范围,均应包含在本申请的保护范围之内。
Claims (10)
1.一种屏蔽结构,包括下基板、设置在所述下基板上的下基板接地焊盘、上基板和设置在所述上基板上的上基板接地焊盘,所述下基板接地焊盘与所述上基板接地焊盘对向设置,其特征在于,所述屏蔽结构还包括:
设置在所述下基板接地焊盘与所述上基板接地焊盘之间的屏蔽接地焊球;
所述屏蔽接地焊球排列形成至少一个封闭图形,所述封闭图形构成屏蔽腔;
用于排列形成任一封闭图形的相邻的屏蔽接地焊球之间的距离,为所述屏蔽接地焊球高度的2~2.5倍。
2.如权利要求1所述的屏蔽结构,其特征在于,所述封闭图形为矩形、圆形或椭圆形。
3.如权利要求1或2所述的屏蔽结构,其特征在于,通过
λ≥2a
计算用于排列形成任一封闭图形的相邻的屏蔽接地焊球之间的距离;
其中,a为用于排列形成任一封闭图形的相邻的屏蔽接地焊球之间的距离;λ为所述屏蔽结构能够屏蔽的电磁波的波长。
4.如权利要求3所述的屏蔽结构,其特征在于,所述屏蔽结构还包括:设置在所述下基板和/或所述上基板中的接地通孔。
5.一种三维集成微波电路,其特征在于,所述三维集成微波电路包括如权利要求1至4中任一项所述的屏蔽结构。
6.如权利要求5所述的三维集成微波电路,其特征在于,所述三维集成微波电路还包括微波电路芯片;所述微波电路芯片设置在所述屏蔽结构的屏蔽腔中。
7.如权利要求6所述的三维集成微波电路,其特征在于,所述微波电路芯片安装在所述屏蔽结构的下基板接地焊盘上。
8.如权利要求7所述的三维集成微波电路,其特征在于,所述屏蔽结构的下基板内部设置有基板内部导线、内部信号端口和导电盲孔;
所述微波电路芯片通过所述内部信号端口和导电盲孔,与所述基板内部导线相连接。
9.如权利要求8所述的三维集成微波电路,其特征在于,所述微波电路芯片通过键合丝与所述内部信号端口相连接。
10.如权利要求9所述的三维集成微波电路,其特征在于,所述屏蔽结构的下基板上设置有外部信号端口;所述外部信号端口与所述基板内部导线相连接。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201922041674.7U CN211457498U (zh) | 2019-11-22 | 2019-11-22 | 屏蔽结构和三维集成微波电路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201922041674.7U CN211457498U (zh) | 2019-11-22 | 2019-11-22 | 屏蔽结构和三维集成微波电路 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN211457498U true CN211457498U (zh) | 2020-09-08 |
Family
ID=72302411
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201922041674.7U Active CN211457498U (zh) | 2019-11-22 | 2019-11-22 | 屏蔽结构和三维集成微波电路 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN211457498U (zh) |
-
2019
- 2019-11-22 CN CN201922041674.7U patent/CN211457498U/zh active Active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3734807B2 (ja) | 電子部品モジュール | |
JP5519815B2 (ja) | 高周波回路パッケージおよびセンサモジュール | |
CN108063302B (zh) | 射频基板垂直互联结构 | |
JP5730159B2 (ja) | アンテナ基板およびアンテナモジュール | |
WO2008054324A1 (en) | Double-stacked ebg structure | |
JP2007287916A (ja) | 電子部品パッケージ | |
US20090244877A1 (en) | PCB layout structrue for suppressing EMI and method thereof | |
CN102811549A (zh) | 电路板 | |
CN110868793A (zh) | 屏蔽结构和三维集成微波电路 | |
CN111199926B (zh) | 一种带有微隔腔的半导体封装结构 | |
US20150117862A1 (en) | System and Method for a Millimeter Wave Circuit Board | |
TW202109965A (zh) | 用於毫米波之轉接結構以及多層轉接結構 | |
CN211457498U (zh) | 屏蔽结构和三维集成微波电路 | |
JPH10229141A (ja) | 配線基板 | |
CN106104911B (zh) | 高频封装 | |
TW201316477A (zh) | 具電磁干擾屏蔽之封裝模組 | |
JP2015185862A (ja) | 高周波フィルタ | |
EP2779226A1 (en) | Apparatus for electronic assembly with improved interconnect and associated methods | |
JPH08162559A (ja) | マイクロ波集積回路 | |
CN113540768B (zh) | 一种应用于微波系统的连接结构 | |
CN211090142U (zh) | 一种基于ltcc工艺的多层电路基板 | |
JP2005026650A (ja) | 電子デバイスパッケージ組立体 | |
US10790223B2 (en) | Integrated circuit package element and load board thereof | |
EP3125282B1 (en) | Surface-mount high-frequency circuit | |
US9231286B2 (en) | Package substrate with band stop filter and semiconductor package including the same |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
GR01 | Patent grant | ||
GR01 | Patent grant |