CN211125620U - 盖板结构、芯片结构及气密性芯片结构 - Google Patents

盖板结构、芯片结构及气密性芯片结构 Download PDF

Info

Publication number
CN211125620U
CN211125620U CN201922202500.4U CN201922202500U CN211125620U CN 211125620 U CN211125620 U CN 211125620U CN 201922202500 U CN201922202500 U CN 201922202500U CN 211125620 U CN211125620 U CN 211125620U
Authority
CN
China
Prior art keywords
chip
wafer
metal layer
circuit pattern
cover plate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201922202500.4U
Other languages
English (en)
Inventor
黄玲玲
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Beijing Wanying Technology Co ltd
Original Assignee
Beijing Wanying Technology Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Beijing Wanying Technology Co ltd filed Critical Beijing Wanying Technology Co ltd
Priority to CN201922202500.4U priority Critical patent/CN211125620U/zh
Application granted granted Critical
Publication of CN211125620U publication Critical patent/CN211125620U/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Landscapes

  • Pressure Sensors (AREA)

Abstract

本实用新型公开了一种盖板结构、芯片结构及气密性芯片结构，该盖板结构，包括盖板圆片，所述盖板圆片的正面设置有第一金属层，所述第一金属层上设置有与所述第一金属层电连接的第一电路图形，得到盖板晶圆。实施本实用新型，通过将盖板和芯片进行晶圆级封装，得到盖板晶圆和芯片晶圆，在进行气密性封装时，通过盖板晶圆对芯片晶圆的需密封区域或者传感区进行气密性封装，实现芯片的气密封装，体积小，有利于应用于便携式产品中，成本低。

Description

盖板结构、芯片结构及气密性芯片结构
技术领域
本实用新型涉及电子芯片封装技术领域，尤其涉及一种盖板结构、芯片结构及气密性芯片结构。
背景技术
很多的芯片封装需要高气密，体积小的封装形态。传统的气密封装包括金属管壳封装和陶瓷管壳封装，其体积大，厚度大，成本高，工艺过程复杂。金属管壳封装和陶瓷管壳封装，其主要特点为：将裸片(Die) 放置与金属管壳或者陶瓷管壳内部，通过焊线(Wirebond)引线到管壳内部的焊垫(Pad)上，在管壳上设置密封盖，隔绝外界大气环境。
然而，现有的金属管壳封装或者陶瓷管壳封装由于封装管壳的体积偏大，导致封装后的芯片结构比较厚，一般厚度都在2毫米以上，不利于应用于一些便携式产品中，同时，由于金属管壳或者陶瓷管壳的成本普遍比较高，导致芯片的气密封装成本高。
实用新型内容
本实用新型的目的在于克服现有技术芯片的气密封装体积大，成本高的不足，提供一种盖板结构、芯片结构及气密性芯片结构。
本实用新型的技术方案提供一种盖板结构，包括盖板圆片，所述盖板圆片的正面设置有第一金属层，所述第一金属层上设置有与所述第一金属层电连接的第一电路图形，得到盖板晶圆。
进一步的，所述第一金属层与所述第一电路图形之间设置有覆盖所述第一金属层的第一重布线层。
进一步的，在所述第一电路图形对应的位置设置有覆盖所述第一电路图形的用于粘附吸气剂的第二电路图形。
本实用新型的技术方案还提供一种芯片结构，包括芯片，所述芯片的正面设置有第二金属层，在所述芯片的焊垫和如前所述的盖板晶圆的所述第一电路图形对应的位置设置有与所述第二金属层电连接的第三电路图形，得到芯片晶圆。
进一步的，所述第二金属层与所述第三电路图形之间设置有覆盖所述第二金属层的第二重布线层。
进一步的，所述芯片为专用集成电路芯片或者微机电系统芯片。
本实用新型的技术方案还提供一种气密性芯片结构，包括如前所述的盖板结构、如前所述的芯片结构、以及承载板，所述盖板结构的所述盖板晶圆、所述芯片结构的所述芯片晶圆和所述承载板采用晶圆级气密性封装。
进一步的，所述承载板为基板，所述盖板晶圆的正面和所述芯片晶圆的正面通过所述第一金属层和所述第二金属层电连接，使所述盖板晶圆的所述第一电路图形包裹所述芯片晶圆的需密封区域或者传感区，所述芯片晶圆的背面贴合在所述基板的正面上，且所述基板与所述芯片晶圆的焊垫电连接，所述盖板晶圆、所述芯片晶圆和所述基板埋置在有机树脂内。
进一步的，所述盖板晶圆的第二电路图形上设置有吸气剂。
进一步的，所述承载板为引线框架，所述芯片晶圆的正面通过所述第二金属层与所述引线框架键合，使所述引线框架包裹所述芯片晶圆，所述芯片晶圆与所述引线框架电连接，所述盖板晶圆设置在所述引线框架的顶部，使所述盖板晶圆与所述引线框架围拢闭合，所述芯片晶圆、所述盖板晶圆和所述引线框架埋置在有机树脂内。
进一步的，所述承载板的背面设置有焊球阵列球。
采用上述技术方案后，具有如下有益效果：通过将盖板和芯片进行晶圆级封装，得到盖板晶圆和芯片晶圆，在进行气密性封装时，通过盖板晶圆对芯片晶圆的需密封区域或者传感区进行气密性封装，实现芯片的气密封装，体积小，有利于应用于便携式产品中，成本低。
附图说明
参见附图，本实用新型的公开内容将变得更易理解。应当理解：这些附图仅仅用于说明的目的，而并非意在对本实用新型的保护范围构成限制。图中：
图1是本实用新型实施例一提供的一种盖板结构的结构示意图；
图2是本实用新型实施例二提供的一种芯片结构的结构示意图；
图3是本实用新型实施例三提供的一种气密性芯片结构的结构示意图；
图4是本实用新型实施例四提供的一种气密性芯片结构的结构示意图。
具体实施方式
下面结合附图来进一步说明本实用新型的具体实施方式。
容易理解，根据本实用新型的技术方案，在不变更本实用新型实质精神下，本领域的一般技术人员可相互替换的多种结构方式以及实现方式。因此，以下具体实施方式以及附图仅是对本实用新型的技术方案的示例性说明，而不应当视为本实用新型的全部或视为对实用新型技术方案的限定或限制。
在本说明书中提到或者可能提到的上、下、左、右、前、后、正面、背面、顶部、底部等方位用语是相对于各附图中所示的构造进行定义的，它们是相对的概念，因此有可能会根据其所处不同位置、不同使用状态而进行相应地变化。所以，也不应当将这些或者其他的方位用语解释为限制性用语。
实施例一
如图1所示，图1是本实用新型实施例一提供的一种盖板结构，包括盖板圆片101，盖板圆片101的正面设置有第一金属层102，第一金属层102上设置有与第一金属层102电连接的第一电路图形104，得到盖板晶圆。
具体的，盖板结构采用以下步骤进行封装而成：
步骤S11，化学镀铜：通过化学镀铜、溅射或者蒸镀Ti、TiW、Cr、 Co等金属在盖板101的正面电镀金属层，起到阻挡层和粘附层作用，该盖板101的材料可以为硅、玻璃、金属等圆片材料；
步骤S12，电镀掩膜：通过涂布光刻胶、曝光、显影等工艺在第一金属层102上电镀第一掩膜；
步骤S13，金属沉积：在第一掩膜的间隙内采用电镀或者蒸镀工艺进行厚金属沉积，形成第一电路图形104，使第一电路图形104与第一金属层102电互连，该金属沉积采用Au、Ag、Sn、Pb、Ni等金属；
步骤S14，内层布线层制作：去除第一掩膜，并通过快速蚀刻工艺将电镀金属层蚀刻掉，去除电镀线路图形以外的化学镀铜层，得到盖板晶圆。
本实用新型提供的盖板结构，通过将盖板进行晶圆级封装，得到盖板晶圆，在进行气密性封装时，通过盖板晶圆对芯片晶圆的需密封区域或者传感区进行气密性封装，实现芯片的气密封装，体积小，有利于应用于便携式产品中，成本低。
在其中一个实施例中，第一金属层102与第一电路图形104之间设置有覆盖第一金属层102的第一重布线层。
具体的，通过化学镀铜、溅射或者蒸镀Ti、TiW、Cr、Co等金属在第一金属层102上再电镀一层金属层，形成种子层，便于进行金属沉积。
在其中一个实施例中，在第一电路图形104对应的位置设置有覆盖第一电路图形104的用于粘附吸气剂的第二电路图形106。
具体的，为了使盖板晶圆能够应用于真空环境中，第二电路图形106 采用以下步骤进行封装而成：
步骤S15，电镀掩膜：通过涂布光刻胶、曝光、显影等工艺在第一电路图形104对应的位置电镀覆盖第一电路图形104的第二掩膜；
步骤S16，金属沉积：在第二掩膜的间隙内采用电镀或者蒸镀工艺进行厚金属沉积，形成用于粘附吸气剂的第二电路图形106，使盖板晶圆能够应用于真空环境中，该金属沉积采用Au、Ag、Sn、Pb、Ni等金属，该吸气剂的材料可以为金属，如Ti、Zr、Co等或者其他合金，从而提高气密性；
步骤S17，内层布线层制作：去除第二掩膜，并通过快速蚀刻工艺将电镀金属层蚀刻掉，去除电镀线路图形以外的化学镀铜层。
实施例二
如图2所示，图2是本实用新型实施例二提供的一种芯片结构，包括芯片201，芯片201的正面设置有第二金属层202，在芯片201的焊垫 2011和盖板晶圆的第一电路图形对应的位置设置有与第二金属层202电连接的第三电路图形204，得到芯片晶圆。
具体来说，芯片结构采用以下步骤进行封装而成：
步骤S21，化学镀铜：通过化学镀铜、溅射或者蒸镀Ti、TiW、Cr、 Co等金属在芯片201的正面电镀金属层，起到阻挡层和粘附层作用，该芯片201为完成专用集成电路或者微机电系统(Micro-Electro-Mechanical System，MEMS)等工艺的芯片；
步骤S22，电镀掩膜：通过涂布光刻胶、曝光、显影等工艺在第二金属层202上电镀第三掩膜；
步骤S23，金属沉积：在第三掩膜的间隙内采用电镀或者蒸镀工艺进行厚金属沉积，形成第三电路图形204，使第三电路图形204与第二金属层202电互连，该金属沉积采用Au、Ag、Sn、Pb、Ni等金属；
步骤S24，内层布线层制作：去除第三掩膜，并通过快速蚀刻工艺将电镀金属层蚀刻掉，去除电镀线路图形以外的化学镀铜层，得到芯片晶圆。
本实用新型提供的芯片结构，通过将芯片进行晶圆级封装，得到芯片晶圆，在进行气密性封装时，通过盖板晶圆对芯片晶圆的需密封区域或者传感区进行气密性封装，实现芯片的气密封装，体积小，有利于应用于便携式产品中，成本低。
在其中一个实施例中，第二金属层202与第三电路图形204之间设置有覆盖第二金属层202的第二重布线层。
具体的，通过化学镀铜、溅射或者蒸镀Ti、TiW、Cr、Co等金属在第二金属层202上再电镀一层金属层，形成种子层，便于金属沉积。
实施例三
如图3所示，图3是本实用新型实施例三提供的一种气密性芯片结构的结构示意图，包括如前所述的盖板结构、如前所述的芯片结构、以及基板303，盖板结构的盖板晶圆302的正面和芯片结构的芯片晶圆301 的正面通过第一金属层和第二金属层电连接，使盖板晶圆302的第一电路图形包裹芯片晶圆301的需密封区域或者传感区3011，芯片晶圆301的背面贴合在基板303的正面上，且基板303与芯片晶圆301的焊垫3012 电连接，盖板晶圆302、芯片晶圆301和基板303埋置在有机树脂304 内。
具体来说，该气密性芯片结构采用以下步骤封装而成：
步骤S31，芯片晶圆301和盖板晶圆302制作：使用实施例一和实施例二的方法分别对盖板和芯片进行晶圆级封装，得到盖板晶圆302和芯片晶圆301；
步骤S32，晶圆级键合：将已经完成晶圆级封装的芯片晶圆301的正面通过晶圆级键合工艺叠层在已经完成晶圆级封装的盖板晶圆302的正面；
步骤S33，切割盖板晶圆：可以通过先在盖板晶圆302的背面画切割线，然后根据切割线对盖板晶圆302进行切割，不切割芯片晶圆301，裸露出芯片晶圆301的焊垫3012，便于测试和步骤S36制作键合线；
步骤S34，切割芯片晶圆：可以通过先在芯片晶圆301的背面画切割线，然后根据切割线对芯片晶圆301进行切割，得到单颗包括盖板晶圆 302和芯片晶圆301的芯片结构，芯片晶圆301上的切割线的宽度小于盖板晶圆302上的切割线的宽度，从而使芯片晶圆301的需密封区域或者传感区3011仍然被封闭在真空环境下，提高气密性；
步骤S35，贴片：将芯片晶圆301的背面通过粘贴等方式贴装到基板 303上，该基板303的材料可以是一种或者多种金属无机材料，如Cu、Ni、Cr、CuSn、Au、AuSn、Ag、AgSn等，也可以是高气密性的有机材料，如PI、PBO、BCB等，保证高气密度，还可以是类似玻璃的无机非金属材料，只要便于键合即可，基板303的高度为0.1μm-1mm；
步骤S36，电互连：通过键合线将芯片晶圆301上的焊垫3012与基板303进行电连接，实现芯片晶圆301与基板303的电互连；
步骤S37，塑封：通过相关设备将芯片晶圆301、盖板晶圆302和基板303埋置在有机树脂304内，有机树脂304的厚度可以小于等于盖板晶圆302的厚度，也可以大于等于盖板晶圆302的厚度，但有机树脂304 的厚度要大于等于键合线的最高高度，使有机树脂304能够覆盖键合线，封装后的芯片的高度为100μm-2mm，体积小。该有机树脂304可以为模顶(molding)胶，也可以为其他的相关的环氧、聚酰亚胺(Polyimide， PI)、苯并环丁烯(Benzocyclobutene，BCB)等树脂材料，材料的形态可以为液态、固态、膜状等，所使用的设备可以为塑封机、压膜机、高温压机等，从而实现芯片晶圆301的气密性封装，减小体积，有利于应用于便携式产品中，成本低。
本实用新型提供的气密性芯片结构，通过将盖板和芯片进行晶圆级封装，得到盖板晶圆和芯片晶圆，在进行气密性封装时，通过盖板晶圆对芯片晶圆的需密封区域或者传感区进行气密性封装，实现芯片的气密封装，体积小，有利于应用于便携式产品中，成本低。
在其中一个实施例中，盖板晶圆302的第二电路图形上设置有吸气剂3021。
具体的，若需要真空气密封装时，将盖板晶圆302和芯片晶圆301 放置在真空设备或者气密设备中，并在盖板晶圆302上粘附吸附气体的吸气剂3021，实现真空封装，该吸气剂3021的材料可以为金属，如Ti、 Zr、Co等或者其他合金；同时还可以在芯片晶圆301的需密封区域或者传感区3011和盖板晶圆302形成的密闭空腔内填充高纯度的气体，如 N2、Ar、SF6等，实现气密封装，从而提高气密性。
在其中一个实施例中，基板303的背面设置有焊球阵列球305。
具体的，在基板303的背面进行植BGA球，从而完成其与外界直接的连接端口，实现气密封装后的芯片与外界电互连。
实施例四
如图4所示，图4是本实用新型实施例四提供的一种气密性芯片结构的结构示意图，包括如前所述的盖板结构、如前所述的芯片结构、以及引线框架403，芯片结构的芯片晶圆401的正面通过第二金属层与引线框架403键合，使引线框架403包裹芯片晶圆401，芯片晶圆401与403 引线框架电连接，盖板结构的盖板晶圆402设置在引线框架403的顶部，使盖板晶圆402与引线框架403围拢闭合，芯片晶圆401、盖板晶圆402 和引线框架403埋置在有机树脂404内。
具体来说，该气密性芯片结构采用以下步骤封装而成：
步骤S41，芯片晶圆401制作：使用实施例二的方法对芯片进行晶圆级封装，得到芯片晶圆401；
步骤S42，盖板晶圆402制作：使用实施例一的方法对盖板进行晶圆级封装，得到盖板晶圆402；
步骤S43，贴合：将已经完成晶圆级封装的芯片晶圆401的正面通过粘贴等方式贴装到引线框架403内，使引线框架403包裹芯片晶圆401；
步骤S44，电互连：通过键合线将芯片晶圆401上的焊垫与引线框架 403进行电连接，实现芯片晶圆401与引线框架403的电互连，需要说明的是，步骤S42与步骤S43-步骤S44的顺序可以互换，并不受本实施例的限制；
步骤S45，晶圆级键合：将已经完成晶圆级封装的盖板晶圆402的正面通过晶圆级键合工艺叠层在引线框架403的顶部，使盖板晶圆402与引线框架403围拢闭合；
步骤S46，塑封：通过相关设备将芯片晶圆401、盖板晶圆402和引线框架403埋置在有机树脂404内，有机树脂404的厚度可以小于等于盖板晶圆402的厚度，也可以大于等于盖板晶圆402的厚度，但有机树脂404的厚度要大于等于键合线的最高高度，使有机树脂404能够覆盖键合线，封装后的芯片的高度为100μm-2mm，体积小。该有机树脂404 可以为模顶(molding)胶，也可以为其他的相关的环氧、聚酰亚胺 (Polyimide，PI)、苯并环丁烯(Benzocyclobutene，BCB)等树脂材料，材料的形态可以为液态、固态、膜状等，所使用的设备可以为塑封机、压膜机、高温压机等，从而实现芯片晶圆401的气密性封装，减小体积，有利于应用于便携式产品中，成本低。
本实用新型提供的气密性芯片结构，通过将盖板和芯片进行晶圆级封装，得到盖板晶圆和芯片晶圆，在进行气密性封装时，通过盖板晶圆对芯片晶圆的需密封区域或者传感区进行气密性封装，实现芯片的气密封装，体积小，有利于应用于便携式产品中，成本低。
在其中一个实施例中，引线框架403的背面设置有焊球阵列球405。
具体的，在引线框架403的背面进行植BGA球，从而完成其与外界直接的连接端口，实现气密封装后的芯片与外界电互连。
综上所述，本实用新型提供的盖板结构、芯片结构及气密性芯片结构，通过将盖板和芯片进行晶圆级封装，得到盖板晶圆和芯片晶圆，在进行气密性封装时，通过盖板晶圆对芯片晶圆的需密封区域或者传感区进行气密性封装，实现芯片的气密封装，体积小，有利于应用于便携式产品中，成本低。
以上所述的仅是本实用新型的原理和较佳的实施例。应当指出，对于本领域的普通技术人员来说，在本实用新型原理的基础上，还可以做出若干其它变型，也应视为本实用新型的保护范围。

Claims (11)

1.一种盖板结构，其特征在于，包括盖板圆片，所述盖板圆片的正面设置有第一金属层，所述第一金属层上设置有与所述第一金属层电连接的第一电路图形，得到盖板晶圆。
2.如权利要求1所述的盖板结构，其特征在于，所述第一金属层与所述第一电路图形之间设置有覆盖所述第一金属层的第一重布线层。
3.如权利要求2所述的盖板结构，其特征在于，在所述第一电路图形对应的位置设置有覆盖所述第一电路图形的用于粘附吸气剂的第二电路图形。
4.一种芯片结构，其特征在于，包括芯片，所述芯片的正面设置有第二金属层，在所述芯片的焊垫和如权利要求1-3任一项所述的盖板结构的所述第一电路图形对应的位置设置有与所述第二金属层电连接的第三电路图形，得到芯片晶圆。
5.如权利要求4所述的芯片结构，其特征在于，所述第二金属层与所述第三电路图形之间设置有覆盖所述第二金属层的第二重布线层。
6.如权利要求4或5所述的芯片结构，其特征在于，所述芯片为专用集成电路芯片或者微机电系统芯片。
7.一种气密性芯片结构，其特征在于，包括如权利要求1-3任一项所述的盖板结构、如权利要求4-6任一项所述的芯片结构、以及承载板，所述盖板结构的所述盖板晶圆、所述芯片结构的所述芯片晶圆和所述承载板采用晶圆级气密性封装。
8.如权利要求7所述的气密性芯片结构，其特征在于，所述承载板为基板，所述盖板晶圆的正面和所述芯片晶圆的正面通过所述第一金属层和所述第二金属层电连接，使所述盖板晶圆的所述第一电路图形包裹所述芯片晶圆的需密封区域或者传感区，所述芯片晶圆的背面贴合在所述基板的正面上，且所述基板与所述芯片晶圆的焊垫电连接，所述盖板晶圆、所述芯片晶圆和所述基板埋置在有机树脂内。
9.如权利要求8所述的气密性芯片结构，其特征在于，所述盖板晶圆的第二电路图形上设置有吸气剂。
10.如权利要求7所述的气密性芯片结构，其特征在于，所述承载板为引线框架，所述芯片晶圆的正面通过所述第二金属层与所述引线框架键合，使所述引线框架包裹所述芯片晶圆，所述芯片晶圆与所述引线框架电连接，所述盖板晶圆设置在所述引线框架的顶部，使所述盖板晶圆与所述引线框架围拢闭合，所述芯片晶圆、所述盖板晶圆和所述引线框架埋置在有机树脂内。
11.如权利要求7-10任一项所述的气密性芯片结构，其特征在于，所述承载板的背面设置有焊球阵列球。
CN201922202500.4U 2019-12-09 2019-12-09 盖板结构、芯片结构及气密性芯片结构 Active CN211125620U (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201922202500.4U CN211125620U (zh) 2019-12-09 2019-12-09 盖板结构、芯片结构及气密性芯片结构

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201922202500.4U CN211125620U (zh) 2019-12-09 2019-12-09 盖板结构、芯片结构及气密性芯片结构

Publications (1)

Publication Number Publication Date
CN211125620U true CN211125620U (zh) 2020-07-28

Family

ID=71696736

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201922202500.4U Active CN211125620U (zh) 2019-12-09 2019-12-09 盖板结构、芯片结构及气密性芯片结构

Country Status (1)

Country Link
CN (1) CN211125620U (zh)

Similar Documents

Publication Publication Date Title
KR102586078B1 (ko) 반도체 디바이스 및 그 제조 방법
TWI469233B (zh) 具有中空封裝件之封裝系統
US8193596B2 (en) Micro-electro-mechanical systems (MEMS) package
US6566745B1 (en) Image sensor ball grid array package and the fabrication thereof
US8426255B2 (en) Chip package structure and method for manufacturing the same
CN107342747B (zh) 声表面波器件晶圆级薄型封装结构及其制造方法
US6518097B1 (en) Method for fabricating wafer-level flip chip package using pre-coated anisotropic conductive adhesive
JP5045769B2 (ja) センサ装置の製造方法
US20060211233A1 (en) Method for fabricating a wafer level package having through wafer vias for external package connectivity and related structure
CN107919862A (zh) 一种声表面波器件气密性晶圆级封装结构和工艺
US20140374848A1 (en) Semiconductor sensor device with metal lid
TW201203397A (en) Semiconductor package without chip carrier and fabrication method thereof
WO2021023306A1 (zh) 一种键合墙体扇出器件的三维封装结构和方法
TWI701777B (zh) 影像感測器封裝件及其製造方法
KR20130051800A (ko) Ｍｅｍｓ 센서 패키징 및 그 방법
CN111128763A (zh) 一种芯片封装结构的制作方法
CN107342746A (zh) 声表面波器件的晶圆级扇出型封装结构及其制造方法
CN113014223B (zh) 一种声表器件的微型化叠层多芯片封装结构及其制备方法
US7919842B2 (en) Structure and method for sealing cavity of micro-electro-mechanical device
CN211125620U (zh) 盖板结构、芯片结构及气密性芯片结构
KR101515777B1 (ko) 반도체 패키지 제조방법
CN106744647A (zh) Mems芯片封装结构以及封装方法
CN113035785A (zh) 盖板结构、芯片结构及气密性芯片结构
US20040140475A1 (en) 3D MEMS/MOEMS package
CN110379721A (zh) 扇出型封装方法及封装结构

Legal Events

Date Code Title Description
GR01 Patent grant
GR01 Patent grant