CN211017077U

CN211017077U - 一种半导体器件

Info

Publication number: CN211017077U
Application number: CN201922203603.2U
Authority: CN
Inventors: 吴秉桓
Original assignee: Changxin Memory Technologies Inc
Current assignee: Changxin Memory Technologies Inc
Priority date: 2019-12-10
Filing date: 2019-12-10
Publication date: 2020-07-14
Anticipated expiration: 2029-12-10

Abstract

本实用新型涉及一种半导体器件。包括：衬底，所述衬底上形成有存储单元阵列区，所述存储单元阵列区形成有间隔排布的字线沟槽；字线导电结构，字线导电结构包括字线接触部的字线导电结构和字线接触部之外的字线导电结构；其中，字线接触部的字线导电结构的厚度大于字线接触部之外的字线导电结构的厚度。通过形成字线接触部的字线导电结构的厚度大于字线接触部之外的字线导电结构的厚度的字线导电结构，降低了字线接触结构中字线接触孔的开窗位置深度，减少了形成接触孔工艺制程中的工艺时间，降低了接触孔工艺制程中对接触孔开窗深度较浅的接触孔的侧壁的过度侵蚀，避免了接触孔异常引起的器件短路异常。

Description

一种半导体器件

技术领域

本实用新型涉及半导体技术领域，特别是涉及一种半导体器件。

背景技术

动态随机存储器在制作接触窗结构时，由于不同的接触窗结构对应的接触孔深度不同，使用同一工艺制程制备不同接触窗结构的接触孔就会出现制程工艺开窗深度不足的问题，例如有源区接触孔已经停在有源区表面时，位置较深的字线接触孔停留在字线导电结构上方还未完成开窗，继续刻蚀字线接触孔则会导致有源区接触孔蚀刻到有源区内部，同时接触孔的侧壁也会出现扩孔的问题，容易引起器件的特征尺寸变大或侧壁刻蚀引起的器件短路异常。

实用新型内容

基于此，有必要针对上述问题，提供一种新的半导体器件。

一种半导体器件的制作方法,包括：

获取衬底，所述衬底包括存储单元阵列区；

在所述存储单元阵列区形成间隔排布的字线沟槽；

在所述字线沟槽内填充字线导电材料，形成字线导电薄膜；

在所述衬底表面形成光刻胶，所述光刻胶覆盖字线接触部的字线导电薄膜且露出字线接触部之外的字线导电薄膜；

以所述光刻胶为阻挡层，将未被所述光刻胶覆盖的字线导电薄膜蚀刻至目标高度后得到字线导电结构，使得所述字线接触部的字线导电结构的厚度大于未被所述光刻胶覆盖的字线导电结构的厚度；

去除所述光刻胶。

在其中一个实施例中，所述字线接触部位于所述字线导电结构的末端。

在其中一个实施例中，所述字线接触部的字线导电结构的厚度与未被所述光刻胶覆盖的字线导电结构的厚度的比值大于等于1.5且小于等于4.0。

在其中一个实施例中，所述去除所述光刻胶后，还包括：

在所述衬底表面形成第一绝缘介质层；

图形化所述第一绝缘介质层，在所述字线接触部上形成字线接触孔。

在其中一个实施例中，所述衬底还包括周边电路区，所述周边电路区包括晶体管有源区，所述有源区表面形成有第二绝缘介质层，图形化所述第二绝缘介质层，在所述有源区的源极区/漏极区上形成有源区接触孔。

在其中一个实施例中，所述有源区接触孔与所述字线接触孔之间的高度差大于等于0且小于有源区接触孔高度的百分之二十。

在其中一个实施例中，所述字线接触孔和所述有源区接触孔是通过同一工艺制程形成的。

在其中一个实施例中，所述第一绝缘介质层和所述第二绝缘介质层是通过同一工艺制程形成的。

在其中一个实施例中，所述半导体器件为动态随机存储器。

上述制作方法，包括：获取衬底，所述衬底包括存储单元阵列区；在所述存储单元阵列区形成间隔排布的字线沟槽；在所述字线沟槽内填充字线导电材料，形成字线导电薄膜；在所述衬底表面形成光刻胶，所述光刻胶覆盖字线接触部的字线导电薄膜且露出字线接触部之外的字线导电薄膜；以所述光刻胶为阻挡层，将未被所述光刻胶覆盖的字线导电薄膜蚀刻至目标深度后得到字线导电结构，使得所述字线接触部的字线导电结构的厚度大于未被所述光刻胶覆盖的字线导电结构的厚度。本申请通过在衬底表面形成光刻胶，所述光刻胶覆盖字线接触部的字线导电薄膜且露出字线接触部之外的字线导电薄膜，在以光刻胶为阻挡层将未被所述光刻胶覆盖的字线导电薄膜蚀刻至目标高度，使得形成的字线导电结构中字线接触部的字线导电结构的厚度大于未被所述光刻胶覆盖的字线导电结构的厚度，与字线导电结构中字线接触部的字线导电结构的厚度等于未被所述光刻胶覆盖的字线导电结构的厚度相比，降低了字线接触部中字线接触孔的开窗位置深度，减少了形成接触孔工艺制程中的工艺时间，降低了接触孔工艺制程中对接触孔开窗深度较浅的接触孔的侧壁的过度侵蚀，避免了接触孔异常引起的器件短路异常。

一种半导体器件，包括：

衬底，所述衬底上形成有存储单元阵列区，所述存储单元阵列区形成有间隔排布的字线沟槽；

字线导电结构，所述字线导电结构包括字线接触部的字线导电结构和字线接触部之外的字线导电结构；

其中，所述字线接触部的字线导电结构的厚度大于所述字线接触部之外的字线导电结构的厚度。

在其中一个实施例中，所述字线接触部的字线导电结构的厚度与字线接触部之外的字线导电结构的厚度的比值大于等于1.5且小于等于4.0。

在其中一个实施例中，所述器件还包括：

周边电路区，所述周边电路区包括晶体管有源区，所述有源区具有源极区/漏极区；

绝缘介质层，所述绝缘介质层位于所述字线导电结构和所述有源区表面；

字线接触结构，所述字线接触结构位于所述字线接触部上且与所述字线接触部接触；

有源区接触结构，所述有源区接触结构位于所述晶体管有源区上且与所述晶体管有源区的源极区/漏极区接触。

在其中一个实施例中，所述器件还包括：

字线接触孔，所述字线接触孔形成于所述字线接触部上且字线接触孔的底部与所述字线接触部上表面接触；

有源区接触孔，所述有源区接触孔形成于所述晶体管有源区上且所述有源区接触孔的底部与所述晶体管有源区的源极区/漏极区的上表面接触。

在其中一个实施例中，所述有源区接触结构与所述字线接触结构之间的高度差大于等于0且小于有源区接触结构高度的百分之二十。

在其中一个实施例中，所述有源区接触结构与所述字线接触结构是同时形成的。

在其中一个实施例中，所述器件还包括绝缘层，所述绝缘层位于所述字线沟槽中，所述绝缘层的上表面与所述字线导电结构的下表面接触。

在其中一个实施例中，所述器件还包括第一金属层，所述第一金属层位于所述字线沟槽中，所述第一金属的上表面与所述字线导电结构的下表面接触。

在其中一个实施例中，所述半导体器件为动态随机存储器。

上述半导体器件，包括衬底，所述衬底上形成有存储单元阵列区，所述存储单元阵列区形成有间隔排布的字线沟槽；字线导电结构，字线导电结构包括字线接触部的字线导电结构和字线接触部之外的字线导电结构；其中，字线接触部的字线导电结构的厚度大于字线接触部之外的字线导电结构的厚度。本申请的器件衬底表面形成有字线接触部的字线导电结构的厚度大于字线接触部之外的字线导电结构的厚度的字线导电结构，与字线导电结构中字线接触部的字线导电结构的厚度等于字线接触部之外的字线导电结构的厚度的器件相比，降低了字线接触孔的开窗位置深度，减少了形成接触孔工艺制程中的工艺时间，降低了接触孔工艺制程中对接触孔开窗深度较浅的接触孔的侧壁的过度侵蚀，避免了接触孔异常引起的器件短路异常。

附图说明

图1为一实施例中半导体器件制作方法的流程图；

图2a为一实施例中形成字线接触孔的流程图；

图2b为一实施例中形成有源区接触孔的流程图；

图3a为一实施例中半导体器件的剖视图；

图3b为一实施例中形成字线导电薄膜后半导体器件的剖视图；

图3c为一实施例中形成绝缘介质层后半导体器件的剖视图；

图4a为一实施例中形成字线导电薄膜后字线接触部在字线导电薄膜垂直方向的剖视图；

图4b为一实施例中形成光刻胶后图4a对应的剖视图；

图4c为一实施例中形成绝缘介质层后图4b对应的剖视图；

图5a为一实施例中形成字线导电薄膜后字线接触部之外的区域在字线导电薄膜垂直方向的剖视图；

图5b为一实施例中形成字线导电结构后图5a对应的剖视图；

图5c为一实施例中形成绝缘介质层后图5b对应的剖视图。

具体实施方式

为了便于理解本实用新型，下面将参照相关附图对本实用新型进行更全面的描述。附图中给出了本实用新型的首选实施例。但是，本实用新型可以以许多不同的形式来实现，并不限于本文所描述的实施例。相反地，提供这些实施例的目的是使对本实用新型的公开内容更加透彻全面。

除非另有定义，本文所使用的所有的技术和科学术语与属于本实用新型的技术领域的技术人员通常理解的含义相同。本文中在本实用新型的说明书中所使用的术语只是为了描述具体的实施例的目的，不是旨在于限制本实用新型。本文所使用的术语“及/或”包括一个或多个相关的所列项目的任意的和所有的组合。

应当明白，当元件或层被称为“在...上”、“与...相邻”、“连接到”或“耦合到”其它元件或层时，其可以直接地在其它元件或层上、与之相邻、连接或耦合到其它元件或层，或者可以存在居间的元件或层。相反，当元件被称为“直接在...上”、“与...直接相邻”、“直接连接到”或“直接耦合到”其它元件或层时，则不存在居间的元件或层。应当明白，尽管可使用术语第一、第二、第三等描述各种元件、部件、区、层和/或部分，这些元件、部件、区、层和/或部分不应当被这些术语限制。这些术语仅仅用来区分一个元件、部件、区、层或部分与另一个元件、部件、区、层或部分。因此，在不脱离本实用新型教导之下，下面讨论的第一元件、部件、区、层或部分可表示为第二元件、部件、区、层或部分。

空间关系术语例如“在...下”、“在...下面”、“下面的”、“在...之下”、“在...之上”、“上面的”等，在这里可为了方便描述而被使用从而描述图中所示的一个元件或特征与其它元件或特征的关系。应当明白，除了图中所示的取向以外，空间关系术语意图还包括使用和操作中的器件的不同取向。例如，如果附图中的器件翻转，然后，描述为“在其它元件下面”或“在其之下”或“在其下”元件或特征将取向为在其它元件或特征“上”。因此，示例性术语“在...下面”和“在...下”可包括上和下两个取向。器件可以另外地取向(旋转90度或其它取向)并且在此使用的空间描述语相应地被解释。

在此使用的术语的目的仅在于描述具体实施例并且不作为本实用新型的限制。在此使用时，单数形式的“一”、“一个”和“所述/该”也意图包括复数形式，除非上下文清楚指出另外的方式。还应明白术语“组成”和/或“包括”，当在该说明书中使用时，确定所述特征、整数、步骤、操作、元件和/或部件的存在，但不排除一个或更多其它的特征、整数、步骤、操作、元件、部件和/或组的存在或添加。在此使用时，术语“和/或”包括相关所列项目的任何及所有组合。

这里参考作为本实用新型的理想实施例(和中间结构)的示意图的横截面图来描述实用新型的实施例。这样，可以预期由于例如制造技术和/或容差导致的从所示形状的变化。因此，本实用新型的实施例不应当局限于在此所示的区的特定形状，而是包括由于例如制造导致的形状偏差。例如，显示为矩形的注入区在其边缘通常具有圆的或弯曲特征和/或注入浓度梯度，而不是从注入区到非注入区的二元改变。同样，通过注入形成的埋藏区可导致该埋藏区和注入进行时所经过的表面之间的区中的一些注入。因此，图中显示的区实质上是示意性的，它们的形状并不意图显示器件的区的实际形状且并不意图限定本实用新型的范围。

典型的动态随机存储器在制作连接字线、位线、晶体管有源区的源极区/漏极区、晶体管栅极区这几种结构的接触窗结构时，由于不同的接触窗结构对应的接触孔要开窗到不同的目标深度上，使用同一工艺制程制备接触孔时就会出现一种接触孔已经达到对应的目标深度，而其他的接触孔还未完成开窗，此时继续开窗，接触孔深度增加的同时也会持续对接触孔的侧壁进行扩孔，容易引起器件特征尺寸变大或侧蚀器件短路异常，例如晶体管有源区接触孔(Active Area contact,AA Contact)已经停在有源区表面，较深的字线接触孔(Word line Contact,WL Contact)停留在字线导电结构上方还未完成开窗，继续刻蚀时晶体管有源区接触孔就会刻蚀到有源区内部，产生尖刺效应(spiking)。

如图1、图3a、图3b、图3c、图4a-4c、图5a-5c所示，在一个实施例中，提供一种半导体器件的制作方法,包括：

S102，获取衬底。

衬底102包括存储单元阵列区，所述衬底可以至少为硅、绝缘体上硅(SOI)、绝缘体上层叠硅(SSOI)、绝缘体上层叠锗化硅(SSiGeOI)、绝缘体上锗化硅(SiGeOI)以及绝缘体上锗(GeOI)等材料中的一种。

S104，形成字线沟槽。

在所述存储单元阵列区形成间隔排布的字线沟槽104。所述存储单元阵列区中形成有多个相互独立的字线沟槽，所述字线沟槽沿第一方向延伸、沿第二方向间隔排布，所述第一方向和所述第二方向相交。

在一个实施例中，所述字线沟槽是通过干法刻蚀形成的。在另一个实施例中，所述字线沟槽是通过湿法刻蚀形成的。

在一个实施例中，所述字线沟槽是通过两种工艺制程形成的。

S106，形成字线导电薄膜。

在字线沟槽104内填充字线导电材料，形成字线导电薄膜108。在一个实施例中，形成字线导电薄膜108之前还包括在字线沟槽104内壁形成绝缘层110，绝缘层110可以为二氧化硅薄膜层。

在一个实施例中，在字线沟槽104内填充字线导电材料之前还包括在字线沟槽内壁形成第一金属层，例如第一金属层可以为起粘连和阻挡作用的钛/氮化钛金属层。

在一个实施例中，字线导电材料是通过等离子体化学气相淀积工艺形成的。在一个实施例中，字线导电材料是通过物理气相淀积工艺形成的。在一个实施例中，字线导电材料为金属导电材料，例如金属钨材料、金属钨的复合物材料、金属铝材料等。

在一个实施例中，去除衬底表面多余的字线导电材料后，在字线沟槽104内形成字线导电薄膜108。

在一个实施例中，通过化学机械研磨的方式去除衬底表面多余的字线导电材料。在另一个实施例，通过刻蚀的方式去除衬底表面多余的字线导电材料，例如湿法刻蚀、干法刻蚀等。

S108，形成光刻胶。

在衬底102表面形成光刻胶112，即在衬底表面形成带有光刻图形的光刻胶，光刻胶112覆盖字线接触部114的字线沟槽115即字线接触部的字线导电薄膜，且露出字线接触部114之外的字线沟槽116即字线接触部之外的字线导电薄膜。

具体为，在衬底表面涂覆光刻胶，然后对光刻胶进行曝光显影后露出字线接触部之外的字线导电薄膜(即将器件的阵列区(array区)显影开)，未曝光的光刻胶覆盖在字线接触部的字线导电薄膜，起到保护字线接触部的字线导电薄膜的作用。

S110，形成字线导电结构。

以光刻胶112为阻挡层，将未被所述光刻胶覆盖的字线导电薄膜蚀刻至目标高度后得到字线导电结构117，即以光刻胶112为阻挡层对字线导电薄膜108进行减薄后得到字线导电结构117，使得字线接触部114的字线导电结构的厚度大于未被所述光刻胶覆盖的字线导电结构的厚度。其中，将未被所述光刻胶覆盖的字线导电薄膜蚀刻至目标高度是指将将未被所述光刻胶覆盖的字线导电薄膜蚀刻到剩余的字线导电薄膜低于衬底表面5纳米以下，只要能实现剩余的字线导电薄膜达到避免字线与位线及其他接触窗等结构产生短路的目的即可。

S112，去除光刻胶。

去除衬底表面的光刻胶。

在一个实施例中，字线导电结构117位于浅槽隔离氧化层121上。

在一个实施例中，字线接触部114位于字线导电结构117的末端。

在一个实施例中，所述字线接触部的字线导电结构的厚度与未被所述光刻胶覆盖的字线导电结构的厚度的比值大于等于1.5且小于等于4.0。实际工艺制程中，根据需要设置字线接触部的字线导电结构的厚度与未被所述光刻胶覆盖的字线导电结构的厚度的比值的数值，例如1.7，1.9，2.0，2.2，2.5，2.7，2.9，3.0，3.3，3.5，3.7，3.9等。

如图2a所示，在一个实施例中，步骤S112之后还包括：

S202，形成第一绝缘介质层。

在所述字线导电结构117表面形成第一绝缘介质层。

在一个实施例中，去除字线导电结构上的光刻胶后，在衬底表面形成一层第一绝缘介质层薄膜，例如可以通过物理气相淀积或化学气相淀积的方式在衬底表面形成第一绝缘介质层薄膜；然后通过刻蚀或化学机械研磨的方式去除衬底表面多余的第一绝缘介质层薄膜后形成第一绝缘介质层。

在一个实施例中，第一绝缘介质层为氧化硅绝缘层。

S204，形成字线接触孔。

如图3a所示，对第一绝缘介质层进行图形化，在字线接触部114上形成字线接触孔119。

如图2b所示，在一个实施例中，所述衬底还包括周边电路区，所述周边电路区包括晶体管有源区，所述半导体器件的制作方法还包括：

S201，形成第二绝缘介质层。

在晶体管有源区表面形成第二绝缘介质层。

在一个实施例中，第二绝缘介质层和第一绝缘介质层是通过同一工艺制程形成的。

S203，形成有源区接触孔。

图形化所述第二绝缘介质层，在有源区的源极区/漏极区106上形成有源区接触孔120。

在一个实施例中，有源区接触孔120与字线接触孔119之间的高度差大于等于0且小于有源区接触孔高度的百分之二十，在实际工艺制程中，有源区接触孔与字线接触孔119之间的高度差可以为有源区接触孔高度的5％、7％、9％、10％、13％、15％、17％、19％等。

在一个实施例中，字线接触孔119和有源区接触孔120是通过同一工艺制程形成的。

在一个实施例中，所述半导体器件为动态随机存储器。

如图3a、图3b、图3c所示，在一实施例中，提供一种半导体器件，包括：

衬底102，衬底102上形成有存储单元阵列区，所述存储单元阵列区形成有沿间隔排布的字线沟槽104。所述存储单元阵列区中形成有多个相互独立的字线沟槽，所述字线沟槽沿第一方向延伸、沿第二方向间隔排布，所述第一方向和所述第二方向相交。所述衬底可以至少为硅、绝缘体上硅(SOI)、绝缘体上层叠硅(SSOI)、绝缘体上层叠锗化硅(SSiGeOI)、绝缘体上锗化硅(SiGeOI)以及绝缘体上锗(GeOI)等材料中的一种。

字线导电结构117，字线导电结构117包括字线接触部114的字线导电结构和字线接触部114之外的字线导电结构。

在一个实施例中，所述字线接触部114位于字线导电结构117的末端。

在一个实施例中，字线导电结构117为金属导电结构，例如金属钨导电结构、金属钨的复合物导电结构、金属铝导电结构等。

其中，字线接触部114的字线导电结构的厚度大于字线接触部114之外的字线导电结构的厚度。

在一个实施例中，所述字线接触部的字线导电结构的厚度与字线接触部之外的字线导电结构的厚度的比值大于等于1.5且小于等于4.0。实际半导体器件设计过程中，根据需要设置字线接触部的字线导电结构的厚度与字线接触部之外的字线导电结构的厚度的比值的数值，例如1.7，1.9，2.0，2.2，2.5，2.7，2.9，3.0，3.3，3.5，3.7，3.9等。

在一个实施例中，所述器件还包括：

字线接触孔119，字线接触孔119形成于字线接触部114上且字线接触孔119的底部与字线接触部114上表面接触。

有源区接触孔120，有源区接触孔120形成于所述晶体管有源区上且有源区接触孔120的底部与所述晶体管有源区的源极区/漏极区106的上表面接触。

在一个实施例中，所述器件还包括：

周边电路区，所述周边电路区包括晶体管有源区，所述有源区具有源极区/漏极区106；

绝缘介质层118，所述绝缘介质层118位于所述字线导电结构和所述有源区表面。

在一个实施例中，绝缘介质层118包括位于字线导电结构117表面的第一绝缘介质层和位于晶体管有源区表面的第二绝缘介质层。

字线接触结构，所述字线接触结构位于字线接触部114上且与字线接触部114接触。

字线接触结构位于字线接触部114上形成的字线接触孔119中，字线接触结构为导电结构，用于引出字线导电结构117。

在一个实施例中，字线接触结构为金属导电结构，例如金属钨导电结构、金属钨的复合物导电结构、金属铝导电结构等。

有源区接触结构，所述有源区接触孔位于所述晶体管有源区上且与所述晶体管有源区的源极区/漏极区106接触。

有源区接触结构位于源极区/漏极区106上形成的有源区接触孔120中，有源区接触结构为导电结构，用于引出晶体管的源极区/漏极区106。

在一个实施例中，有源区接触结构为金属导电结构，例如金属钨导电结构、金属钨的复合物导电结构、金属铝导电结构等。

在一个实施例中，所述有源区接触结构与所述字线接触结构之间的高度差大于等于0且小于有源区接触结构高度的百分之二十，在实际半导体器件中，有源区接触结构与字线接触结构之间的高度差可以为有源区接触结构高度的5％、7％、9％、10％、13％、15％、17％、19％等。

在一个实施例中，有源区接触孔120与字线接触孔119之间的高度差大于等于0且小于有源区接触孔高度的百分之二十，在实际半导体器件中，有源区接触孔与字线接触孔119之间的高度差可以为有源区接触孔高度的5％、7％、9％、10％、13％、15％、17％、19％等。

在一个实施例中，所述器件还包括绝缘层，所述绝缘层位于所述字线沟槽中，所述绝缘层的上表面与所述字线导电结构的下表面接触。所述绝缘层可以为二氧化硅薄膜层。

在一个实施例中，所述器件还包括第一金属层，所述第一金属层位于所述字线沟槽中，所述第一金属层的上表面与所述字线导电结构的下表面接触，例如第一金属层可以为起粘连和阻挡作用的钛/氮化钛金属层。

在一个实施例中，所述半导体器件为动态随机存储器。

以上所述实施例的各技术特征可以进行任意的组合，为使描述简洁，未对上述实施例中的各个技术特征所有可能的组合都进行描述，然而，只要这些技术特征的组合不存在矛盾，都应当认为是本说明书记载的范围。

以上所述实施例仅表达了本实用新型的几种实施方式，其描述较为具体和详细，但并不能因此而理解为对实用新型专利范围的限制。应当指出的是，对于本领域的普通技术人员来说，在不脱离本实用新型构思的前提下，还可以做出若干变形和改进，这些都属于本实用新型的保护范围。因此，本实用新型专利的保护范围应以所附权利要求为准。

Claims

1.一种半导体器件，其特征在于，所述半导体器件包括：

其中，字线接触部的字线导电结构的厚度大于所述字线接触部之外的字线导电结构的厚度。

2.根据权利要求1所述的器件，其特征在于，所述字线接触部位于所述字线导电结构的末端。

3.根据权利要求1所述的器件，其特征在于，所述字线接触部的字线导电结构的厚度与所述字线接触部之外的字线导电结构的厚度的比值大于等于1.5且小于等于4.0。

4.根据权利要求1所述的器件，其特征在于，所述器件还包括：

字线接触结构，所述字线接触结构形成于所述字线接触部上且与所述字线接触部接触；

有源区接触结构，所述有源区接触结构形成于所述晶体管有源区上且与所述晶体管有源区的源极区/漏极区接触。

5.根据权利要求4所述的器件，其特征在于，所述器件还包括：

6.根据权利要求5所述的器件，其特征在于，所述有源区接触孔与所述字线接触孔之间的高度差大于等于0且小于有源区接触孔高度的百分之二十。

7.根据权利要求4所述的器件，其特征在于，所述有源区接触结构与所述字线接触结构之间的高度差大于等于0且小于有源区接触结构高度的百分之二十。

8.根据权利要求1所述的器件，其特征在于，所述器件还包括绝缘层，所述绝缘层位于所述字线沟槽中，所述绝缘层的上表面与所述字线导电结构的下表面接触。

9.根据权利要求1所述的器件，其特征在于，所述器件还包括第一金属层，所述第一金属层位于所述字线沟槽中，所述第一金属的上表面与所述字线导电结构的下表面接触。

10.根据权利要求1-9任一项所述的器件，其特征在于，所述半导体器件为动态随机存储器。