CN211014956U - 像素结构、阵列基板及液晶显示面板 - Google Patents

像素结构、阵列基板及液晶显示面板 Download PDF

Info

Publication number
CN211014956U
CN211014956U CN201922333129.5U CN201922333129U CN211014956U CN 211014956 U CN211014956 U CN 211014956U CN 201922333129 U CN201922333129 U CN 201922333129U CN 211014956 U CN211014956 U CN 211014956U
Authority
CN
China
Prior art keywords
pixel electrode
pixel
alignment
liquid crystal
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201922333129.5U
Other languages
English (en)
Inventor
薛彦鹏
关月
储周硕
李广圣
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Chengdu BOE Display Technology Co Ltd
Original Assignee
Chengdu CEC Panda Display Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Chengdu CEC Panda Display Technology Co Ltd filed Critical Chengdu CEC Panda Display Technology Co Ltd
Priority to CN201922333129.5U priority Critical patent/CN211014956U/zh
Application granted granted Critical
Publication of CN211014956U publication Critical patent/CN211014956U/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Liquid Crystal (AREA)

Abstract

本实用新型提供一种像素结构、阵列基板及液晶显示面板,该像素结构包括:包括:像素电极区、位于所述像素电极区的像素电极以及位于所述像素电极下方的绝缘层,所述配向象限内设置有配向膜,所述配向膜通过紫外线照射实现液晶分子的垂直配向;所述像素电极区包括相互邻接的第一子像素电极区和第二子像素电极区,所述第一子像素电极区内的绝缘层厚度与所述第二子像素电极区内的绝缘层的厚度不同。本实用新型提供的像素结构、阵列基板及液晶显示面板,只需一个薄膜晶体管控制一个像素单元即可实现8畴显示,可有效提高开口率。

Description

像素结构、阵列基板及液晶显示面板
技术领域
本实用新型涉及液晶显示技术领域,尤其涉及一种像素结构、阵列基板及液晶显示面板。
背景技术
随着显示技术的发展,液晶显示器(Liquid Crystal Display,简称LCD)等平面显示装置因具有高画质、省电、机身薄、无辐射等优点,而被广泛的应用于手机、电视、个人数字助理、笔记本电脑等各种消费性电子产品中,成为显示装置中的主流。液晶显示面板一般由相对设置的阵列基板、彩膜基板以及夹持在阵列基板和彩膜基板之间的液晶分子层组成。通过在阵列基板和彩膜基板之间施加驱动电压,可控制液晶分子旋转,从而使背光模组的光线折射出来产生画面。
现有的液晶显示面板中,8畴的显示模式一般是在一个像素单元中形成8区域,每个像素单元包括两个相互邻接的子像素单元,每个子像素单元分别由一个薄膜晶体管驱动,每个子像素单元包括子区域,每个子区域的配向方向不同,以此实现8畴显示。
现有技术中,为了实现8畴显示,需要设置两个薄膜晶体管对一个像素单元进行开关控制,两个薄膜晶体管会占用较多的像素面积,从而降低液晶显示面板的开口率。
实用新型内容
本实用新型提供一种像素结构、阵列基板及液晶显示面板,只需一个薄膜晶体管控制一个像素单元即可实现8畴显示,可有效提高开口率。
本实用新型一方面提供一种像素结构,包括:
像素电极区、位于所述像素电极区的像素电极以及位于所述像素电极下方的绝缘层,所述配向象限内设置有配向膜,所述配向膜通过紫外线照射实现液晶分子的垂直配向;
所述像素电极区包括相互邻接的第一子像素电极区和第二子像素电极区,所述第一子像素电极区内的绝缘层厚度与所述第二子像素电极区内的绝缘层的厚度不同。
本实用新型实施例提供的像素结构,通过将一个像素电极区分为两个相互邻接的第一子像素电极区和第二子像素电极区,并通过控制第一子像素电极区和第二子像素电极区内的绝缘层的厚度,使得两个子像素电极区的透过率不同,从而使得该像素电极区只需一个薄膜晶体管控制即可实现8畴显示。
在一个可行的实施方式中,所述绝缘层包括有机绝缘膜JAS层。
在一个可行的实施方式中,所述第一子像素电极区内的JAS层厚度大于所述第二子像素电极区内的JAS层厚度。
在一个可行的实施方式中,所述第二子像素电极区内的JAS层厚度为零。
在一个可行的实施方式中,所述绝缘层还包括无机绝缘膜PAS层,所述PAS层位于所述JAS层的下方,所述第一子像素电极区内的PAS层厚度等于所述第二子像素电极区内的PAS层厚度。
在一个可行的实施方式中,还包括栅极线、数据线和一薄膜晶体管,所述栅极线和所述数据线交叉设置并限定所述像素电极区,所述薄膜晶体管位于所述栅极线和所述数据线的交叉处,所述栅极线和所述数据线分别与所述薄膜晶体管电连接,所述像素电极与所述薄膜晶体管电连接。
在一个可行的实施方式中,所述第一子像素电极区包括四个第一配向象限,所述第二子像素电极区包括四个第二配向象限,所述四个第一配向象限和所述四个第二配向象限的配向方向对应一致。
在一个可行的实施方式中,所述薄膜晶体管包括栅极、源极、漏极和有源层,所述有源层设置在所述栅极与所述源极、所述漏极之间,所述栅极与所述栅极线电连接,所述源极与所述数据线电连接,所述绝缘层设置在所述源极、所述漏极之上,所述绝缘层上设有导电通孔,所述像素电极通过所述导电通孔与所述漏极相连。
本实用新型另一方面提供一种阵列基板,包括基板以及多个如上所述的像素结构,多个所述像素结构设置于所述基板上且呈阵列形式排列。
本实用新型再一方面提供一种液晶显示面板,其包括彩膜基板、液晶层以及如上所述的阵列基板,所述液晶层夹在所述彩膜基板和所述阵列基板之间。
本实用新型实施例提供的像素结构、阵列基板及液晶显示面板,通过控制第一子像素电极区和第二子像素电极区的膜层厚度,进而控制第一子像素电极区和第二子像素电极区的电压透过率,从而只需一个薄膜晶体管控制一个像素区即可实现8畴显示,可以有效提高显示面板的开口率,进而提高画面质量。
附图说明
为了更清楚地说明本实用新型或现有技术的技术方案,下面将对实施例或现有技术描述中所需要使用的附图作一简单地介绍,显而易见地,下面描述中的附图是本实用新型的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动性的前提下,还可以根据这些附图获得其他的附图。
图1为本实用新型实施例提供的像素结构的配向方向示意图;
图2为本实用新型实施例提供的第一子像素电极区的像素膜层结构示意图;
图3为本实用新型实施例提供的第二子像素电极区的像素膜层结构示意图;
图4为本实用新型实施例中第一子像素电极区和第二子像素电极区的VT曲线图;
图5为本实用新型实施例提供的像素结构的光学模拟结果示意图;
图6为本实用新型实施例提供的阵列基板的结构示意图。
附图标记:
11-第一子像素电极区;
12-第二子像素电极区;
21-第一子像素电极;
22-第二子像素电极;
3-绝缘层;
31-JAS层;
32-PAS层;
4-扫描线;
5-数据线;
6-薄膜晶体管;
7-基板。
具体实施方式
为使本实用新型的目的、技术方案和优点更加清楚,下面将结合本实用新型中的附图,对本实用新型中的技术方案进行清楚、完整地描述,显然,所描述的实施例是本实用新型一部分实施例,而不是全部的实施例。基于本实用新型中的实施例,本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例,都属于本实用新型保护的范围。
需要理解的是,传统的液晶显示面板是由一片薄膜晶体管阵列基板(Thin FilmTransistor Array Substrate,简称TFT Array Substrate)和一片彩膜基板(ColorFilter Substrate,简称CF Substrate)贴合而成,分别在阵列基板和彩膜基板上形成像素电极和公共电极,并在阵列基板和彩膜基板之间灌入液晶,其工作原理是通过在像素电极与公共电极之间施加驱动电压,利用像素电极与公共电极之间形成的电场来控制液晶层内的液晶分子的旋转,将背光模组的光线折射出来产生画面。
液晶面板本身并不发光,需要依靠背光组件提供的光源实现亮度显示。透过率(Transmittance)是液晶面板的一个重要光学参数,它的大小直接影响着整机的功耗。面板的透过率计算方法可以表示为:透过率=液晶面板表面亮度/背光组件提供的背光源亮度。影响面板透过率的因素有很多,凡是在光源发出的光线传播路径中起到光线传播介质作用的各个组成部分,都会对透过率产生影响。提高透过率的方法,一方面是提高材料的透过率并降低光损耗,另外一方面是在面板设计中提高像素的开口率。
常见的液晶显示模式有扭曲向列相模式(Twist Nematic,TN)、垂直取向模式(Vetical Alignment,VA)、面内开关模式(In-palne Switching,IPS)和边缘场开关模式(Fringe Field Switching,FFS)。显示模式不一样,像素的结构有很大差异。
早期的VA技术被称为MVA(Multi-domain VA),它是在彩膜基板和阵列基板上分别制作独特的突起,使液晶分子在突起边缘实现初始取向,在加电后液晶分子沿着这个初始取向进行排列。过去控制配向方向的实用方法只有在高分子膜上摩擦布进行配向的摩擦法。不过,摩擦法用于面时只能在水平方向上配向,已被TN(Twist Nematic)液晶面板广泛采用,但电视液晶面板的VA模式要扩大视角,需要部分改变配向方向,分割成多个区域,因此不能采用摩擦法。
VA模式在不载入电场的状态下使液晶分子基本垂直于面板进行配向。载入电场时,液晶分子倾倒,状态发生变化。为控制载入电场时液晶分子的倾倒方向,目前的液晶面板设计突起和狭缝,通过改变它们的形状来实现液晶分子稍微倾斜的状态和稳定的状态。载入电场时,突起和狭缝附件的液晶分子首先开始倾倒,然后按照多米诺骨牌效应,随着推倒其他液晶分子,所有液晶分子都向一个方向倾倒。
UV2A(UV VA)技术是一种采用紫外线(UV:UltroViolet)进行液晶配向的VA(Vertical Alignment,垂直配向)面板技术,其名称来源于紫外线UV与液晶面板的VA模式相乘,其关键是利用作为配向膜的特殊高分子材料,高精度的控制液晶分子沿着紫外线方向倾斜,其精度单位为皮米。导入UV2A技术后,可以省去目前在VA模式液晶面板中用于控制液晶分子配向的狭缝和突起,因此液晶面板的开口率、对比度和反应速度都能得到提高,而且还能大幅削减生产程序。
UV2A技术能够通过配向膜实现所有液晶分子向设计方向倾斜的状态,所以载入电场时,液晶分子同时向同一方向倾倒。因此,反应速度增至原来的2倍,达到4ms以下。由于不使用突起和狭缝也能分割成多个区域,因此开口率比原来利用突起分割成多个区域的面板提高20%以上。背照灯光亮度很小即可获得与原来同等的亮度,降低耗电量和削减背照灯光源数量有利于节能和节省成本。高精细化和3D显示器等也易于实现。另外,过去背照灯的光在突起和狭缝部分散射,在前面漏光,因此泛黑。而UV2A技术在突起和狭缝部分不会漏光,因此静态对比度达到5000:1,是原来的1.6倍。还可以省去设计突起和狭缝的工艺,提高生产能力。
下面参考附图并结合具体的实施例来描述本实用新型。
实施例一
图1为本实用新型实施例提供的像素结构的示意图,参考图1所示,本实用新型实施例提供一种像素结构,包括像素电极区、位于像素电极区内的像素电极以及位于像素电极下方的绝缘层3,像素电极区内包括多个配向象限,配向象限内设置有配向膜,配向膜通过紫外线照射实现液晶分子的垂直配向,即通过UV2A技术对像素电极区内的液晶分子进行配向;像素电极区包括相互邻接的第一子像素电极区11和第二子像素电极区12,且第一子像素电极区11内的绝缘层3的厚度与第二子像素区12内的绝缘层3的厚度不同。
具体的,可以使第一子像素电极区11内的绝缘层3的厚度大于第二子像素区12内的绝缘层3的厚度,或者使第一子像素电极区11内的绝缘层3的厚度小于第二子像素区12内的绝缘层3的厚度,本实用新型对此不做限定。
绝缘层3通常具有多层,为了使得两个子像素电极区内的绝缘层3的厚度不同,可以使得绝缘层3的某一层的厚度不同,或者也可以使得不同绝缘层3的构造不同,例如,使第一子像素电极区11内的绝缘层3包括三层,而第二子像素电极区12内的绝缘层3只包括两层,也可以使第一子像素电极区11内的绝缘层3包括两层,而第二子像素电极区12内的绝缘层3只包括一层,从而使得两个子像素电极区内的绝缘层3的厚度不同。本实用新型对此不做限定。
本实用新型实施例提供的像素结构,通过将一个像素电极区分为两个相互邻接的第一子像素电极区11和第二子像素电极区12,并通过控制第一子像素电极区11和第二子像素电极区12内的绝缘层3的厚度,使得两个子像素电极区的透过率不同,从而使得该像素电极区只需一个薄膜晶体管控制即可实现8畴显示。
图2为本实用新型实施例提供的第一子像素电极区的像素膜层结构示意图;图3为本实用新型实施例提供的第二子像素电极区的像素膜层结构示意图;参照图2和图3所示,绝缘层3位于第一子像素电极21和第二子像素电极22的下方,绝缘层3包括JAS层31,其中,JAS层31为有机绝缘膜。
通过设置JAS层,可以有效提高开口率,一般JAS层为厚度2um以上的有机材料层。
为了使得两个子像素电极区内的绝缘层3的厚度不同,可以通过改变JAS层31的厚度来实现。例如,在一个可行的实施方式中,可以使第一子像素电极区11内的JAS层31的厚度大于第二子像素电极区12内的JAS层31的厚度,这样可以使得第一子像素电极区11的透过率大于第二子像素电极区12的透过率。
在一些可行的实施方式中,可以使得第二子像素电极区12内的JAS层31厚度为零,即改变第二子像素电极区12内的绝缘层3的结构,使其不包含JAS层31,从而使第二子像素电极区12内的绝缘层3的厚度小于第一子像素电极区11内的绝缘层3的厚度。
图4为本实用新型实施例中第一子像素电极区和第二子像素电极区的VT曲线图,参照图4所示,当第一子像素电极区11内的绝缘层3的厚度大于第二子像素电极区12内的绝缘层3的厚度时,在相同的电压下,第一子像素电极区11的透过率大于第二子像素电极区12的透过率。
继续参照图2和图3,绝缘层3还可以包括PAS层32,其中,PAS层32为无机绝缘膜,PAS层32位于JAS层31的下方,第一子像素电极区11内的PAS层31的厚度可以设置为与第二子像素电极区12内的PAS层31的厚度相同,这样,只需通过改变JAS层31的厚度即可使得两个子像素电极区内的绝缘层3的厚度不同,从而使得该像素结构的制作工艺更简便。
在一个示例性的实施例中,为了实现8畴显示,可以将第一像素电极区11和第二像素电极区12均分为四个子区域,具体的,可以使第一像素电极区11包括四个第一配向象限,第二像素电极区12包括四个第二配向象限,每个第一配向象限和第二配向象限中均设置有取向电极线,且取向电极线之间具有狭缝,在应用时,液晶显示面板中的液晶分子先通过UV2A技术进行配向,在配向膜的作用下,液晶分子按照预设的配向方向排列,由于配向膜的配向力有限,并不是所有的液晶分子均能按照预设的方向排列,因此,可以使狭缝的方向与液晶分子预设的配向方向保持一致,这样可以使像素电极区内的液晶分子同时受到配向膜和取向电极线的作用,从而使所有的液晶分子均旋转至预设的配向方向,进而提高了液晶分子排布的有序性,提升显示面板的透过率。
取向电极线的作用是通过对与其对应的液晶分子施加电压,限定其对应的液晶分子的倾斜方向,通常来说,液晶分子的倾斜方向与对应的取向电极线的方向相同或两者的方向具有对应关系。
例如,可以使取向电极线倾斜的设置在四个第一配向象限中,且相邻两个第一配向象限中的取向电极线的倾斜方向不同,例如,可以使相邻两个第一配向象限中的取向电极线相互垂直,且相互连接;取向电极线倾斜的设置在四个第二配向象限中,且相邻两个第二配向象限中的取向电极线的倾斜方向不同,例如,可以使相邻两个第二配向象限中的第二取向电极线221相互垂直,且相互连接。
在一个示例性的实施方式中,可以使左上角的第一配向象限中的取向电极线向右倾斜45度,右上角的第一配向象限中的取向电极线向左倾斜45度,右下角的第一配向象限中的取向电极线向右倾斜45度,左下角的第一配向象限中的取向电极线向左倾斜45度,这样,两个相邻的第一配向象限中的取向电极线可以实现互相垂直连接。
在第二像素电极区12中,可以使得左上角的第二配向象限中的取向电极线向右倾斜45度,右上角的第二配向象限中的取向电极线向左倾斜45度,右下角的第二配向象限中的取向电极线向右倾斜45度,左下角的第二配向象限中的取向电极线向左倾斜45度,这样,两个相邻的第二配向象限中的取向电极线可以实现互相垂直连接。
应当理解的是,取向电极线的倾斜角度不一定要设置为45度,也可以设置为其他角度,本实用新型对此不做具体限定。
该像素结构的配向方向如图1所示。图5为本实用新型实施例提供的像素结构的光学模拟结果示意图,参照图1和图5所示,通过采用UV2A技术对该像素结构进行配向,即可形成8畴的显示效果。
在上述实施例的基础上,像素结构还包括扫描线4、数据线5和一个薄膜晶体管6,扫描线4和数据线5交叉设置并围合成像素电极区,薄膜晶体管6设置在扫描线4和数据线5的交叉处,扫描线4和数据线5分别与薄膜晶体管6电连接,像素电极与薄膜晶体管6电连接。
具体的,薄膜晶体管6可以包括栅极、漏极、源极和有源层,有源层设置在栅极与源漏极之间,栅极与扫描线4相互电连接,源极与数据线5相互电连接,漏极与像素电极相互电连接;其中,栅极和栅极线4可以形成在同一层,源漏极和数据线5可以形成在同一层。
有源层和栅极之间还可以设置有栅极绝缘层,以将有源层和栅极隔开,实现绝缘。绝缘层3设置在源漏极之上,即绝缘层3设置在源漏极与像素电极之间,绝缘层3上设置有导电通孔,像素电极通过该导电通孔与漏极电连接。
有源层可以由多层不同类型的半导体材料构成,例如,由两层或三层半导体材料构成,本实用新型对此不做限定。
本实用新型实施例提供的像素结构,通过将一个像素电极区分为两个相互邻接的第一子像素电极区11和第二子像素电极区12,并通过控制第一子像素电极区11和第二子像素电极区12内的绝缘层3的厚度,使得两个子像素电极区的透过率不同,从而使得该像素电极区只需一个薄膜晶体管控制即可实现8畴显示。
实施例二
图6为本实用新型实施例提供的阵列基板的结构示意图,参照图6所示,本实施例提供一种阵列基板,包括基板7以及多个上述实施例中的像素结构,多个像素结构设置在基板7上且呈阵列形式排列,相邻像素结构的数据线电连接,相邻像素的扫描线电连接。
本实施例提供的阵列基板采用实施例一中的像素结构,通过将一个像素电极区分为两个相互邻接的第一子像素电极区11和第二子像素电极区12,并通过控制第一子像素电极区11和第二子像素电极区12内的绝缘层3的厚度,使得两个子像素电极区的透过率不同,并利用取向电极线控制液晶分子的倾斜角度,从而实现8畴显示,同时采用一个薄膜晶体管控制一个像素电极区,可以有效提高显示装置的开口率,进而提高画面质量。
实施例三
本实施例提供一种液晶显示面板,包括彩膜基板、液晶层以及实施例二中的阵列基板,液晶层夹设在彩膜基板和阵列基板之间。
彩膜基板上形成有公共电极,阵列基板上则形成有像素电极,通过在像素电极和公共电极之间施加驱动电压,利用像素电极与公共电极之间形成的电场来控制液晶层内的液晶分子的旋转,从而将背光模组的光线折射出来产生画面。
本实施例提供的液晶显示面板采用实施例二中的阵列基板,将一个像素电极区分为两个子像素电极区,并使得每个子像素电极区包括四个配向象限,通过控制两个子像素电极区的像素膜层结构,使得两个子像素电极区的透过率不同,同时控制各个配向象限中的液晶分子的倾斜方向,从而实现8畴显示。本实用新型实施例提供的液晶显示面板只需一个薄膜晶体管即可控制一个像素电极区,开口率更高,画面质量更好。
在本实用新型的描述中,需要理解的是,所使用的术语“中心”、“长度”、“宽度”、“厚度”、“顶端”、“底端”、“上”、“下”、“左”、“右”、“前”、“后”、“竖直”、“水平”、“内”、“外”“轴向”、“周向”等指示方位或位置关系为基于附图所示的方位或位置关系,仅是为了便于描述本实用新型和简化描述,而不是指示或暗示所指的位置或原件必须具有特定的方位、以特定的构造和操作,因此不能理解为对本实用新型的限制。
此外,术语“第一”、“第二”仅用于描述目的,而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此,限定有“第一”、“第二”的特征可以明示或者隐含地包括一个或者更多个该特征。在本实用新型的描述中,“多个”的含义是至少两个,例如两个、三个等,除非另有明确具体的限定。
在本实用新型中,除非另有明确的规定和限定,术语“安装”、“相连”、“连接”、“固定”等应做广义理解,例如可以是固定连接,也可以是可拆卸连接,或成为一体;可以是机械连接,也可以是电连接或者可以互相通讯;可以是直接相连,也可以通过中间媒介间接相连,可以使两个元件内部的连通或两个元件的相互作用关系。对于本领域的普通技术人员而言,可以根据具体情况理解上述术语在本实用新型中的具体含义。
在本实用新型中,除非另有明确的规定和限定,第一特征在第二特征之“上”或之“下”可以包括第一和第二特征直接接触,也可以包括第一和第二特征不是直接接触而是通过它们之间的另外的特征接触。而且,第一特征在第二特征“之上”、“上方”和“上面”包括第一特征在第二特征正上方和斜上方,或仅仅表示第一特征水平高度高于第二特征。第一特征在第二特征“之下”、“下方”和“下面”包括第一特征在第二特征正下方和斜下方,或仅仅表示第一特征水平高度小于第二特征。
最后应说明的是:以上各实施例仅用以说明本实用新型的技术方案,而非对其限制;尽管参照前述各实施例对本实用新型进行了详细的说明,本领域的普通技术人员应当理解:其依然可以对前述各实施例所记载的技术方案进行修改,或者对其中部分或者全部技术特征进行等同替换;而这些修改或者替换,并不使相应技术方案的本质脱离本实用新型各实施例技术方案的范围。

Claims (10)

1.一种像素结构,其特征在于,包括:像素电极区、位于所述像素电极区的像素电极以及位于所述像素电极下方的绝缘层,所述像素电极区内包括多个配向象限,所述配向象限内设置有配向膜,所述配向膜通过紫外线照射实现液晶分子的垂直配向;
所述像素电极区包括相互邻接的第一子像素电极区和第二子像素电极区,所述第一子像素电极区内的绝缘层厚度与所述第二子像素电极区内的绝缘层的厚度不同。
2.根据权利要求1所述的像素结构,其特征在于,所述绝缘层包括有机绝缘膜JAS层。
3.根据权利要求2所述的像素结构,其特征在于,所述第一子像素电极区内的JAS层厚度大于所述第二子像素电极区内的JAS层厚度。
4.根据权利要求3所述的像素结构,其特征在于,所述第二子像素电极区内的JAS层厚度为零。
5.根据权利要求2所述的像素结构,其特征在于,所述绝缘层还包括无机绝缘膜PAS层,所述PAS层位于所述JAS层的下方,所述第一子像素电极区内的PAS层厚度等于所述第二子像素电极区内的PAS层厚度。
6.根据权利要求1-5任一项所述的像素结构,其特征在于,还包括栅极线、数据线和一薄膜晶体管,所述栅极线和所述数据线交叉设置并限定所述像素电极区,所述薄膜晶体管位于所述栅极线和所述数据线的交叉处,所述栅极线和所述数据线分别与所述薄膜晶体管电连接,所述像素电极与所述薄膜晶体管电连接。
7.根据权利要求6所述的像素结构,其特征在于,所述第一子像素电极区包括四个第一配向象限,所述第二子像素电极区包括四个第二配向象限,所述四个第一配向象限和所述四个第二配向象限的配向方向对应一致。
8.根据权利要求6所述的像素结构,其特征在于,所述薄膜晶体管包括栅极、源极、漏极和有源层,所述有源层设置在所述栅极与所述源极、所述漏极之间,所述栅极与所述栅极线电连接,所述源极与所述数据线电连接,所述绝缘层设置在所述源极、所述漏极之上,所述绝缘层上设有导电通孔,所述像素电极通过所述导电通孔与所述漏极相连。
9.一种阵列基板,其特征在于,包括基板以及多个如权利要求1-8任一项所述的像素结构,多个所述像素结构设置于所述基板上且呈阵列形式排列。
10.一种液晶显示面板,其特征在于,包括彩膜基板、液晶层以及如权利要求9所述的阵列基板,所述液晶层夹在所述彩膜基板和所述阵列基板之间。
CN201922333129.5U 2019-12-23 2019-12-23 像素结构、阵列基板及液晶显示面板 Active CN211014956U (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201922333129.5U CN211014956U (zh) 2019-12-23 2019-12-23 像素结构、阵列基板及液晶显示面板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201922333129.5U CN211014956U (zh) 2019-12-23 2019-12-23 像素结构、阵列基板及液晶显示面板

Publications (1)

Publication Number Publication Date
CN211014956U true CN211014956U (zh) 2020-07-14

Family

ID=71472578

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201922333129.5U Active CN211014956U (zh) 2019-12-23 2019-12-23 像素结构、阵列基板及液晶显示面板

Country Status (1)

Country Link
CN (1) CN211014956U (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115407568A (zh) * 2022-09-29 2022-11-29 惠科股份有限公司 阵列基板及显示面板

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115407568A (zh) * 2022-09-29 2022-11-29 惠科股份有限公司 阵列基板及显示面板

Similar Documents

Publication Publication Date Title
JP3081608B2 (ja) 液晶表示装置
WO2018036028A1 (zh) 像素电极
US8477276B2 (en) Thin film transistor array substrate, method of manufacturing the same, and liquid crystal display device
JP4226503B2 (ja) 液晶表示装置および電子機器
WO2016106883A1 (zh) 一种可切换视角的液晶显示面板及其驱动方法
US7417705B2 (en) Liquid crystal display device and method for fabricating the same
US6839112B2 (en) Liquid crystal display
JP2007178979A (ja) 液晶表示素子及びその製造方法
WO2020248646A1 (zh) 液晶面板的配向方法、液晶面板及显示装置
EP2743763A1 (en) Pixel structure, array substrate, liquid crystal display panel and driving method
CN112379550A (zh) 显示面板及驱动方法和显示装置
CN211014958U (zh) 像素结构、阵列基板及液晶显示面板
TW495625B (en) Structure and manufacturing method of a multi-domain wide viewing angle liquid crystal display
JP2007241281A (ja) 広視野角液晶ディスプレイ
US20050270465A1 (en) In-plane switching mode liquid crystal device and method for manufacturing the same
CN100374943C (zh) 面内切换模式液晶显示器件
CN211014956U (zh) 像素结构、阵列基板及液晶显示面板
US8179354B2 (en) Liquid crystal display panel and liquid crystal display applying the same
KR20010081454A (ko) 광시야각을 갖는 액정표시장치용 어레이기판 제조방법
CN107329329B (zh) 液晶显示面板及其uv2a配向方法
US7262826B2 (en) Liquid crystal device with process margins for stitching spots
JP2004139024A (ja) マスク設計方法、及びパネル形成方法
CN113589603A (zh) 显示基板及显示面板
JP2006106146A (ja) 半透過型液晶表示パネル
CN215867467U (zh) 显示基板及显示面板

Legal Events

Date Code Title Description
GR01 Patent grant
GR01 Patent grant
CP03 Change of name, title or address
CP03 Change of name, title or address

Address after: No. 1778, Qinglan Road, Huangjia Street, Shuangliu District, Chengdu, Sichuan 610200

Patentee after: Chengdu BOE Display Technology Co.,Ltd.

Country or region after: China

Address before: No. 1778, Qinglan Road, Gongxing street, Shuangliu District, Chengdu, Sichuan 610200

Patentee before: CHENGDU ZHONGDIAN PANDA DISPLAY TECHNOLOGY Co.,Ltd.

Country or region before: China