CN211014958U - 像素结构、阵列基板及液晶显示面板 - Google Patents

像素结构、阵列基板及液晶显示面板 Download PDF

Info

Publication number
CN211014958U
CN211014958U CN201922331161.XU CN201922331161U CN211014958U CN 211014958 U CN211014958 U CN 211014958U CN 201922331161 U CN201922331161 U CN 201922331161U CN 211014958 U CN211014958 U CN 211014958U
Authority
CN
China
Prior art keywords
electrode
alignment
pixel
pixel electrode
sub
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201922331161.XU
Other languages
English (en)
Inventor
薛彦鹏
关月
王清娟
储周硕
李广圣
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Chengdu BOE Display Technology Co Ltd
Original Assignee
Chengdu CEC Panda Display Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Chengdu CEC Panda Display Technology Co Ltd filed Critical Chengdu CEC Panda Display Technology Co Ltd
Priority to CN201922331161.XU priority Critical patent/CN211014958U/zh
Application granted granted Critical
Publication of CN211014958U publication Critical patent/CN211014958U/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Liquid Crystal (AREA)

Abstract

本实用新型提供一种像素结构、阵列基板及液晶显示面板,该像素结构包括:像素电极区以及像素电极;像素电极区包括相互邻接的第一像素电极区和第二像素电极区,像素电极包括第一子像素电极和第二子像素电极;第一子像素电极与第二子像素电极电连接;第一子像素电极包括多条第一取向电极线,第二子像素电极包括多条第二取向电极线;相邻的第一取向电极线之间具有第一狭缝,相邻的第二取向电极线之间具有第二狭缝,第一取向电极线和第一狭缝的宽度比值,不同于第二取向电极线和第二狭缝的宽度比值。本实用新型实施例提供的像素结构、阵列基板及液晶显示面板,只需一个薄膜晶体管控制一个像素单元即可实现8畴显示,可有效提高开口率。

Description

像素结构、阵列基板及液晶显示面板
技术领域
本实用新型涉及液晶显示技术领域,尤其涉及一种像素结构、阵列基板及液晶显示面板。
背景技术
随着显示技术的发展,液晶显示器(Liquid Crystal Display,简称LCD)等平面显示装置因具有高画质、省电、机身薄、无辐射等优点,而被广泛的应用于手机、电视、个人数字助理、笔记本电脑等各种消费性电子产品中,成为显示装置中的主流。液晶显示面板一般由相对设置的阵列基板、彩膜基板以及夹持在阵列基板和彩膜基板之间的液晶分子层组成。通过在阵列基板和彩膜基板之间施加驱动电压,可控制液晶分子旋转,从而使背光模组的光线折射出来产生画面。
现有的液晶显示面板中,8畴的显示模式一般是在一个像素单元中形成8区域,每个像素单元包括两个相互邻接的子像素单元,每个子像素单元分别由一个薄膜晶体管驱动,每个子像素单元包括子区域,每个子区域的配向方向不同,以此实现8畴显示。
现有技术中,为了实现8畴显示,需要设置两个薄膜晶体管对一个像素单元进行开关控制,两个薄膜晶体管会占用较多的像素面积,从而降低液晶显示面板的开口率。
实用新型内容
本实用新型提供一种像素结构、阵列基板及液晶显示面板,只需一个薄膜晶体管控制一个像素单元即可实现8畴显示,可有效提高开口率。
本实用新型一方面提供一种像素结构,包括:像素电极区以及位于所述像素电极区的像素电极,所述像素电极区包括多个配向象限,所述配向象限内设置有配向膜,所述配向膜通过紫外线照射实现液晶分子的垂直配向;
所述像素电极区包括相互邻接的第一像素电极区和第二像素电极区,所述像素电极包括第一子像素电极和第二子像素电极;
所述第一子像素电极位于所述第一像素电极区,所述第二子像素电极位于所述第二像素电极区,所述第一子像素电极与所述第二子像素电极电连接;
所述第一子像素电极包括多条第一取向电极线,所述第二子像素电极包括多条第二取向电极线;
相邻的所述第一取向电极线之间具有第一狭缝,相邻的所述第二取向电极线之间具有第二狭缝,所述第一狭缝和第二狭缝的延伸方向分别与对应的所述配向象限内的液晶分子的配向方向相平行;所述第一取向电极线和所述第一狭缝的宽度比值,不同于所述第二取向电极线和所述第二狭缝的宽度比值。
本实用新型实施例提供的像素结构,通过将一个像素电极区分为两个相互邻接的第一像素电极区和第二像素电极区,并通过控制第一取向电极线和第一狭缝的宽度比值以及第二取向电极线和第二狭缝的宽度比值,使得两个像素电极区的透过率不同,从而使得该像素区只需一个薄膜晶体管控制即可实现8畴显示。
在一个可选的实施方式中,所述第一取向电极线的宽度大于所述第二取向电极线的宽度。
在一个可选的实施方式中,所述第一狭缝的宽度小于所述第二狭缝的宽度。
在一个可选的实施方式中,所述第一子像素电极还包括第一边框电极线,所述第一取向电极线与所述第一边框电极线电连接;
所述第二子像素电极还包括第二边框电极线,所述第二取向电极线与所述第二边框电极线电连接;
所述第一边框电极线与所述第二边框电极线电连接。
在一个可选的实施方式中,所述第一像素电极区包括四个第一配向象限,位于相邻的两个所述第一配向象限内的所述第一取向电极线垂直连接;
所述第二像素电极区包括四个第二配向象限,位于相邻的两个所述第二配向象限内的所述第二取向电极线垂直连接。
在一个可选的实施方式中,位于四个所述第一配向象限内的所述第一取向电极线相互连接并共同围合形成闭合的第一电极线框;
位于四个所述第二配向象限内的所述第二取向电极线相互连接并共同围合形成闭合的第二电极线框。
在一个可选的实施方式中,所述第一像素电极区内还设置有第一子框架电极线,所述第一子框架电极线设置在相邻的两个所述第一配向象限之间,并和所述第一取向电极线连接;
所述第二像素电极区内还设置有第二子框架电极线,所述第二子框架电极线设置在相邻的两个所述第二配向象限之间,并和所述第二取向电极线连接。
在一个可选的实施方式中:扫描线、数据线和一薄膜晶体管,所述扫描线和所述数据线交叉设置并围合形成所述像素电极区,所述扫描线和所述数据线分别与所述薄膜晶体管电连接,所述薄膜晶体管与所述像素电极电连接。
本实用新型另一方面提供一种阵列基板,包括基板以及多个如上所述的像素结构,多个所述像素结构设置于所述基板上且呈阵列形式排列。
本实用新型再一方面提供一种液晶显示面板,其包括彩膜基板、液晶层以及如上所述的阵列基板,所述液晶层夹在所述彩膜基板和所述阵列基板之间。
本实用新型实施例提供的像素结构、阵列基板及液晶显示面板,只需一个薄膜晶体管控制一个像素区即可实现8畴显示,可以有效提高显示面板的开口率,进而提高画面质量。
附图说明
为了更清楚地说明本实用新型或现有技术的技术方案,下面将对实施例或现有技术描述中所需要使用的附图作一简单地介绍,显而易见地,下面描述中的附图是本实用新型的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动性的前提下,还可以根据这些附图获得其他的附图。
图1为本实用新型实施例提供的像素结构的示意图;
图2为本实用新型实施例中第一像素电极区和第二像素电极区的VT曲线图;
图3为本实用新型实施例提供的像素结构的配向方向示意图;
图4为本实用新型实施例提供的像素结构的光学模拟结果示意图;
图5为本实用新型实施例提供的阵列基板的结构示意图。
附图标记:
11-第一像素电极区;
12-第二像素电极区;
21-第一子像素电极;
211-第一取向电极线;
212-第一边框电极线;
213-第一子框架电极线;
22-第二子像素电极;
221-第二取向电极线;
222-第二边框电极线;
223-第二子框架电极线;
31-第一狭缝;
32-第二狭缝;
4-扫描线;
5-数据线;
6-薄膜晶体管;
7-基板。
具体实施方式
为使本实用新型的目的、技术方案和优点更加清楚,下面将结合本实用新型中的附图,对本实用新型中的技术方案进行清楚、完整地描述,显然,所描述的实施例是本实用新型一部分实施例,而不是全部的实施例。基于本实用新型中的实施例,本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例,都属于本实用新型保护的范围。
需要理解的是,传统的液晶显示面板是由一片薄膜晶体管阵列基板(Thin FilmTransistor Array Substrate,简称TFT Array Substrate)和一片彩膜基板(ColorFilter Substrate,简称CF Substrate)贴合而成,分别在阵列基板和彩膜基板上形成像素电极和公共电极,并在阵列基板和彩膜基板之间灌入液晶,其工作原理是通过在像素电极与公共电极之间施加驱动电压,利用像素电极与公共电极之间形成的电场来控制液晶层内的液晶分子的旋转,将背光模组的光线折射出来产生画面。
常见的液晶显示模式有扭曲向列相模式(Twist Nematic,TN)、垂直取向模式(Vetical Alignment,VA)、面内开关模式(In-palne Switching,IPS)和边缘场开关模式(Fringe Field Switching,FFS)。显示模式不一样,像素的结构有很大差异。
早期的VA技术被称为MVA(Multi-domain VA),它是在彩膜基板和阵列基板上分别制作独特的突起,使液晶分子在突起边缘实现初始取向,在加电后液晶分子沿着这个初始取向进行排列。过去控制配向方向的实用方法只有在高分子膜上摩擦布进行配向的摩擦法。不过,摩擦法用于面时只能在水平方向上配向,已被TN(Twist Nematic)液晶面板广泛采用,但电视液晶面板的VA模式要扩大视角,需要部分改变配向方向,分割成多个区域,因此不能采用摩擦法。
VA模式在不载入电场的状态下使液晶分子基本垂直于面板进行配向。载入电场时,液晶分子倾倒,状态发生变化。为控制载入电场时液晶分子的倾倒方向,目前的液晶面板设计突起和狭缝,通过改变它们的形状来实现液晶分子稍微倾斜的状态和稳定的状态。载入电场时,突起和狭缝附件的液晶分子首先开始倾倒,然后按照多米诺骨牌效应,随着推倒其他液晶分子,所有液晶分子都向一个方向倾倒。
UV2A(UV VA)技术是一种采用紫外线(UV:UltroViolet)进行液晶配向的VA(Vertical Alignment,垂直配向)面板技术,其名称来源于紫外线UV与液晶面板的VA模式相乘,其关键是利用作为配向膜的特殊高分子材料,高精度的控制液晶分子沿着紫外线方向倾斜,其精度单位为皮米。导入UV2A技术后,可以省去目前在VA模式液晶面板中用于控制液晶分子配向的狭缝和突起,因此液晶面板的开口率、对比度和反应速度都能得到提高,而且还能大幅削减生产程序。
UV2A技术能够通过配向膜实现所有液晶分子向设计方向倾斜的状态,所以载入电场时,液晶分子同时向同一方向倾倒。因此,反应速度增至原来的2倍,达到4ms以下。由于不使用突起和狭缝也能分割成多个区域,因此开口率比原来利用突起分割成多个区域的面板提高20%以上。背照灯光亮度很小即可获得与原来同等的亮度,降低耗电量和削减背照灯光源数量有利于节能和节省成本。高精细化和3D显示器等也易于实现。另外,过去背照灯的光在突起和狭缝部分散射,在前面漏光,因此泛黑。而UV2A技术在突起和狭缝部分不会漏光,因此静态对比度达到5000:1,是原来的1.6倍。还可以省去设计突起和狭缝的工艺,提高生产能力。
下面参考附图并结合具体的实施例来描述本实用新型。
实施例一
图1为本实用新型实施例提供的像素结构的示意图,参考图1所示,本实用新型实施例提供一种像素结构,包括像素电极区以及位于像素电极区的像素电极,像素电极区包括相互邻接的第一像素电极区11和第二像素电极区12,像素电极区内包括多个配向象限,其中各个配向象限内内设置有配向膜,配向膜通过紫外线照射实现液晶分子的垂直配向,即通过UV2A技术对像素电极区内的液晶分子进行配向;像素电极包括第一子像素电极21和第二子像素电极22,第一子像素电极21位于第一像素电极区11,第二子像素电极22位于第二像素电极区,第一子像素电极21与第二子像素电极22电连接;第一子像素电极21包括多条第一取向电极线211,第二子像素电极22包括多条第二取向电极线221,相邻的两条第一取向电极线211之间具有第一狭缝31,相邻的两条第二取向电极线221之间具有第二狭缝32,第一狭缝31和第二狭缝32的延伸方向分别与对应的配向象限内的液晶分子的配向方向相平行,即在本实施例中,先通过UV2A技术对液晶分子进行配向,使液晶分子按照预设方向倾斜,但是可能有部分液晶分子不会旋转至预设方向,在此基础上,通过设置在像素电极区内第一狭缝31和第二狭缝32,在像素电极的作用下,可以使各个配向象限内的液晶分子的配向方向分别与第一狭缝31和第二狭缝32相平行,这样可以使所有的液晶分子按照预设方向倾斜,提高了同一配向象限内的液晶分子的配向方向的一致性,进而提高了液晶分子排布的有序性;第一取向电极线211和第一狭缝31的宽度比值不同于第二取向电极线221和第二狭缝32的宽度比值。
如图所示,可以假设第一取向电极线211的宽度为D1,第一狭缝31的宽度为d1,第二取向电极线221的宽度为D2,第二狭缝32的宽度为d2,那么,可以使D1/d1与D2/d2的值不同,这样,即可以使得第一像素电极区11与第二像素电极区12的透过率不同。
本实用新型实施例提供的像素结构,通过将一个像素电极区11分为两个相互邻接的第一像素电极区11和第二像素电极区12,并通过控制第一取向电极线211和第一狭缝31的宽度比值以及第二取向电极线221和第二狭缝32的宽度比值,使得两个像素电极区的透过率不同,从而使得该像素区只需一个薄膜晶体管控制即可实现8畴显示。
一般来说,取向电极线的宽度越大,相邻两条取向电极线的间距越小,其对应的液晶像素的透过率越高,反之,取向电极线的宽度越小,相邻两条取向电极线的间距越大,其对应的液晶像素的透过率越低;具体的,透过率=像素电极区的所有像素电极的面积之和/像素电极区的面积。
在一个可行的实施方式中,可以使得第一取向电极线211和第一狭缝31的宽度比值大于第二取向电极线221和第二狭缝32的宽度比值,具体的,可以使得第一取向电极线211的宽度D1大于第二取向电极线221的宽度D2,或者使得第一狭缝31的宽度d1小于第二狭缝32的宽度d2,这样可以使得第一子像素区11的透过率大于第二子像素区12的透过率。
图2为本实用新型实施例中第一像素电极区和第二像素电极区的VT曲线图,参照图2所示,当第一取向电极线211和第一狭缝31的宽度比值大于第二取向电极线221和第二狭缝32的宽度比值时,在相同的电压下,第一像素电极区11的透过率大于第二像素电极区12的透过率。
应当理解的是,也可以使得第一取向电极线211和第一狭缝31的宽度比值小于第二取向电极线221和第二狭缝32的宽度比值,例如,可以使得第一取向电极线211的宽度D1小于第二取向电极线221的宽度D2,或者使得第一狭缝31的宽度d1大于第二狭缝32的宽度d2,这样可以使得第一子像素区11的透过率大于第二子像素区12的透过率。
继续参照图1,在一个示例性的实施例中,第一子像素电极21还包括第一边框电极线212,第一边框电极线212与第一取向电极线211电连接;第二子像素电极22还包括第二边框电极线222,第二边框电极线222与第二取向电极线221电连接;第一边框电极线212与第二边框电极线222相互电连接,这样,可以使得整个像素区内的像素电极之间均实现了电连接。
第一取向电极线211和第二取向电极线221的作用是通过对与其对应的液晶分子施加电压,限定其对应的液晶分子的倾斜方向,通常来说液晶分子的倾斜方向与对应的取向电极线的方向相同或者两者的方向具有对应关系。
在一个示例性的实施例中,为了实现8畴显示,可以将第一像素电极区11和第二像素电极区12均分为四个子区域,具体的,可以使第一像素电极区11包括四个第一配向象限,第二像素电极区12包括四个第二配向象限,第一取向电极线211分别设置在四个第一配向象限中,第二取向电极线221分别设置在四个第二配向象限中。
具体的,可以使第一取向电极线211倾斜的设置在四个第一配向象限中,且相邻两个第一配向象限中的第一取向电极线211的倾斜方向不同,例如,可以使相邻两个第一配向象限中的第一取向电极线211相互垂直,且相互连接;第二取向电极线221倾斜的设置在四个第二配向象限中,且相邻两个第二配向象限中的第二取向电极线221的倾斜方向不同,例如,可以使相邻两个第二配向象限中的第二取向电极线221相互垂直,且相互连接。
在一个示例性的实施方式中,可以使左上角的第一配向象限中的第一取向电极线211向右倾斜45度,右上角的第一配向象限中的第一取向电极线211向左倾斜45度,右下角的第一配向象限中的第一取向电极线211向右倾斜45度,左下角的第一配向象限中的第一取向电极线211向左倾斜45度,这样,两个相邻的第一配向象限中的第一取向电极线211可以实现互相垂直连接,四个第一配向象限中的第一取向电极线211首尾连接并共同围合形成闭合的多个第一电极线框;整个第一像素电极区11内的第一取向电极线211构成“回”字形。
在第二像素电极区12中,可以使得左上角的第二配向象限中的第二取向电极线221向右倾斜45度,右上角的第二配向象限中的第二取向电极线221向左倾斜45度,右下角的第二配向象限中的第二取向电极线221向右倾斜45度,左下角的第二配向象限中的第二取向电极线221向左倾斜45度,这样,两个相邻的第二配向象限中的第二取向电极线221可以实现互相垂直连接,四个第二配向象限中的第二取向电极线221首尾连接并共同围合形成闭合的多个第二电极线框;整个第二像素电极区12内的第二取向电极线221构成“回”字形。
应当理解的是,第一取向电极线211与第二取向电极线221的倾斜角度不一定要设置为45度,也可以设置为其他角度,本实用新型对此不做具体限定。
在一些可行的实施方式中,第一像素电极区11内还设置有第一子框架电极线213,第一子框架电极线213设置在相邻的两个第一配向象限之间,用于与第一取向电极线211相连接;第二像素电极区12内还设置有第二子框架电极线223,第二子框架电极线223设置在相邻的两个第二配向象限之间,用于与第二取向电极线221相连接。
图3为本实用新型实施例提供的像素结构的配向方向示意图;图4为本实用新型实施例提供的像素结构的光学模拟结果示意图;参照图3和图4,通过采用UV2A技术对像素结构进行配向,即可形成8畴的显示效果。
在上述实施例的基础上,像素结构还包括扫描线4、数据线5和一个薄膜晶体管6,扫描线4和数据线5交叉设置并围合成像素电极区,薄膜晶体管6设置在扫描线4和数据线5的交叉处,扫描线4和数据线5分别与薄膜晶体管6电连接,像素电极与薄膜晶体管6电连接。
具体的,薄膜晶体管6可以包括栅极、漏极、源极和有源层,有源层设置在栅极与源漏极之间,栅极与扫描线4相互电连接,源极与数据线5相互电连接,漏极与像素电极相互电连接;其中,栅极和栅极线可以形成在同一层,源漏极和数据线可以形成在同一层。
有源层和栅极之间还可以设置有栅极绝缘层,以将有源层和栅极隔开,实现绝缘。像素电极与数据线、源极、漏极之间可以设置保护层,且该保护层上设置有过孔,像素电极通过该过孔与漏极电连接。
实施例二
图5为本实用新型实施例提供的阵列基板的结构示意图,参照图5所示,本实施例提供一种阵列基板,包括基板7以及多个上述实施例中的像素结构,多个像素结构设置在基板7上且呈阵列形式排列,相邻像素结构的数据线电连接,相邻像素的扫描线电连接。
本实施例提供的阵列基板采用实施例一中的像素结构,通过控制第一像素电极区和第二像素电极区的透过率和液晶分子的倾斜角度,可以实现8畴显示,同时采用一个薄膜晶体管控制一个像素区,可以有效提高显示装置的开口率,进而提高画面质量。
实施例三
本实施例提供一种液晶显示面板,包括彩膜基板、液晶层以及实施例二中的阵列基板,液晶层夹设在彩膜基板和阵列基板之间。
本实施例提供的液晶显示面板采用实施例二中的阵列基板,开口率更高,画面质量更好。
在本实用新型的描述中,需要理解的是,所使用的术语“中心”、“长度”、“宽度”、“厚度”、“顶端”、“底端”、“上”、“下”、“左”、“右”、“前”、“后”、“竖直”、“水平”、“内”、“外”“轴向”、“周向”等指示方位或位置关系为基于附图所示的方位或位置关系,仅是为了便于描述本实用新型和简化描述,而不是指示或暗示所指的位置或原件必须具有特定的方位、以特定的构造和操作,因此不能理解为对本实用新型的限制。
此外,术语“第一”、“第二”仅用于描述目的,而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此,限定有“第一”、“第二”的特征可以明示或者隐含地包括一个或者更多个该特征。在本实用新型的描述中,“多个”的含义是至少两个,例如两个、三个等,除非另有明确具体的限定。
在本实用新型中,除非另有明确的规定和限定,术语“安装”、“相连”、“连接”、“固定”等应做广义理解,例如可以是固定连接,也可以是可拆卸连接,或成为一体;可以是机械连接,也可以是电连接或者可以互相通讯;可以是直接相连,也可以通过中间媒介间接相连,可以使两个元件内部的连通或两个元件的相互作用关系。对于本领域的普通技术人员而言,可以根据具体情况理解上述术语在本实用新型中的具体含义。
在本实用新型中,除非另有明确的规定和限定,第一特征在第二特征之“上”或之“下”可以包括第一和第二特征直接接触,也可以包括第一和第二特征不是直接接触而是通过它们之间的另外的特征接触。而且,第一特征在第二特征“之上”、“上方”和“上面”包括第一特征在第二特征正上方和斜上方,或仅仅表示第一特征水平高度高于第二特征。第一特征在第二特征“之下”、“下方”和“下面”包括第一特征在第二特征正下方和斜下方,或仅仅表示第一特征水平高度小于第二特征。
最后应说明的是:以上各实施例仅用以说明本实用新型的技术方案,而非对其限制;尽管参照前述各实施例对本实用新型进行了详细的说明,本领域的普通技术人员应当理解:其依然可以对前述各实施例所记载的技术方案进行修改,或者对其中部分或者全部技术特征进行等同替换;而这些修改或者替换,并不使相应技术方案的本质脱离本实用新型各实施例技术方案的范围。

Claims (10)

1.一种像素结构,其特征在于,包括:像素电极区以及位于所述像素电极区的像素电极,所述像素电极区内包括多个配向象限,所述配向象限内设置有配向膜,所述配向膜通过紫外线照射实现液晶分子的垂直配向;
所述像素电极区包括相互邻接的第一像素电极区和第二像素电极区,所述像素电极包括第一子像素电极和第二子像素电极;
所述第一子像素电极位于所述第一像素电极区,所述第二子像素电极位于所述第二像素电极区,所述第一子像素电极与所述第二子像素电极电连接;
所述第一子像素电极包括多条第一取向电极线,所述第二子像素电极包括多条第二取向电极线;相邻的所述第一取向电极线之间具有第一狭缝,相邻的所述第二取向电极线之间具有第二狭缝,所述第一狭缝和第二狭缝的延伸方向分别与对应的所述配向象限内的液晶分子的配向方向相平行;所述第一取向电极线和所述第一狭缝的宽度比值,不同于所述第二取向电极线和所述第二狭缝的宽度比值。
2.根据权利要求1所述的像素结构,其特征在于,所述第一取向电极线的宽度大于所述第二取向电极线的宽度。
3.根据权利要求2所述的像素结构,其特征在于,所述第一狭缝的宽度小于所述第二狭缝的宽度。
4.根据权利要求1所述的像素结构,其特征在于,所述第一子像素电极还包括第一边框电极线,所述第一取向电极线与所述第一边框电极线电连接;
所述第二子像素电极还包括第二边框电极线,所述第二取向电极线与所述第二边框电极线电连接;
所述第一边框电极线与所述第二边框电极线电连接。
5.根据权利要求1-4任一项所述的像素结构,其特征在于,所述第一像素电极区包括四个第一配向象限,位于相邻的两个所述第一配向象限内的所述第一取向电极线垂直连接;
所述第二像素电极区包括四个第二配向象限,位于相邻的两个所述第二配向象限内的所述第二取向电极线垂直连接。
6.根据权利要求5所述的像素结构,其特征在于,位于四个所述第一配向象限内的所述第一取向电极线相互连接并共同围合形成闭合的第一电极线框;
位于四个所述第二配向象限内的所述第二取向电极线相互连接并共同围合形成闭合的第二电极线框。
7.根据权利要求6所述的像素结构,其特征在于,所述第一像素电极区内还设置有第一子框架电极线,所述第一子框架电极线设置在相邻的两个所述第一配向象限之间,并和所述第一取向电极线连接;
所述第二像素电极区内还设置有第二子框架电极线,所述第二子框架电极线设置在相邻的两个所述第二配向象限之间,并和所述第二取向电极线连接。
8.根据权利要求1所述的像素结构,其特征在于,还包括:扫描线、数据线和一薄膜晶体管,所述扫描线和所述数据线交叉设置并围合形成所述像素电极区,所述扫描线和所述数据线分别与所述薄膜晶体管电连接,所述薄膜晶体管与所述像素电极电连接。
9.一种阵列基板,其特征在于,包括基板以及多个如权利要求1-8任一项所述的像素结构,多个所述像素结构设置于所述基板上且呈阵列形式排列。
10.一种液晶显示面板,其特征在于,包括彩膜基板、液晶层以及如权利要求9所述的阵列基板,所述液晶层夹在所述彩膜基板和所述阵列基板之间。
CN201922331161.XU 2019-12-23 2019-12-23 像素结构、阵列基板及液晶显示面板 Active CN211014958U (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201922331161.XU CN211014958U (zh) 2019-12-23 2019-12-23 像素结构、阵列基板及液晶显示面板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201922331161.XU CN211014958U (zh) 2019-12-23 2019-12-23 像素结构、阵列基板及液晶显示面板

Publications (1)

Publication Number Publication Date
CN211014958U true CN211014958U (zh) 2020-07-14

Family

ID=71476044

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201922331161.XU Active CN211014958U (zh) 2019-12-23 2019-12-23 像素结构、阵列基板及液晶显示面板

Country Status (1)

Country Link
CN (1) CN211014958U (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111983854A (zh) * 2020-08-07 2020-11-24 深圳市华星光电半导体显示技术有限公司 像素电极、显示面板以及显示装置
CN112083605A (zh) * 2020-08-26 2020-12-15 成都中电熊猫显示科技有限公司 液晶面板、显示装置及液晶面板的配向方法

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111983854A (zh) * 2020-08-07 2020-11-24 深圳市华星光电半导体显示技术有限公司 像素电极、显示面板以及显示装置
WO2022027772A1 (zh) * 2020-08-07 2022-02-10 深圳市华星光电半导体显示技术有限公司 像素电极、显示面板以及显示装置
US11747682B2 (en) 2020-08-07 2023-09-05 Shenzhen China Star Optoelectronics Semiconductor Display Technology Co., Ltd. Pixel electrode, display panel, and display device
CN112083605A (zh) * 2020-08-26 2020-12-15 成都中电熊猫显示科技有限公司 液晶面板、显示装置及液晶面板的配向方法
CN112083605B (zh) * 2020-08-26 2022-11-29 成都中电熊猫显示科技有限公司 液晶面板、显示装置及液晶面板的配向方法

Similar Documents

Publication Publication Date Title
US7911577B2 (en) Plane switching mode liquid crystal display device having improved contrast ratio
JP3081607B2 (ja) 液晶表示装置
KR100293811B1 (ko) 아이피에스모드의액정표시장치
WO2018036028A1 (zh) 像素电极
KR20040059699A (ko) 액정표시장치 및 그 제조방법
EP2743763B1 (en) Pixel structure, array substrate, liquid crystal display panel and driving method
US20130120680A1 (en) Tft array substrate and display device
US6839112B2 (en) Liquid crystal display
JP2003233083A (ja) フリンジフィールドスイッチング液晶表示装置及びその製造方法
WO2020248646A1 (zh) 液晶面板的配向方法、液晶面板及显示装置
CN211014958U (zh) 像素结构、阵列基板及液晶显示面板
US6317182B1 (en) Liquid crystal display apparatus
CN103207479B (zh) 液晶显示装置
KR100617036B1 (ko) 액정표시장치의 제조방법
CN211014956U (zh) 像素结构、阵列基板及液晶显示面板
CN108845463B (zh) 显示面板及其显示方法
KR100698044B1 (ko) 마스크 설계 방법 및 패널 형성 방법
CN107329329B (zh) 液晶显示面板及其uv2a配向方法
KR20010081454A (ko) 광시야각을 갖는 액정표시장치용 어레이기판 제조방법
US7262826B2 (en) Liquid crystal device with process margins for stitching spots
JP2004163746A (ja) 液晶表示装置
JP3982571B2 (ja) 広視野角の液晶表示装置
KR20010005217A (ko) 액정 표시 장치
CN215867467U (zh) 显示基板及显示面板
CN109270742B (zh) 阵列基板及液晶显示面板

Legal Events

Date Code Title Description
GR01 Patent grant
GR01 Patent grant
CP03 Change of name, title or address
CP03 Change of name, title or address

Address after: No. 1778, Qinglan Road, Huangjia Street, Shuangliu District, Chengdu, Sichuan 610200

Patentee after: Chengdu BOE Display Technology Co.,Ltd.

Country or region after: China

Address before: No. 1778, Qinglan Road, Gongxing street, Shuangliu District, Chengdu, Sichuan 610200

Patentee before: CHENGDU ZHONGDIAN PANDA DISPLAY TECHNOLOGY Co.,Ltd.

Country or region before: China