CN210723083U - 倒装led芯片 - Google Patents
倒装led芯片 Download PDFInfo
- Publication number
- CN210723083U CN210723083U CN201922013090.9U CN201922013090U CN210723083U CN 210723083 U CN210723083 U CN 210723083U CN 201922013090 U CN201922013090 U CN 201922013090U CN 210723083 U CN210723083 U CN 210723083U
- Authority
- CN
- China
- Prior art keywords
- layer
- led chip
- flip led
- insulating layer
- electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Led Devices (AREA)
Abstract
公开了一种倒装LED芯片,包括:衬底;位于衬底表面上的外延层,外延层包括由下向上依次设置的第一半导体层、发光层和第二半导体层,PN台阶,位于外延层中,其上台阶面为第二半导体层,下台阶面为第一半导体层,上台阶面和下台阶面连接形成PN台阶侧面;第一绝缘层,覆盖PN台阶侧面、部分上台阶面和下台阶面;反射镜层,位于第二半导体层上;电流扩展层,位于反射镜层上;其中,所述反射镜层与相邻的所述PN台阶侧面之间的间距为0~6um。本实用新型的倒装LED芯片大大缩小了反射镜层距PN台阶的侧面的距离,提高反光效率。
Description
技术领域
本实用新型涉及半导体制造技术领域,特别涉及一种倒装LED芯片。
背景技术
自从20世纪90年代初商业化以来,经过二十几年的发展,GaN基 LED已被广泛应用于户内外显示屏、投影显示用照明光源、背光源、景观亮化照明、广告、交通指示等领域,并被誉为二十一世纪最有竞争力的新一代固体光源。然而,对于LED来说,要代替传统光源进入高端照明领域,其发光亮度的提高是至关重要的。
倒装LED芯片的基本结构是将正装LED芯片倒装焊接于导电导热性能良好的基板上,使发热比较集中的发光外延层更接近于散热基板,以便大部分热量通过基板导出,而不是通过散热不良的蓝宝石生长衬底导出,这在一定程度上缓解了LED芯片的散热问题;并且,倒装LED 芯片的出光面与焊盘面是方向相反的两个面,避免了LED焊盘对LED 芯片发光面积的影响,即在LED芯片面积确定的情况下,与正装LED 芯片相比,倒装LED芯片的发光面积更大,发光效率更高;同时,倒装 LED芯片可实现无金线芯片级封装;综上,倒装LED芯片因具有散热好,出光面积大,可实现芯片级封装等优势,越来越受到LED领域尤其是中大功率应用市场的重视和青睐。
然而,现有的倒装LED芯片形成步骤包括:在衬底上依次形成N 型氮化镓层(N-GaN层)、发光层(即PN结)和P型氮化镓层(P-GaN层),以形成外延层;采用ICP(InductivelyCoupled Plasma,感应耦合等离子体) 刻蚀工艺将N-GaN层从P-GaN层刻蚀出来,形成PN台阶。由于LED 芯片在ICP刻蚀工艺后,PN台阶一直暴露在外,经过后续形成反射镜层和金属保护层的两道工艺流程才被绝缘保护层保护,容易被一些污染物玷污,例如反射镜层的银金属等、光刻胶、去光刻胶液等,从而影响LED芯片的开启电压VFin、漏电流IR以及抗静电(Electro Static Discharge, ESD)等电性参数。
实用新型内容
鉴于上述问题,本实用新型的目的在于提供一种倒装LED芯片,大大缩小了反射镜层距PN台阶的侧面的距离,提高反光效率。
根据本实用新型的第一方面,提供一种倒装LED芯片,包括:
衬底;
位于所述衬底表面上的外延层,所述外延层包括由下向上依次设置的第一半导体层、发光层和第二半导体层,
PN台阶,位于所述外延层中,所述PN台阶的上台阶面为第二半导体层,下台阶面为第一半导体层,上台阶面和下台阶面之间连接形成PN 台阶侧面;
第一绝缘层,覆盖所述PN台阶侧面、部分上台阶面以及部分下台阶面;
反射镜层,位于所述第二半导体层上;
电流扩展层,位于所述反射镜层上;
其中,所述反射镜层与相邻的所述PN台阶侧面之间的间距为0~6um。
优选地,所述倒装LED芯片还包括:
第一电极,与所述第一半导体层电连接;以及
第二电极,与第一电极彼此隔离,位于所述电流扩展层上,与所述第二半导体层电连接。
优选地,所述电流扩展层的厚度为0.5um-3um。
优选地,所述电流扩展层覆盖部分所述第一绝缘层。
优选地,所述反射镜层和所述电流扩展层均覆盖部分第一绝缘层。
优选地,所述第一绝缘层具有第一开口,露出第一半导体层和第二半导体层。
优选地,所述第一绝缘层的厚度为0.01um-10um。
优选地,所述第一绝缘层包括氧化硅层、氮化硅层中的至少一种。
优选地,所述反射镜层包括银层、铝层、氧化铟锡层中的至少一种。
优选地,所述电流扩展层包括钛层、铂层、银层、铝层、镍层、铬层、金层中的至少一种。
优选地,所述反射镜层的厚度为0.1um-2um。
优选地,所述倒装LED芯片还包括:
第二绝缘层,位于所述第一绝缘层和所述电流扩展层上,
其中,所述第二绝缘层具有第二开口,露出第一半导体层和所述电流扩展层。
优选地,所述第二绝缘层的厚度为0.01um-10um,所述第二绝缘层包括氧化硅层、氮化硅层中的至少一种。
优选地,所述倒装LED芯片还包括:
布线层,位于所述第二绝缘层上,覆盖暴露的第一半导体层和所述电流扩展层,分别与所述第一半导体层和所述电流扩展层电连接;
其中,所述布线层包括彼此隔离的第一金属层和第二金属层,其中,第一金属层,与所述第一半导体层电连接;
第二金属层,位于所述电流扩展层上,与所述第二半导体层电连接。
优选地,所述第一金属层和所述第二金属层沿水平方向的间隔距离为5um-100um。
优选地,所述布线层的厚度为0.5um-3um,所述布线层包括钛层、铂层、银层、铝层、镍层、铬层、金层中的至少一种。
优选地,所述倒装LED芯片还包括:
第三绝缘层,位于所述第一金属层和第二金属层上;
其中,所述第三绝缘层具有第三开口,露出部分第一金属层和第二金属层。
优选地,所述第一电极位于所述第三绝缘层上,通过第三开口与第一金属层电连接;
所述第二电极位于所述第三绝缘层上,通过第三开口与第二金属层电连接。
优选地,所述第三绝缘层的厚度为0.01um-10um,所述第三绝缘层包括氧化硅层、氮化硅层中的至少一种。
优选地,所述第一电极和所述第二电极包括钛层、铂层、银层、铝层、镍层、铬层、金层、金锡合金中的至少一种。
优选地,所述第一电极和所述第二电极沿水平方向的间隔为 10um-300um。
优选地,所述第一半导体层为N型氮化镓层,第二半导体层为P型氮化镓层,第一电极为N电极,第二电极为P电极。
本实用新型实施例提供的倒装LED芯片,与现有技术中反射镜层距离PN台阶侧面的大间距相比,反射镜层距PN台阶的侧面的距离可以大大缩小,也就是本申请的反射镜层的面积可以做的更大,此时反光的效果会更好。
进一步地,在刻蚀形成PN台阶后立即在PN台阶侧面上覆盖绝缘层,以保护PN台阶,使其暴露在空气中的时间较短,也避免后续的工艺中金属(例如银等)、光刻胶、去光刻胶液等污染物的污染,从而避免漏电、ESD性能低等异常现象,提高倒装LED芯片的电性良率。
附图说明
通过以下参照附图对本实用新型实施例的描述,本实用新型的上述以及其他目的、特征和优点将更为清楚,在附图中:
图1示出了根据本实用新型第一实施例的倒装LED芯片的结构示意图;
图2至图10示出了本实用新型第一实施例的倒装LED芯片的制造方法不同阶段的截面图;
图11示出了根据本实用新型第二实施例提供的倒装LED芯片的结构示意图;
图12示出了根据本实用新型第三实施例提供的倒装LED芯片的结构示意图。
具体实施方式
以下将参照附图更详细地描述本实用新型的各种实施例。在各个附图中,相同的元件采用相同或类似的附图标记来表示。为了清楚起见,附图中的各个部分没有按比例绘制。
下面结合附图和实施例,对本实用新型的具体实施方式作进一步详细描述。
图1示出了根据本实用新型第一实施例的倒装LED芯片的结构示意图。如图1所示,所述倒装LED芯片,包括:衬底1;位于所述衬底1 表面上的外延层,所述外延层包括由下向上依次设置的第一半导体层2、发光层3和第二半导体层4;PN台阶,位于所述外延层中,所述PN台阶的上台阶面为第二半导体层4,下台阶面为第一半导体层2,上台阶面和下台阶面之间连接形成PN台阶侧面5;第一绝缘层6,覆盖所述PN 台阶侧面、部分上台阶面以及部分下台阶面,暴露出第一半导体层2和第二半导体层4;反射镜层7,位于所述第二半导体层4上;电流扩展层 8,位于所述反射镜层7上;第一电极12a,与暴露的所述第一半导体层 2电连接;第二电极12b,与第一电极彼此隔离,位于所述电流扩展层8 上,与所述第二半导体层4电连接。
具体地,衬底1可以是蓝宝石、Si(硅)、SiC(碳化硅)、GaN(氮化镓)、ZnO(氧化锌)等,在本实施方式中,衬底1的材料优选为高透光蓝宝石Al2O3衬底。进一步地,衬底1为图形化衬底(Patterned Sapphire Substrates,PSS),使用标准的光刻工艺在衬底1的表面将掩膜刻蚀出图形,然后利用ICP蚀刻技术刻蚀衬底1,在衬底1的表面形成图案化的凹槽,用来提高发光效率。
外延层材料选自AlN、GaN、AlGaN、InGaN、AlInGaN中的任意一种或几种的结合,具体优选地,外延层的主体材料为GaN,更具体地,可以通过气相沉积、蒸镀等任意一种现有公知方法在衬底制作成形外延层。外延层中第一半导体层2为N型半导体层,位于衬底1的上方,第一半导体层2的材料为GaN。发光层3位于第一半导体层2的上方,发光层3构造为多周期量子阱层,量子阱层的材料为AlN、GaN、AlGaN、 InGaN、AlInGaN中的任意一种或几种的结合。第二半导体层4为P型半导体层,位于发光层3的上方,第二半导体层4的材料也为GaN。
进一步地,外延层设有PN台阶,PN台阶优选通过光刻工艺,制作出发光区MESA图形,用ICP(感应等离子耦合刻蚀设备)对外延层进行刻蚀或者使用KOH溶液或用H2SO4:H3PO4=3:1的溶液对外延层进行腐蚀出PN台阶,刻蚀深度超过发光层3(即多周期量子阱层,MQWS),暴露出第一半导体层2,从侧面来看是蚀刻出平台(MESA),形成PN台阶, PN台阶包括上台阶面和下台阶面,其中,上台阶面为第二半导体层,下台阶面为第一半导体层,上台阶面和下台阶面之间连接形成PN台阶侧面5。
进一步地,在PN台阶侧面5、部分上台阶面和部分下台阶面上覆盖第一绝缘层6。第一绝缘层6优选通过PECVD(Plasma Enhanced Chemical Vapor Deposition,化学气相沉积法)镀膜,然后采用正光刻胶制作出掩膜,用ICP(感应等离子耦合刻蚀设备)对第一绝缘层6进行刻蚀或者使用 BOE溶液或用HF溶液对第一绝缘层6进行腐蚀,形成第一开口,暴露出第一半导体层2和第二半导体层4。所述第一绝缘层6的厚度为 0.01um-10um,更优选地,第一绝缘层6的厚度为0.5um。所述第一绝缘层6包括氧化硅层、氮化硅层中的至少一种。现有做法中此处绝缘层为 DBR层,因此本实用新型的成本相对较低。第一绝缘层的作用是预先保护PN台阶侧面,免于PN台阶侧面长期暴露在空气中受污染,从而避免开启电压VFin、漏电流IR失效。
反射镜层7位于第二半导体层4的上方,覆盖部分上台阶面,与所述第一绝缘层6具有一定的间隔,该反射镜层7具有反光作用,将发光层3发出的光中射向第二半导体层4的那部分光反射回去。反射镜层7 包括银层Ag、铝层Al、氧化铟锡层ITO中的至少一种,优选的,反射镜层7为银层。优选地,通过负胶光刻工艺制成掩膜图形,再通过电子束蒸发、溅射、ALD(Atomic layer deposition,原子层沉积)等来生长反射率较高的薄膜,制成反射镜层7,最后通过剥离(lift off)等方法去除掩膜和掩膜上的薄膜。所述反射镜层7的厚度为0.1um-2um,更优选地,反射镜层7的厚度为0.15um。所述反射镜层7距离PN台阶侧面的间距为 0~6um,即反射镜层与PN台阶侧面之间沿水平方向的垂直间距。与现有技术中反射镜层距离PN台阶侧面的大间距相比,由于预先设置了第一绝缘层,因此不再需要考虑PN台阶的污染问题,所以反射镜层7距 PN台阶的侧面的距离可以大大缩小,也就是本申请的反射镜层的面积可以做的更大,那么此时反光的效果会更好。
电流扩展层8位于所述反射镜层7上方,覆盖所述反射镜层7和部分上台阶面,与所述第一绝缘层6具有一定间隔。所述电流扩展层8对所述反射镜层7起到保护作用,防止发生电子迁移引起的漏电。优选地,通过负胶光刻工艺制成掩膜图形,再通过电子束蒸发、溅射、ALD等来生长电流扩展层8,最后用撕金、去胶工艺去除掩膜和掩膜上的金属。所述电流扩展层8的材料包括钛Ti、铂Pt、银Ag、铝Al、镍Ni、铬 Cr、金Au中的至少一种。电流扩展层8除了保护反射镜层7之外,还具有电流整面扩展的作用,因此对其厚度有要求,太薄电流扩展不好,优选地,所述电流扩展层8的厚度为0.5um-3um,更优选地,所述电流扩展层8的厚度为1.4um。
第一电极12a与PN结台阶的下台阶面的第一半导体层2电连接;第二电极12b位于电流扩展层8上且通过电流扩展层8与第二半导体层 4电性连接,通过负胶光刻工艺制成掩膜图形,再通过电子束蒸发、溅射等工艺生长导电金属薄膜(如钛Ti、铂Pt、银Ag、铝Al、镍Ni、铬 Cr、金Au、金锡合金AuSn)制作第一电极12a和第二电极12b,最后用撕金、去胶工艺去除掩膜和掩膜上的金属。其中,第一电极12a为N型电极,第二电极12b为P型电极。第一电极12a和第二电极12b彼此隔离,第一电极与第二电极沿水平方向的间隔距离d2为10um-300um。
在一个优选地实施例中,所述LED芯片还包括第二绝缘层9,位于所述第一绝缘层6和电流扩展层8上,其中,所述第二绝缘层9具有第二开口,露出所述下台阶面的第一半导体层2和所述上台阶面的电流扩展层8。第二绝缘层9优选通过化学气相沉积法PECVD镀膜,然后采用正光刻胶制作出掩膜,用ICP(感应等离子耦合刻蚀设备)对第二绝缘层9 进行刻蚀或者使用BOE溶液或用HF溶液对第二绝缘层9进行腐蚀,形成第二开口。所述第二绝缘层9的厚度为0.01um-10um,更优选地,所述第二绝缘层9的厚度为1um。所述第二绝缘层9包括氧化硅层、氮化硅层中的至少一种。由于第一绝缘层预先保护了PN台阶侧面,所以第二绝缘层的作用为绝缘保护电流扩展层。
在一个优选地实施例中,所述倒装LED芯片还包括布线层10,位于第二绝缘层9上,且覆盖暴露的第一半导体层2和所述电流扩展层8,分别与所述第一半导体层2和所述电流扩展层8电连接;其中,所述布线层10包括彼此隔离的第一金属层10a和第二金属层10b,第一金属层 10a与暴露的第一半导体层2电连接;第二金属层10b位于所述电流扩展层8上,与所述第二半导体层4电连接。所述第一金属层10a和所述第二金属层10b沿水平方向的间隔距离d1为5um-100um。所述布线层 10的厚度为0.5um-3um,更优选地,所述布线层10的厚度为1.4um。所述布线层10包括钛Ti、铂Pt、银Ag、铝Al、镍Ni、铬Cr、金Au中的至少一种。
在一个优选地实施例中,所述倒装LED芯片还包括第三绝缘层11,位于所述布线层10上;其中,所述第三绝缘层11具有第三开口,露出部分第一金属层10a和第二金属层10b。所述第一电极12a位于所述第三绝缘层11上,通过第三开口与第一金属层10a电连接;所述第二电极 12b位于所述第三绝缘层11上,通过第三开口与第二金属层10b电连接。第三绝缘层11优选通过化学气相沉积法PECVD镀膜,然后采用正光刻胶制作出掩膜,用ICP(感应等离子耦合刻蚀设备)对第三绝缘层11进行刻蚀或者使用BOE溶液或用HF溶液对第三绝缘层11进行腐蚀,形成第三开口。所述第三绝缘层绝缘钝化布线层10。所述第三绝缘层11的厚度为0.01um-10um,更优选地,所述第三绝缘层11的厚度为1um。所述第三绝缘层11包括氧化硅层、氮化硅层中的至少一种。
本实用新型第一实施例提供的倒装LED芯片,在刻蚀形成PN台阶后立即在PN台阶侧面上覆盖绝缘层,以保护PN台阶,使其暴露在空气中的时间较短,也避免后续的工艺中金属、光刻胶、去光刻胶液等污染物的污染,从而避免漏电、ESD性能低等异常现象,提高倒装LED 芯片的电性良率
图2至图10示出了本实用新型实施例的倒装LED芯片的制造方法不同阶段的截面图。参考图2-图10,所述倒装LED芯片的制造方法包括以下步骤。
如图2所示,在衬底1上形成外延层,所述外延层包括由下向上依次设置的第一半导体层2、发光层3和第二半导体层4。
衬底1可以是蓝宝石、Si(硅)、SiC(碳化硅)、GaN(氮化镓)、 ZnO(氧化锌)等,在本实施方式中,衬底1的材料优选为高透光蓝宝石Al2O3衬底。进一步地,衬底1为图形化衬底(Patterned Sapphire Substrates,PSS),使用标准的光刻工艺在衬底1的表面将掩膜刻蚀出图形,然后利用ICP蚀刻技术刻蚀衬底1,在衬底1的表面形成图案化的凹槽,用来提高发光效率。
外延层材料选自AlN、GaN、AlGaN、InGaN、AlInGaN中的任意一种或几种的结合,具体优选地,外延层的主体材料为GaN,更具体地,可以通过气相沉积、蒸镀等任意一种现有公知方法在衬底制作成形外延层。外延层中第一半导体层2为N型半导体层,位于衬底1的上方,第一半导体层2的材料为GaN。发光层3位于第一半导体层2的上方,发光层3构造为多周期量子阱层,量子阱层的材料为AlN、GaN、AlGaN、 InGaN、AlInGaN中的任意一种或几种的结合。第二半导体层4为P型半导体层,位于发光层3的上方,第二半导体层4的材料也为GaN。
如图3所示,对所述外延层进行部分刻蚀,在所述外延层中形成一 PN台阶,所述PN台阶贯穿第二半导体层4和发光层3延伸至所述第一半导体层2。通过光刻工艺,制作出发光区MESA图形,用ICP(感应等离子耦合刻蚀设备)对外延层进行刻蚀或者使用BOE溶液或用HF溶液对外延层进行腐蚀出PN台阶,刻蚀深度超过发光层3(即多周期量子阱层,MQWS),暴露出第一半导体层2,从侧面来看是蚀刻出平台(MESA),形成PN台阶,PN台阶包括上台阶面和下台阶面,其中,上台阶面为第二半导体层,下台阶面为第一半导体层,上台阶面和下台阶面之间连接形成PN台阶侧面5。
如图4所示,在所述PN台阶侧面5、部分上台阶面和部分下台阶面上形成第一绝缘层6。
第一绝缘层6优选通过PECVD(Plasma Enhanced Chemical Vapor Deposition,化学气相沉积法)镀膜,然后采用正光刻胶制作出掩膜,用ICP(感应等离子耦合刻蚀设备)对第一绝缘层6进行刻蚀或者使用BOE 溶液或用HF溶液对第一绝缘层6进行腐蚀,形成第一开口,暴露出第一半导体层2和第二半导体层4。所述第一绝缘层6的厚度为0.01um-10um,更优选地,第一绝缘层6的厚度为0.5um。所述第一绝缘层6包括氧化硅层、氮化硅层中的至少一种。第一绝缘层的作用是预先保护PN台阶侧面,免于PN台阶侧面长期暴露在空气中受污染,从而避免开启电压VFin、漏电流IR失效。
如图5所示,在所述第二半导体层4上形成反射镜层7。
该反射镜层7具有反光作用,将发光层3发出的光中射向第二半导体层4的那部分光反射回去。反射镜层7包括银层Ag、铝层Al、氧化铟锡层ITO中的至少一种,优选地,所述反射镜层7为银层。优选地,通过负胶光刻工艺制成掩膜图形,再通过电子束蒸发、溅射、ALD(Atomic layer deposition,原子层沉积)等来生长反射率较高的薄膜,制成反射镜层7,最后通过剥离(lift off)等方法去除掩膜和掩膜上的薄膜。所述反射镜层7的厚度为0.1um-2um,更优选地,反射镜层7的厚度为0.15um。所述反射镜层7距离PN台阶侧面的间距为0~6um,即反射镜层与PN 台阶侧面之间沿水平方向的垂直间距。与现有技术中反射镜层距离PN 台阶侧面的大间距相比,由于预先设置了第一绝缘层,因此不再需要考虑PN台阶的污染问题,所以反射镜层7距PN台阶的侧面的距离可以大大缩小,也就是本申请的反射镜层的面积可以做的更大,那么此时反光的效果会更好。
如图6所示,在所述反射镜层7上形成电流扩展层8。
所述电流扩展层8对所述反射镜层7起到保护作用,防止发生电子迁移引起的漏电。优选地,通过负胶光刻工艺制成掩膜图形,再通过电子束蒸发、溅射、ALD等来生长电流扩展层8,最后用撕金、去胶工艺去除掩膜和掩膜上的金属。所述电流扩展层8的材料包括钛Ti、铂Pt、银Ag、铝Al、镍Ni、铬Cr、金Au中的至少一种。电流扩展层8除了保护反射镜层7之外,还具有电流整面扩展的作用,因此对其厚度有要求,太薄电流扩展不好,优选地,所述电流扩展层8的厚度为0.5um-3um,更优选地,所述电流扩展层8的厚度为1.4um。
如图7所示,在所述第一绝缘层6和所述电流扩展层8上形成第二绝缘层9。第二绝缘层9优选通过化学气相沉积法PECVD镀膜,然后采用正光刻胶制作出掩膜,用ICP(感应等离子耦合刻蚀设备)对第二绝缘层 9进行刻蚀或者使用BOE溶液或用HF溶液对第二绝缘层9进行腐蚀,形成第二开口。所述第二绝缘层9的厚度为0.01um-10um,更优选地,所述第二绝缘层9的厚度为1um。所述第二绝缘层9包括氧化硅层、氮化硅层中的至少一种。由于第一绝缘层预先保护了PN台阶侧面,所以第二绝缘层的作用为绝缘保护电流扩展层。
如图8所示,位于第二绝缘层9上形成布线层10,所述布线层10 覆盖暴露的第一半导体层和所述电流扩展层。其中,所述布线层10包括彼此隔离的第一金属层10a和第二金属层10b,第一金属层10a与暴露的所述第一半导体层2电连接;第二金属层10b位于所述电流扩展层8 上,与所述第二半导体层4电连接。所述第一金属层10a和所述第二金属层10b沿水平方向的间隔距离d1为5um-100um,用于分隔第一电极 12a和第二电极12b,使得第一电极12a和第二电极12b之间绝缘。所述布线层10的厚度为0.5um-3um,更优选地,所述布线层10的厚度为1.4um。所述布线层10包括钛层Ti、铂层Pt、银层Ag、铝层Al、镍层Ni、铬层Cr、金层Au中的至少一种。优选地,先通过负胶光刻工艺制成布线层10掩膜图形,再通过电子束蒸发、溅射、ALD等来生长金属层薄膜,最后用撕金、去胶工艺去除掩膜和掩膜上的金属。
如图9所示,在所述布线层10上形成第三绝缘层11;刻蚀所述第三绝缘层11形成第三开口,露出部分第一金属层10a和第二金属层10b。第三绝缘层11优选通过化学气相沉积法PECVD镀膜,然后采用正光刻胶制作出掩膜,用ICP(感应等离子耦合刻蚀设备)对第三绝缘层11进行刻蚀或者使用BOE溶液或用HF溶液对第三绝缘层11进行腐蚀,形成第三开口。所述第三绝缘层11的厚度为0.01um-10um,更优选地,所述第三绝缘层11的厚度为1um。所述第三绝缘层11包括氧化硅层、氮化硅层中的至少一种。
如图10所示,在所述第三绝缘层11上形成与第一半导体层2电连接的第一电极12a,在所述电流扩展层8上形成与所述第二半导体层4 电连接的第二电极12b,具体地,在第二金属层10b和第三绝缘层11上形成与所述第二半导体层4电连接的第二电极12b,其中,第一电极12a 和第二电极12b彼此隔离。通过负胶光刻工艺制成掩膜图形,再通过电子束蒸发、溅射、ALD等工艺生长导电金属薄膜(如钛层Ti、铂层Pt、银层Ag、铝层Al、镍层Ni、铬层Cr、金层Au、金锡合金层AuSn)制作第一电极12a和第二电极12b,最后用撕金、去胶工艺去除掩膜和掩膜上的金属。其中,第一电极12a为N型电极,第二电极12b为P型电极。第一电极12a和第二电极12b彼此隔离,两者之间相隔的距离为 10um-300um。
本实用新型第一实施例提供的倒装LED芯片的制造方法,在刻蚀形成PN台阶后立即在PN台阶侧面上覆盖绝缘层,以保护PN台阶,使其暴露在空气中的时间较短,也避免后续的工艺中金属、光刻胶、去光刻胶液等污染物的污染,从而避免漏电、ESD性能低等异常现象,提高倒装LED芯片的电性良率。
图11示出了根据本实用新型第二实施例提供的倒装LED芯片的结构示意图。与第一实施例相比,电流扩展层8覆盖部分第一绝缘层6。
图12示出了根据本实用新型第三实施例提供的倒装LED芯片的结构示意图。与第一实施例相比,反射镜层7和电流扩展层8均覆盖部分第一绝缘层6。
依照本实用新型的实施例如上文所述,这些实施例并没有详尽叙述所有的细节,也不限制该实用新型仅为所述的具体实施例。显然,根据以上描述,可作很多的修改和变化。本说明书选取并具体描述这些实施例,是为了更好地解释本实用新型的原理和实际应用,从而使所属技术领域技术人员能很好地利用本实用新型以及在本实用新型基础上的修改使用。本实用新型仅受权利要求书及其全部范围和等效物的限制。
Claims (22)
1.一种倒装LED芯片,其特征在于,包括:
衬底;
位于所述衬底表面上的外延层,所述外延层包括由下向上依次设置的第一半导体层、发光层和第二半导体层;
PN台阶,位于所述外延层中,所述PN台阶的上台阶面为第二半导体层,下台阶面为第一半导体层,上台阶面和下台阶面之间连接形成PN台阶侧面;
第一绝缘层,覆盖所述PN台阶侧面、部分上台阶面以及部分下台阶面;
反射镜层,位于所述第二半导体层上;
电流扩展层,位于所述反射镜层上;
其中,所述反射镜层与相邻的所述PN台阶侧面之间的间距为0~6um。
2.根据权利要求1所述的倒装LED芯片,其特征在于,还包括:
第一电极,与所述第一半导体层电连接;以及
第二电极,与第一电极彼此隔离,位于所述电流扩展层上,与所述第二半导体层电连接。
3.根据权利要求1所述的倒装LED芯片,其特征在于,所述电流扩展层的厚度为0.5um-3um。
4.根据权利要求1所述的倒装LED芯片,其特征在于,所述电流扩展层覆盖部分所述第一绝缘层。
5.根据权利要求1所述的倒装LED芯片,其特征在于,所述反射镜层和所述电流扩展层均覆盖部分第一绝缘层。
6.根据权利要求1所述的倒装LED芯片,其特征在于,所述第一绝缘层具有第一开口,露出第一半导体层和第二半导体层。
7.根据权利要求1所述的倒装LED芯片,其特征在于,所述第一绝缘层的厚度为0.01um-10um。
8.根据权利要求1所述的倒装LED芯片,其特征在于,所述第一绝缘层包括氧化硅层、氮化硅层中的至少一种。
9.根据权利要求1所述的倒装LED芯片,其特征在于,所述反射镜层包括银层、铝层、氧化铟锡层中的至少一种。
10.根据权利要求1所述的倒装LED芯片,其特征在于,所述电流扩展层包括钛层、铂层、银层、铝层、镍层、铬层、金层中的至少一种。
11.根据权利要求1所述的倒装LED芯片,其特征在于,所述反射镜层的厚度为0.1um-2um。
12.根据权利要求2所述的倒装LED芯片,其特征在于,还包括:
第二绝缘层,位于所述第一绝缘层和所述电流扩展层上,
其中,所述第二绝缘层具有第二开口,露出第一半导体层和所述电流扩展层。
13.根据权利要求12所述的倒装LED芯片,其特征在于,所述第二绝缘层的厚度为0.01um-10um,所述第二绝缘层包括氧化硅层、氮化硅层中的至少一种。
14.根据权利要求12所述的倒装LED芯片,其特征在于,还包括:
布线层,位于所述第二绝缘层上,覆盖暴露的第一半导体层和所述电流扩展层,分别与所述第一半导体层和所述电流扩展层电连接;
其中,所述布线层包括彼此隔离的第一金属层和第二金属层,其中,第一金属层,与所述第一半导体层电连接;
第二金属层,位于所述电流扩展层上,与所述第二半导体层电连接。
15.根据权利要求14所述的倒装LED芯片,其中,所述第一金属层和所述第二金属层沿水平方向的间隔距离为5um-100um。
16.根据权利要求14所述的倒装LED芯片,其特征在于,所述布线层的厚度为0.5um-3um,所述布线层包括钛层、铂层、银层、铝层、镍层、铬层、金层中的至少一种。
17.根据权利要求14所述的倒装LED芯片,其特征在于,还包括:
第三绝缘层,位于所述第一金属层和第二金属层上;
其中,所述第三绝缘层具有第三开口,露出部分第一金属层和第二金属层。
18.根据权利要求17所述的倒装LED芯片,其特征在于,所述第一电极位于所述第三绝缘层上,通过第三开口与第一金属层电连接;
所述第二电极位于所述第三绝缘层上,通过第三开口与第二金属层电连接。
19.根据权利要求17所述的倒装LED芯片,其特征在于,所述第三绝缘层的厚度为0.01um-10um,所述第三绝缘层包括氧化硅层、氮化硅层中的至少一种。
20.根据权利要求2所述的倒装LED芯片,其特征在于,所述第一电极和所述第二电极包括钛层、铂层、银层、铝层、镍层、铬层、金层、金锡合金中的至少一种。
21.根据权利要求2所述的倒装LED芯片,其特征在于,所述第一电极和所述第二电极沿水平方向的间隔为10um-300um。
22.根据权利要求2所述的倒装LED芯片,其特征在于,所述第一半导体层为N型氮化镓层,第二半导体层为P型氮化镓层,第一电极为N电极,第二电极为P电极。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201922013090.9U CN210723083U (zh) | 2019-11-20 | 2019-11-20 | 倒装led芯片 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201922013090.9U CN210723083U (zh) | 2019-11-20 | 2019-11-20 | 倒装led芯片 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN210723083U true CN210723083U (zh) | 2020-06-09 |
Family
ID=70936385
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201922013090.9U Active CN210723083U (zh) | 2019-11-20 | 2019-11-20 | 倒装led芯片 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN210723083U (zh) |
-
2019
- 2019-11-20 CN CN201922013090.9U patent/CN210723083U/zh active Active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI782286B (zh) | 倒裝發光二極體晶片及其製造方法 | |
CN101882660B (zh) | 发光器件、封装和系统 | |
CN110088922B (zh) | 一种发光二极管芯片结构及其制作方法 | |
KR100999733B1 (ko) | 발광 소자, 발광 소자 제조방법 및 발광 소자 패키지 | |
EP2533308B1 (en) | Light emitting device | |
US7919784B2 (en) | Semiconductor light-emitting device and method for making same | |
EP3007238B1 (en) | Semiconductor light-emitting element and semiconductor light-emitting device | |
KR101150861B1 (ko) | 멀티셀 구조를 갖는 발광다이오드 및 그 제조방법 | |
CN110010737B (zh) | 发光器件和照明设备 | |
KR101457209B1 (ko) | 발광 소자 및 그 제조방법 | |
US8829538B2 (en) | Light emitting device package | |
CN111433921B (zh) | 一种发光二极管 | |
TWI538184B (zh) | 發光二極體陣列 | |
US9178110B2 (en) | Light-emitting device and method for manufacturing same | |
KR20110069953A (ko) | 분할된 전극구조를 갖는 발광다이오드 | |
KR101646261B1 (ko) | 발광 소자 및 그 제조방법 | |
KR101729268B1 (ko) | 발광소자 및 그 발광 소자의 제조 방법 | |
CN210723083U (zh) | 倒装led芯片 | |
CN113228311A (zh) | 一种半导体发光元件及其制作方法 | |
KR102261951B1 (ko) | 반도체 소자 및 반도체 소자 제조 방법 | |
KR20160145413A (ko) | 적색 발광소자, 적색 발광소자의 제조방법 및 발광소자 패키지 | |
KR20150007640A (ko) | 발광 소자 및 발광 소자 패키지 | |
TWI704687B (zh) | 發光二極體 | |
CN103681724B (zh) | 发光二极管阵列 | |
KR101679760B1 (ko) | 발광 소자 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
GR01 | Patent grant | ||
GR01 | Patent grant |