CN210607273U - 一种超低功率半导体功率器件 - Google Patents

Abstract

本实用新型提出一种超低功率半导体功率器件，其在半导体基板的N‑型外延层上表面开有三个沟槽，第一沟槽的下半内壁覆盖场氧化层，场氧化层内淀积导电多晶硅，第一沟槽的上半内壁及其外围覆盖栅极氧化层，栅极氧化层内淀积栅氧多晶硅，第二、第三沟槽内壁及其外围覆盖场氧化层，场氧化层内淀积导电多晶硅，导电多晶硅上方均覆盖栅极氧化层，第一沟槽外围的氧化层上方覆盖源极金属至第一源极孔内，第一沟槽上方的氧化层上方覆盖栅极金属至栅极孔内，第二沟槽上方覆盖源极金属至第二源极孔内，N+型衬底下表面设有背面电极。本实用新型采用4层光罩层数，相比现有的6‑7层的光罩技术，减少了光罩层数，在保证性能的前提下，有效降低了制造成本。

Description

一种超低功率半导体功率器件

技术领域

本实用新型属于半导体技术领域，尤其是一种超低功率半导体功率器件。

背景技术

沟槽功率器件具有高集成度、导通电阻低、开关速度快、开关损耗小，广泛应用与各类电源管理及开关转换。随着国家对节能减排越来越重视，对功率器件的损耗及转换效率要求越来越高，导通损耗主要受导通电阻大小的影响；其中，特征导通电阻越小，导通损耗越小；开关损耗主要受栅极电荷影响，栅极电荷越小，开关损耗也越小。因此，降低导通电阻和栅极电荷是降低功率器件功耗的两个有效途径，从而能更高效地使用能源，减少更多被消耗的电能。

降低特征导通电阻通常有两种方法：

方法一，是通过提高单胞密度，增加单胞的总有效宽度，从而达到降低特征导通电阻的目的。但单胞密度提高后，相应的栅电荷也会增加，不能既降低导通电阻又同时降低栅电荷；

方法二，是通过提高外延片掺杂浓度、减小外延层厚度来实现，但该方法会降低源漏击穿电压，因此单纯依靠降低掺杂浓度/减小外延层厚度，受击穿电压限制。

市面上现有的一种既能降低导通电阻又能减少栅极电荷的功率器件——沟槽型双层栅功率场效应管(Split Gate MOSFET)，现有专利ZL 201110241526.5中公开了一种新型沟槽结构的功率MOSFET器件及其制造方法，其元件区的元胞采用沟槽结构，元胞沟槽内设有绝缘氧化层，元胞沟槽内的第二绝缘栅极氧化层的厚度大于第一绝缘栅极氧化层的厚度；元胞沟槽内淀积有导电多晶硅，第一导电多晶硅在元胞沟槽内延伸的距离大于第二导电多晶硅延伸的距离；元胞沟槽的槽口由绝缘介质层覆盖，源极接触孔内填充有第二接触孔填充金属，第二接触孔填充金属与第一导电类型注入区及第二导电类型层欧姆接触；元胞沟槽上方设有源极金属，源极金属与第二接触孔填充金属电性连接；第一导电多晶硅与源极金属等电位连接，实现导通电阻低,栅漏电荷Qgd小，开关速度快、开关损耗低，工艺简单及成本低廉。

实用新型内容

本实用新型所解决的技术问题是：提供一种超低功率半导体功率器件，采用4层光罩层数，相比现有的6-7层的光罩技术，减少了光罩层数，在保证性能的前提下，有效降低了制造成本。

实现本实用新型目的的技术解决方案为：

一种超低功率半导体功率器件，包括半导体基板，所述半导体基板包括N+型衬底和N-型外延层，第一表面为N-型外延层的上表面，第一表面开有垂直方向上的第一沟槽、第二沟槽和第三沟槽，第二表面为N+型衬底的下表面，第二表面设有背面电极；第一沟槽的下半部分内壁覆盖场氧化层，场氧化层内淀积导电多晶硅，且导电多晶硅高于两壁的场氧化层，第一沟槽的上半部分内壁及其外围的第一表面、场氧化层及导电多晶硅上方均覆盖栅极氧化层，栅极氧化层内淀积栅氧多晶硅；第二沟槽的内壁及其外围的第一表面上覆盖场氧化层，场氧化层内淀积导电多晶硅，导电多晶硅上方均覆盖栅极氧化层；第三沟槽的内壁及其外围的第一表面上覆盖场氧化层，场氧化层内淀积导电多晶硅，导电多晶硅上方均覆盖栅极氧化层；第一沟槽外围的第一表面下方、第一沟槽与第二沟槽之间的第一表面下方均设置有P-型杂质注入层；第一沟槽内的栅极氧化层上方、第一沟槽外围的栅氧多晶硅上方、第二沟槽内的导电多晶硅上方、第二沟槽外围的场氧化层、第三沟槽内的导电多晶硅上方、第三沟槽外围的场氧化层上方均覆盖氧化层；第一沟槽外围的氧化层上方覆盖有源极金属，该源极金属向下延伸至第一源极孔内，所述第一源极孔贯穿氧化层、栅极氧化层直至第一沟槽外围的P-型杂质注入层的上部；第一沟槽上方的氧化层上方覆盖有栅极金属，该栅极金属向下延伸至栅极孔内，所述栅极孔贯穿氧化层直至栅氧多晶硅；第二沟槽上方覆盖有源极金属，该源极金属向下延伸至第二源极孔内，所述第二源极孔贯穿氧化层、栅极氧化层直至第二沟槽内的导电多晶硅；且所述源极金属与栅极金属之间不相连；第一源极孔与第一沟槽之间、第一源极孔与第二沟槽之间均设置N+型杂质层，第一源极孔底部设置P+型杂质层。

本实用新型采用以上技术方案与现有技术相比，具有的技术效果是：本实用新型在保证器件的性能和可靠性的基础上，将光罩层数减少至4层，功耗低，制造工艺简单，有效降低制造成本。

附图说明

图1是本实用新型的功率器件的第一层光罩结构示意图；

图2是本实用新型的功率器件的两层光罩结构示意图；

图3是本实用新型的功率器件的三层光罩结构示意图；

图4是本实用新型的功率器件的四层光罩结构示意图；

附图标记含义：1：N+型衬底，2：N-型外延层，3：第一沟槽，4：第二沟槽，5：第三沟槽，6：场氧化层，7：多晶硅，8：栅极氧化层，9：栅氧多晶硅，10：P-型杂质注入层，11：氧化层，12：第一源极孔，13：第二源极孔，14：栅极孔，15：N+型杂质层， 16：P+型杂质层，17：源极金属，18：栅极金属，19：背面电极。

具体实施方式

下面详细描述本实用新型的实施方式，所述实施方式的示例在附图中示出，其中自始至终相同或类似的标号表示相同或类似的元件或具有相同或类似功能的元件。下面通过参考附图描述的实施方式是示例性的，仅用于解释本实用新型，而不能解释为对本实用新型的限制。

一种超低功率半导体功率器件，如图4所示，包括半导体基板，所述半导体基板包括N+型衬底1和N-型外延层2，第一表面为N-型外延层2的上表面，第一表面开有垂直方向上的第一沟槽3、第二沟槽4和第三沟槽5，第二表面为N+型衬底1的下表面，第二表面设有背面电极19。

第一沟槽3的下半部分内壁覆盖场氧化层6，场氧化层6内淀积导电多晶硅7，且导电多晶硅7高于两壁的场氧化层6，第一沟槽3的上半部分内壁及其外围的第一表面、场氧化层6及导电多晶硅7上方均覆盖栅极氧化层8，栅极氧化层8内淀积栅氧多晶硅 9。第二沟槽4的内壁及其外围的第一表面上覆盖场氧化层6，场氧化层6内淀积导电多晶硅7，导电多晶硅7上方均覆盖栅极氧化层8。第三沟槽5的内壁及其外围的第一表面上覆盖场氧化层6，场氧化层6内淀积导电多晶硅7，导电多晶硅7上方均覆盖栅极氧化层8。第一沟槽3外围的第一表面下方、第一沟槽3与第二沟槽4之间的第一表面下方均设置有P-型杂质注入层10。

第一沟槽3内的栅极氧化层8上方、第一沟槽3外围的栅氧多晶硅9上方、第二沟槽4内的导电多晶硅7上方、第二沟槽4外围的场氧化层6、第三沟槽5内的导电多晶硅7 上方、第三沟槽5外围的场氧化层6上方均覆盖氧化层11。

第一沟槽3外围的氧化层11上方覆盖有源极金属17，该源极金属17向下延伸至第一源极孔12内，所述第一源极孔12贯穿氧化层11、栅极氧化层8直至第一沟槽3外围的P-型杂质注入层10的上部。第一沟槽3上方的氧化层11上方覆盖有栅极金属18，该栅极金属18向下延伸至栅极孔14内，所述栅极孔14贯穿氧化层11直至栅氧多晶硅9。第二沟槽4上方覆盖有源极金属17，该源极金属17向下延伸至第二源极孔13内，所述第二源极孔13贯穿氧化层11、栅极氧化层8直至第二沟槽4内的导电多晶硅7。且所述源极金属17与栅极金属18之间不相连。

第一源极孔12与第一沟槽3之间、第一源极孔12与第二沟槽4之间均设置N+型杂质层15，第一源极孔12底部设置P+型杂质层16。

本实用新型还提出一种制备上述超低功率半导体功率器件的方法，包括以下步骤：

步骤1、提供具有两个相对表面的N型半导体基板，所述N型半导体基板包括N+ 型衬底1和N-型外延层2，定义N-型外延层2的上表面为第一表面，定义N+型衬底1 的下表面为第二表面，刻蚀第一表面形成垂直方向上的沟槽，所述沟槽包括第一沟槽3、第二沟槽4和第三沟槽5；

步骤2：在第一表面上生长场氧化层6，该场氧化层6覆盖所述第一沟槽3内壁及其外围的第一表面、第二沟槽4内壁及其外围的第一表面、第三沟槽5内壁及其外围的第一表面；

步骤3：淀积并回刻导电多晶硅7，使第一沟槽4、第二沟槽5和第三沟槽6内填满导电多晶硅7，如图1所示；

步骤4：刻蚀第一沟槽3内及其外围的场氧化层6，使第一沟槽3内的上半部分的场氧化层6去除，二次刻蚀第一沟槽3内导电多晶硅7，使第一沟槽3内的导电多晶硅 7略高于两壁的场氧化层6；

步骤5：在第一表面上生长栅极氧化层8，该栅极氧化层8覆盖所述第一沟槽3的上半部分内壁及其外围的第一表面、第一沟槽3内的场氧化层6和导电多晶硅7、第二沟槽4内的导电多晶硅7、第三沟槽5内的导电多晶硅7；

步骤6：在第一沟槽3内淀积并回刻栅氧多晶硅9，使第一沟槽3内上半部分填满栅氧多晶硅9；

步骤7：从栅极氧化层8上注入P-型杂质并退火，在第一沟槽3外围的第一表面的下方形成P-型杂质注入层10，所述P-型杂质注入层10位于N型外延层2的上部，如图2所示；

步骤8：在栅极氧化层8上方、栅极多晶硅9上方、场氧化层6上方淀积氧化层11，并通过孔光刻定义出引线孔的区域；

步骤9：刻蚀并贯穿氧化层11、栅极氧化层8直至第一沟槽3外围的P-型杂质注入层10的上部，形成第一源极孔12；刻蚀并贯穿氧化层11、栅极氧化层8直至第二沟槽4 内的导电多晶硅7，形成第二源极孔13；刻蚀氧化层11直至栅极多晶硅9，形成栅极孔 14；

步骤10：从第一源极孔12内带角度注入N+型杂质并退火，在第一源极孔12与第一沟槽3之间、第一源极孔12与第二沟槽4之间形成N+型杂质层15，从第一源极孔 12底部注入P+型杂质并退火，在第一源极孔12底部形成P+型杂质层16，如图3所示；

步骤11：在第一源极孔12内及其外围部分氧化层11、第二源极孔13内及其外围部分氧化层11淀积金属，形成源极金属17，在栅极孔14内及其外围部分氧化层11淀积金属，形成栅极金属18，且源极金属17与栅极金属18不相连，在第二表面设置背面电极19，如图4所示。

以上所述仅是本实用新型的部分实施方式，应当指出，对于本技术领域的普通技术人员来说，在不脱离本实用新型原理的前提下，还可以做出若干改进，这些改进应视为本实用新型的保护范围。

Claims (1)

1.一种超低功率半导体功率器件，其特征在于，包括半导体基板，所述半导体基板包括N+型衬底(1)和N-型外延层(2)，第一表面为N-型外延层(2)的上表面，第一表面开有垂直方向上的第一沟槽(3)、第二沟槽(4)和第三沟槽(5)，第二表面为N+型衬底(1)的下表面，第二表面设有背面电极(19)；

第一沟槽(3)的下半部分内壁覆盖场氧化层(6)，场氧化层(6)内淀积导电多晶硅(7)，且导电多晶硅(7)高于两壁的场氧化层(6)，第一沟槽(3)的上半部分内壁及其外围的第一表面、场氧化层(6)及导电多晶硅(7)上方均覆盖栅极氧化层(8)，栅极氧化层(8)内淀积栅氧多晶硅(9)；第二沟槽(4)的内壁及其外围的第一表面上覆盖场氧化层(6)，场氧化层(6)内淀积导电多晶硅(7)，导电多晶硅(7)上方均覆盖栅极氧化层(8)；第三沟槽(5)的内壁及其外围的第一表面上覆盖场氧化层(6)，场氧化层(6)内淀积导电多晶硅(7)，导电多晶硅(7)上方均覆盖栅极氧化层(8)；第一沟槽(3)外围的第一表面下方、第一沟槽(3)与第二沟槽(4)之间的第一表面下方均设置有P-型杂质注入层(10)；

第一沟槽(3)内的栅极氧化层(8)上方、第一沟槽(3)外围的栅氧多晶硅(9)上方、第二沟槽(4)内的导电多晶硅(7)上方、第二沟槽(4)外围的场氧化层(6)、第三沟槽(5)内的导电多晶硅(7)上方、第三沟槽(5)外围的场氧化层(6)上方均覆盖氧化层(11)；

第一沟槽(3)外围的氧化层(11)上方覆盖有源极金属(17)，该源极金属(17)向下延伸至第一源极孔(12)内，所述第一源极孔(12)贯穿氧化层(11)、栅极氧化层(8)直至第一沟槽(3)外围的P-型杂质注入层(10)的上部；第一沟槽(3)上方的氧化层(11)上方覆盖有栅极金属(18)，该栅极金属(18)向下延伸至栅极孔(14)内，所述栅极孔(14)贯穿氧化层(11)直至栅氧多晶硅(9)；第二沟槽(4)上方覆盖有源极金属(17)，该源极金属(17)向下延伸至第二源极孔(13)内，所述第二源极孔(13)贯穿氧化层(11)、栅极氧化层(8)直至第二沟槽(4)内的导电多晶硅(7)；且所述源极金属(17)与栅极金属(18)之间不相连；

第一源极孔(12)与第一沟槽(3)之间、第一源极孔(12)与第二沟槽(4)之间均设置N+型杂质层(15)，第一源极孔(12)底部设置P+型杂质层(16)。

Images