CN210403715U - 一种引线框架和功率半导体器件 - Google Patents
一种引线框架和功率半导体器件 Download PDFInfo
- Publication number
- CN210403715U CN210403715U CN201921744581.4U CN201921744581U CN210403715U CN 210403715 U CN210403715 U CN 210403715U CN 201921744581 U CN201921744581 U CN 201921744581U CN 210403715 U CN210403715 U CN 210403715U
- Authority
- CN
- China
- Prior art keywords
- pin
- lead frame
- power semiconductor
- semiconductor device
- base body
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000004065 semiconductor Substances 0.000 title claims description 36
- 239000005022 packaging material Substances 0.000 claims abstract description 18
- 238000005476 soldering Methods 0.000 claims description 2
- 238000004806 packaging method and process Methods 0.000 abstract description 16
- 239000000463 material Substances 0.000 description 7
- 239000000758 substrate Substances 0.000 description 7
- 238000000034 method Methods 0.000 description 5
- 230000000694 effects Effects 0.000 description 3
- 238000003466 welding Methods 0.000 description 3
- 229910052782 aluminium Inorganic materials 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000005538 encapsulation Methods 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 230000032798 delamination Effects 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000003292 glue Substances 0.000 description 1
- 230000017525 heat dissipation Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012536 packaging technology Methods 0.000 description 1
- 238000007789 sealing Methods 0.000 description 1
- 239000003566 sealing material Substances 0.000 description 1
Images
Landscapes
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
Abstract
本申请提供了一种引线框架，包括基体及第一引脚、第二引脚和第三引脚，第二引脚和基体的连接区与第一引脚和基体的连接区的距离小于第二引脚和基体的连接区与第三引脚与基体的连接区的距离，第三引脚与基体的连接区朝向第二引脚与基体的连接区的方向延伸，使得第三引脚与基体的连接区的面积大于第二引脚与基体的连接区的面积。本申请的引线框架增大了第三引脚与基体连接区的过电流能力。同时，该引线框架增大了塑封材料与引线框架的粘接面积，提高了密着性能，改善了封装分层现象。
Description
技术领域
本实用新型涉及半导体技术领域，更具体地，涉及一种引线框架和功率半导体器件。
背景技术
随着功率半导体器件的封装技术的发展，对引线框架的要求也越来越高。一般在功率半导体器件的封装时，其引线框架的栅极引脚与栅极连通，集电极引脚与集电极通过基体连通，发射极引脚与发射极连通。通常由于栅极的电流比较小，而集电极与发射极的电流较大，因此，发射极引脚与基体之间需要更大连接面积。但在已有产品中发射极引脚与基体之间的连接区域却比较小，从而导致该位置过电流能力小。此外，封装后出现塑封材料与引线框架结合不好，导致在后续工艺或使用过程中出现分层现象，严重影功率半导体器件的可靠性。
实用新型内容
针对上述现有技术中的问题，本申请提出了一种用于功率半导体器件的引线框架和功率半导体器件，用于解决上述全部或部分技术问题。
第一方面，本申请提供一种用于功率半导体器件的引线框架，包括基体及分别与栅极、集电极和发射极连接的第一引脚、第二引脚和第三引脚，
其中，所述第二引脚和所述基体的连接区与所述第一引脚和所述基体的连接区的距离小于所述第二引脚和所述基体的连接区与所述第三引脚与所述基体的连接区的距离，所述第三引脚与所述基体的连接区朝向所述第二引脚与所述基体的连接区的方向延伸，使得所述第三引脚与所述基体的连接区的面积大于所述第二引脚与所述基体的连接区的面积。
在根据第一方面的一个实施方式中，所述第一引脚、所述第二引脚和所述第三引脚上开设有用于容纳封装材料的第一通孔，和/或
所述基体上开设有用于容纳封装材料的第二通孔。
在根据第一方面的一个实施方式中，所述第一通孔设置在所述第一引脚、所述第二引脚和所述第三引脚靠近所述基体的一端。
在根据第一方面的一个实施方式中，所述第一引脚、所述第二引脚和所述第三引脚上均开设有第一用于容纳封装材料的凹槽，和/或
所述基体上开设有用于容纳封装材料的第二凹槽。
在根据第一方面的一个实施方式中，所述第二凹槽为多个，多个所述第二凹槽垂直相交。
在根据第一方面的一个实施方式中，所述第二通孔设置在所述第二凹槽垂直相交的位置。
在根据第一方面的一个实施方式中，所述凹槽构造为U型、V型或梯型。
在根据第一方面的一个实施方式中，所述第一引脚和所述第三引脚通过焊接的方式与所述功率半导体器件的芯片连接，所述第二引脚通过基体的导电部与所述功率半导体器件的芯片连接。
在根据第一方面的一个实施方式中，所述第一引脚、第二引脚和第三引脚均包括封装段和笔直的非封装段，所述第二引脚的封装段朝向所述第三引脚的封装段弯曲，以使所述第二引脚的非封装段与第一引脚的非封装段之间的距离等于所述第二引脚的非封装段与第三引脚的非封装段之间的距离。
第二方面，本申请提供一种功率半导体器件，包括根据第一方面所述的用于功率半导体器件的引线框架。
与现有技术相比，本申请具有以下优点：
1)本申请的引线框架通过将第二引脚与基体的连接区往第一引脚的方向偏移，并将第三引脚与基体的连接区朝第二引脚与基体连接区的方向延伸，从而增大了第三引脚与基体连接区的面积，进而增大了第三引脚与基体连接区的过电流能力。
2)本申请的引线框架通过在引脚和基体上开设用于容纳封装材料的通孔，可以使引线框架上下两侧的塑封材料相连，使封装材料与引线框架之间的结合更加牢固，由此可以有效防止二者分层并提高封装效果。
3)本申请的引线框架通过在引脚和基体上开设凹槽，尤其是U型槽，增大了塑封材料与引线框架的粘接面积，提高了密着性能，改善了封装分层现象。
上述技术特征可以各种适合的方式组合或由等效的技术特征来替代，只要能够达到本实用新型的目的。
附图说明
在下文中将基于实施例并参考附图来对本实用新型进行更详细的描述。其中：
图1显示了现有技术公开的一种用于功率半导体器件的引线框架的结构示意图。
图2显示了根据本申请的一种用于功率半导体器件的引线框架的结构示意图。
在附图中，相同的部件使用相同的附图标记。附图并未按照实际的比例。
具体实施方式
下面将结合附图对本实用新型作进一步说明。
参考图2，显示了根据本申请的一种用于功率半导体器件的引线框架，该引线框架包括用于承载芯片的基体1及分别与栅极、集电极和发射极连接的第一引脚2、第二引脚3和第三引脚4。第一引脚2和第三引脚4通过焊接的方式与功率半导体器件的芯片连接，第二引脚2通过基体1的导电部与功率半导体器件的芯片连接。
第二引脚3和基体1的连接区与第一引脚2与基体1的连接区的距离L1小于第二引脚3和基体1的连接区与第三引脚4与基体1的连接区的距离L2，如图2所示。第三引脚4与基体1的连接区朝向第二引脚3与基体1的连接区的方向延伸，使得第三引脚4与基体1的连接区的面积大于第二引脚3与基体1的连接区的面积。
通过将第二引脚3与基体1的连接区朝向第一引脚1的方向偏移，并将第三引脚4与基体1的连接区朝向第二引脚3与基体1的连接区的方向延伸，从而增大了第三引脚4与基体1的连接区(如图2中标号5所示区域)的面积，可实现多铝线焊接，进而增大了第三引脚与基体的连接处的过电流能力。
优选地，如图2所示，基体1、第一引脚2、第二引脚3和第三引脚4上开设有通孔。具体地，如图2所示，通孔包括设置在第一引脚2、第二引脚3和第三引脚4上的用于容纳封装材料的第一通孔6，及设置在基体1上的用于容纳封装材料的第二通孔7。通过在第一引脚2、第二引脚3和第三引脚4上、以及基体1上开设通孔，可以使引线框架上下两侧(也即正反两面)的封装材料(一般为塑封胶)相连，使封装材料与引线框架之间的结合更加牢固，由此可以有效防止二者分层并提高封装效果。
优选地，如图2所示，基体1、第一引脚2、第二引脚3和第三引脚4上开设有用于容纳封装材料的凹槽，优选地，基体1、第一引脚2、第二引脚3和第三引脚4的两个表面均开设有凹槽，也可以只在基体1、第一引脚2、第二引脚3和第三引脚4的正面或者反面开设凹槽。基体1、第一引脚2、第二引脚3和第三引脚4的正面和反面开设凹槽可以以任意方式组合，例如，基体1的正面、第一引脚2的正面、第二引脚3的正面和第三引脚4的反面开设凹槽；基体1的正面、第一引脚2的反面、第二引脚3的正面和第三引脚4的正面开设凹槽；基体1的反面、第一引脚2的正面、第二引脚3的正面和第三引脚4的正面开设凹槽等等方式。
如图2所示，凹槽包括相互平行的横向凹槽81和相互平行的纵向凹槽82，横向凹槽81垂直于纵向凹槽82。图2中箭头a示出了横向的具体方向，箭头b示出了纵向的具体方向。该实施例中，横向凹槽81和纵向凹槽82均为两条。
在本申请的描述中，需要理解的是，术语“纵向”、“横向”指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。
凹槽可以为U型槽、V型槽、梯形槽或其他各种形状的凹槽，优选地，凹槽为U型槽。通过在基体1、第一引脚2、第二引脚3和第三引脚4的两面开设U型槽，增大了封装材料与引线框架的粘接面积，提高了密着性能，改善了封装分层现象。
在如图2所示的实施例中，第一通孔6设置在第一引脚2、第二引脚3和第三引脚4靠近基体1的一端。第二通孔7设置在横向凹槽81和纵向凹槽82相交叉的位置。
其中，第一引脚2、第二引脚3和第三引脚4均包括封装单和笔直的非封装段，第二引脚3的封装段朝向所述第三引脚4的封装段弯曲，以使第二引脚3的非封装段与第一引脚2的非封装段之间的距离等于第二引脚3的非封装段与第三引脚4的非封装段之间的距离。
在图2所示的实施例中，基体1的一个端部连接有散热区9，用于为功率半导体器件散热。
为了更加清楚的说明本申请的引线框架及其优点，下面介绍现有技术公开的一种引线框架的结构。
如图1所示，显示了现有技术的一种用于功率半导体器件的引线框架的结构示意图。图1中，栅极引脚2、集电极引脚3和发射极引脚4依次设置在基体1的一个端部，集电极引脚3与基体1的连接区位于栅极引脚2与基体1的连接区和发射极引脚4与基体1的连接区的中间位置，也即集电极引脚3和基体1的连接区与栅极引脚2和基体1的连接区的距离L1a等于集电极引脚3和基体1的连接区与发射极引脚4和基体1的连接区的距离L2a。且发射极引脚4与基体1的连接区5a的面积较小，很难做到多条粗铝线焊接，从而导致发射极与发射极引脚的连接区的过电流能力小。且封装后容易出现塑封材料与引线框架结合不良，导致在后续工艺或使用过程中出现分层现象，严重影响功率半导体器件的可靠性。
此外，图1所示的引线框架中，也没有开设像本申请中的通孔，引线框架正反两面的塑封材料无法连通，仅是分别粘贴在引线框架的正反两面，并且，现有的引线框架中，也没有开设如本申请中的凹槽，也就无法增大引线框架与塑封材料之间的粘贴面积，塑封材料与引线框架之间的结合的可靠性不高。
此外，本申请还提供一种功率芯片，该功率芯片包括上述的引线框架。
综上所述，1)本申请的引线框架通过将第二引脚与基体的连接区往第一引脚的方向偏移，并将第三引脚与基体的连接区朝第二引脚与基体连接区的方向延伸，从而增大了第三引脚与基体连接区的面积，进而增大了第三引脚与基体连接区的过电流能力。
2)本申请的引线框架通过在引脚和基体上开设用于容纳封装材料的通孔，可以使引线框架上下两侧的塑封材料相连，能够使封装材料与引线框架之间的结合更加牢固，由此可以有效防止二者分层并提高封装效果。
3)本申请的引线框架通过在引脚和基体上开设凹槽，尤其是U型槽，增大了塑封材料与引线框架的粘接面积，提高了密着性能，改善了封装分层现象。
虽然在本文中参照了特定的实施方式来描述本实用新型，但是应该理解的是，这些实施例仅仅是本实用新型的原理和应用的示例。因此应该理解的是，可以对示例性的实施例进行许多修改，并且可以设计出其他的布置，只要不偏离所附权利要求所限定的本实用新型的精神和范围。应该理解的是，可以通过不同于原始权利要求所描述的方式来结合不同的从属权利要求和本文中所述的特征。还可以理解的是，结合单独实施例所描述的特征可以使用在其他所述实施例中。
Claims (10)
1.一种用于功率半导体器件的引线框架，包括基体及分别与栅极、集电极和发射极连接的第一引脚、第二引脚和第三引脚，其特征在于：
所述第二引脚和所述基体的连接区与所述第一引脚和所述基体的连接区的距离小于所述第二引脚和所述基体的连接区与所述第三引脚与所述基体的连接区的距离，所述第三引脚与所述基体的连接区朝向所述第二引脚与所述基体的连接区的方向延伸，使得所述第三引脚与所述基体的连接区的面积大于所述第二引脚与所述基体的连接区的面积。
2.根据权利要求1所述的用于功率半导体器件的引线框架，其特征在于：所述第一引脚、所述第二引脚和所述第三引脚上开设有用于容纳封装材料的第一通孔，和/或
所述基体上开设有用于容纳封装材料的第二通孔。
3.根据权利要求2所述的用于功率半导体器件的引线框架，其特征在于，所述第一通孔设置在所述第一引脚、所述第二引脚和所述第三引脚靠近所述基体的一端。
4.根据权利要求2所述的用于功率半导体器件的引线框架，其特征在于，所述第一引脚、所述第二引脚和所述第三引脚上均开设有第一用于容纳封装材料的凹槽，和/或
所述基体上开设有用于容纳封装材料的第二凹槽。
5.根据权利要求4所述的用于功率半导体器件的引线框架，其特征在于，所述第二凹槽为多个，多个所述第二凹槽垂直相交。
6.根据权利要求5所述的用于功率半导体器件的引线框架，其特征在于，所述第二通孔设置在所述第二凹槽垂直相交的位置。
7.根据权利要求4-6任一项所述的用于功率半导体器件的引线框架，其特征在于，所述凹槽构造为U型、V型或梯型。
8.根据权利要求1-6任一项所述的用于功率半导体器件的引线框架，其特征在于，所述第一引脚和所述第三引脚通过焊接的方式与所述功率半导体器件的芯片连接，所述第二引脚通过基体的导电部与所述功率半导体器件的芯片连接。
9.根据权利要求1-6任一项所述的用于功率半导体器件的引线框架，其特征在于，所述第一引脚、第二引脚和第三引脚均包括封装段和笔直的非封装段，所述第二引脚的封装段朝向所述第三引脚的封装段弯曲，以使所述第二引脚的非封装段与第一引脚的非封装段之间的距离等于所述第二引脚的非封装段与第三引脚的非封装段之间的距离。
10.一种功率半导体器件，其特征在于，包括根据权利要求1-9任一项所述的用于功率半导体器件的引线框架。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201921744581.4U CN210403715U (zh) | 2019-10-17 | 2019-10-17 | 一种引线框架和功率半导体器件 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201921744581.4U CN210403715U (zh) | 2019-10-17 | 2019-10-17 | 一种引线框架和功率半导体器件 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN210403715U true CN210403715U (zh) | 2020-04-24 |
Family
ID=70341900
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201921744581.4U Active CN210403715U (zh) | 2019-10-17 | 2019-10-17 | 一种引线框架和功率半导体器件 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN210403715U (zh) |
-
2019
- 2019-10-17 CN CN201921744581.4U patent/CN210403715U/zh active Active
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN112701095B (zh) | 一种功率芯片堆叠封装结构 | |
| US9425181B2 (en) | Method of hybrid packaging a lead frame based multi-chip semiconductor device with multiple interconnecting structures | |
| US9240371B2 (en) | Semiconductor module, semiconductor device having semiconductor module, and method of manufacturing semiconductor module | |
| CN102593108B (zh) | 功率半导体封装结构及其制造方法 | |
| US4095253A (en) | Single in-line high power resin-packaged semiconductor device having an improved heat dissipator | |
| KR20170086828A (ko) | 메탈범프를 이용한 클립 본딩 반도체 칩 패키지 | |
| US9064851B2 (en) | Semiconductor device | |
| JP2020009834A (ja) | 半導体装置 | |
| CN214505484U (zh) | 功率半导体器件的封装结构与功率模块 | |
| US7566967B2 (en) | Semiconductor package structure for vertical mount and method | |
| CN114267655A (zh) | 半导体封装、半导体模块以及其制造方法 | |
| JP2017516321A (ja) | 分配機能タイバーを有するギャングクリップ | |
| CN112701094A (zh) | 一种功率器件封装结构及电力电子设备 | |
| CN210403715U (zh) | 一种引线框架和功率半导体器件 | |
| CN221102080U (zh) | 一种功率器件 | |
| JP6750394B2 (ja) | 半導体装置及び半導体装置製造方法 | |
| JP7473376B2 (ja) | 半導体装置 | |
| CN219435850U (zh) | Mosfet芯片封装结构 | |
| CN218827101U (zh) | 一种防分层的to-263引线框架 | |
| JP2011029500A (ja) | 太陽電池用素子装置 | |
| CN212725301U (zh) | 一种封装结构 | |
| CN111082306B (zh) | 一种半导体激光阵列及其封装方法 | |
| CN221861661U (zh) | Igbt封装单元及igbt功率装置 | |
| CN219917170U (zh) | 一种半桥模块 | |
| CN221708699U (zh) | 一种四引脚全桥结构二极管模块 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| GR01 | Patent grant | ||
| GR01 | Patent grant |