CN210296354U - 一种硅基三维扇出集成封装结构 - Google Patents

一种硅基三维扇出集成封装结构 Download PDF

Info

Publication number
CN210296354U
CN210296354U CN201921532939.7U CN201921532939U CN210296354U CN 210296354 U CN210296354 U CN 210296354U CN 201921532939 U CN201921532939 U CN 201921532939U CN 210296354 U CN210296354 U CN 210296354U
Authority
CN
China
Prior art keywords
silicon
chip
mother
chips
out integrated
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201921532939.7U
Other languages
English (en)
Inventor
王成迁
明雪飞
吉勇
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
CETC 58 Research Institute
Original Assignee
CETC 58 Research Institute
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by CETC 58 Research Institute filed Critical CETC 58 Research Institute
Priority to CN201921532939.7U priority Critical patent/CN210296354U/zh
Application granted granted Critical
Publication of CN210296354U publication Critical patent/CN210296354U/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Wire Bonding (AREA)

Abstract

本实用新型公开一种硅基三维扇出集成封装结构，属于集成电路封装技术领域。所述硅基三维扇出集成封装结构包括硅基，所述硅基第一面设置有第一布线层和母芯片，所述第一布线层和所述母芯片通过再布线层和微凸点与第一组子芯片焊接相连；所述硅基第二面和所述母芯片背面埋置有第二组子芯片，并依次制作有n层布线、阻焊层和凸点。通过使用硅基实现双面芯片埋入，最大化的利用了硅基基体和母芯片基体，完成高密度异构芯片三维集成，其封装效率、集成度、性能大大提高。

Description

一种硅基三维扇出集成封装结构
技术领域
本实用新型涉及集成电路封装技术领域，特别涉及一种硅基三维扇出集成封装结构。
背景技术
随着集成电路技术的发展，封装与晶圆制造的边界出现交叉，有相互趋近、融合的趋势。当前及未来，封装不再仅仅是保护和引出作用，还具备了强大的集成能力，通过封装集成，解决半导体工艺目前的困局，即所谓超越摩尔定律。封装集成通过灵活的手段将多类型、多功能器件进行物理尺寸和性能上的整合，实现SOC希望达到但短期能很难达到的高性能、低功耗、小型化的效果。
近年来，随着摩尔定律逐渐走到尽头，扇出型三维封装由于可以高密度集成多功能异构芯片从而形成性能优异的微系统组件，受到越来越多的重视。扇出型三维封装技术形成的封装体互联密度高，相比传统的引线键合封装方案，具有更佳的性能优势，更轻薄的封装结构。扇出型三维封装技术对各类功能芯片的微系统进行再集成，实现高密度、小型化集成的功能组件，该技术不仅可以减少电子器件的体积和重量，同时还能改善电子系统的性能、减少信号的延迟、降低噪声和功率损耗等。
申请号为201910703380.8和201610098740.2的专利使用硅基重构晶圆并扇出晶圆级封装，实现了三维集成封装。但是在这些三维扇出型封装结构中，只在硅基的一面埋入芯片，另外一面仅仅制作重布线和凸点完成电性互连。很显然，这种三维扇出型封装没有最大化的将硅基利用起来，也没有实现硅基三维扇出型封装的最高密度集成。
实用新型内容
本实用新型的目的在于提供一种硅基三维扇出集成封装结构，以解决目前硅基三维扇出型封装集成度不高的问题。
为解决上述技术问题，本实用新型提供了一种硅基三维扇出集成封装结构，包括硅基，
所述硅基第一面设置有第一布线层和母芯片，所述第一布线层和所述母芯片通过再布线层和微凸点与第一组子芯片焊接相连；
所述硅基第二面和所述母芯片背面埋置有第二组子芯片，并依次制作有n层布线、阻焊层和凸点。
可选的，所述硅基第一面开有TSV通孔和凹槽，
所述第一布线层实现所述TSV通孔与所述硅基表面互连；
所述母芯片埋在所述凹槽中，其焊盘朝外。
可选的，所述凹槽大小根据所述母芯片尺寸决定，深度至少10μm；所述TSV通孔深度与所述凹槽一致；
所述凹槽和所述TSV通孔的数量均不小于1。
可选的，所述母芯片通过临时粘合胶埋在所述凹槽中。
可选的，所述母芯片和所述临时粘合胶的总厚度与所述凹槽深度的误差不超过5μm；
所述母芯片为1颗或多颗，多颗母芯片同时埋入一个凹槽或者每个母芯片分别埋入一个凹槽。
可选的，所述硅基第一面塑封有塑封材料，所述塑封材料完全包裹所述第一组子芯片的侧面；
所述塑封材料是树脂类聚合物或聚酰亚胺类聚合物。
可选的，所述母芯片和所述硅基的空隙中填充有第一干膜材料，
所述第一干膜材料为树脂类聚合物或聚酰亚胺类聚合物。
可选的，所述第二组子芯片和所述硅基的空隙中填充有第二干膜材料，
所述第二干膜材料为树脂类聚合物或聚酰亚胺类聚合物。
可选的，所述母芯片是包括FPGA、CPU和GPU在内的处理器芯片。
在本实用新型提供的硅基三维扇出集成封装结构中，包括硅基，所述硅基第一面设置有第一布线层和母芯片，所述第一布线层和所述母芯片通过再布线层和微凸点与第一组子芯片焊接相连；所述硅基第二面和所述母芯片背面埋置有第二组子芯片，并依次制作有n层布线、阻焊层和凸点。
本实用新型的硅基三维扇出集成封装结构通过使用硅基实现双面芯片埋入，最大化的利用了硅基基体和母芯片基体，完成高密度异构芯片(如 CPU、DSP、FPGA和HBM等)三维集成，其封装效率、集成度、性能大大提高。
附图说明
图1是本实用新型提供的硅基三维扇出集成封装结构示意图；
图2是硅基背面沉积有截止层的示意图；
图3是玻璃载板的示意图；
图4硅基和玻璃载板键合在一起的示意图；
图5是在硅基背面刻蚀TSV通孔和凹槽的示意图；
图6是形成第一层布线的示意图；
图7是埋入母芯片的示意图；
图8是填充第一干膜材料并开口和再布线后示意图；
图9是焊接子芯片的的示意图；
图10是塑封硅基正面的示意图；
图11是拆掉玻璃载板并清洗临时键合胶的示意图；
图12是清洗临时粘合胶的示意图；
图13是在硅基和母芯片背面刻蚀凹槽的示意图；
图14是埋入子芯片的示意图；
图15是用第二干膜材料填充子芯片与硅基间空隙并开口的示意图；
图16是形成n层布线的示意图。
具体实施方式
以下结合附图和具体实施例对本实用新型提出的一种硅基三维扇出集成封装结构作进一步详细说明。根据下面说明和权利要求书，本实用新型的优点和特征将更清楚。需说明的是，附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本实用新型实施例的目的。
实施例一
本实用新型提供了一种硅基三维扇出集成封装结构，其结构如图1所示，包括硅基101，所述硅基101第一面设置有第一布线层105和母芯片301，所述第一布线层105和所述母芯片301通过再布线层107和微凸点 306与第一组子芯片焊接相连；所述硅基101第二面和所述母芯片301背面埋置有第二组子芯片，并依次制作有n层布线110、阻焊层111和凸点112。
具体的，请继续参阅图1，所述母芯片301和所述硅基101的空隙中填充有第一干膜材料106，所述第二组子芯片和所述硅基101的空隙中填充有第二干膜材料113，所述第一干膜材料106和所述第二干膜材料113 一样，均为树脂类聚合物或聚酰亚胺类聚合物。
本实用新型提供的硅基三维扇出集成封装结构通过如下方法制备：
具体的，如图2所示，首先提供硅基101，所述硅基101背面沉积有截止层102；所述截止层102的材质为无机材料的一种或几种，如SiO2、SiC和SiN等，或金属材料的一种或几种，Al、Cu、Ni、Sn和Au等；所述截止层102厚度不小于0.1μm。
在所述截止层102上键合玻璃载板。具体的，所述玻璃载板如图3所示，包括键合玻璃201和形成在所述键合玻璃201上的临时键合激光反应层202；所述临时键合激光反应层202通过临时键合胶203与所述截止层 102键合，如图4所示。所述键合玻璃201的厚度不小于100μm；所述临时键合胶203的厚度不小于1μm，所述临时键合激光反应层202的厚度不小于0.1μm。
接着通过研磨或刻蚀将硅基101背面减薄至目标厚度，再刻蚀出凹槽 104和TSV通孔103，如图5所示；所述凹槽104大小根据待埋入母芯片尺寸决定，深度至少10μm；所述TSV通孔103深度与所述凹槽104一致；所述凹槽104和所述TSV通孔103的数量均不小于1；
如图6，在所述硅101背面形成第一层布线105，使所述TSV通孔103 与所述硅基101背面互连；在所述凹槽104中通过临时粘合胶303埋入母芯片301，所述母芯片301的焊盘302面朝外，如图7。具体的，所述母芯片301和所述临时粘合胶303总厚度与所述凹槽104深度的误差不超过5 μm；所述母芯片301为1颗或多颗，多颗母芯片同时埋入一个凹槽或者每个母芯片分别埋入一个凹槽；进一步的，所述母芯片301是包括FPGA、CPU 和GPU在内的处理器芯片。
然后将所述母芯片301与所述硅基101间的空隙用第一干膜材料106 填满，同时将表面制作平整；所述第一干膜材料106为树脂类聚合物或聚酰亚胺类聚合物。之后如图8，利用光刻技术在所述母芯片301的焊盘302 和所述第一层布线105的焊盘处开口，完成再布线层107，所述开口尺寸在1μm以上。
如图9所示，利用倒装焊技术将第一组子芯片(包括子芯片304和子芯片305)通过微凸点306焊接到所述硅基101正面再布线后露出的焊盘上，并通过塑封材料108塑封整个硅基101正面，将第一组子芯片四个侧边完全包裹起来，以提高封装可靠性，如图10。进一步的，所述第一组子芯片中子芯片的数量不少于1个，可以为数模、射频、无源器件、DSP、存储和桥连接等芯片；更进一步的，所述塑封材料108是树脂类聚合物或聚酰亚胺类聚合物。
将所述玻璃载板拆掉，并清洗干净所述临时键合胶203，将所述硅基 101背面的截止层102露出，如图11所示；通过刻蚀技术去掉所述截止层 102，也将所述临时粘合胶303清洗掉，露出所述母芯片301和所述硅基的背面，如图12所示；然后利用干法刻蚀、湿法刻蚀或喷砂技术在所述母芯片301和硅基101的背面分别刻蚀凹槽(包括所述母芯片301背面的凹槽 312和所述硅基101背面的凹槽307)，如图13所示；具体的，凹槽尺寸要大于待埋入第二组子芯片的尺寸，凹槽的数量大于1；在凹槽312和凹槽307中通过永久粘合胶309分别埋入第二组子芯片(包括子芯片308、子芯片310和子芯片311)，焊盘朝外，如图14所示；所述永久粘合胶309 为高分子材质。
请参见图15，使用真空压膜技术，将埋入的第二组子芯片与硅基间的空隙用第二干膜材料113填满，同时将硅基101背面制作平整，利用光刻技术在埋入的第二组子芯片(包括子芯片308、子芯片310和子芯片311) 的焊盘处开口，开口尺寸在1μm以上。之后利用光刻、物理气相沉积、电镀和化镀技术完成n层布线110，如图16所示；其中，所述第二干膜材料113与所述第一干膜材料106一样，为树脂类聚合物或聚酰亚胺类聚合物。
最后制作阻焊层111和凸点112，最后减薄、切割完成封装，如图1 所示。
上述描述仅是对本实用新型较佳实施例的描述，并非对本实用新型范围的任何限定，本实用新型领域的普通技术人员根据上述揭示内容做的任何变更、修饰，均属于权利要求书的保护范围。

Claims (9)

1.一种硅基三维扇出集成封装结构，包括硅基(101)，其特征在于，
所述硅基(101)第一面设置有第一布线层(105)和母芯片(301)，所述第一布线层(105)和所述母芯片(301)通过再布线层(107)和微凸点(306)与第一组子芯片焊接相连；
所述硅基(101)第二面和所述母芯片(301)背面埋置有第二组子芯片，并依次制作有n层布线(110)、阻焊层(111)和凸点(112)。
2.如权利要求1所述的硅基三维扇出集成封装结构，其特征在于，所述硅基(101)第一面开有TSV通孔(103)和凹槽(104)，
所述第一布线层(105)实现所述TSV通孔(103)与所述硅基(101)表面互连；
所述母芯片(301)埋在所述凹槽(104)中，其焊盘朝外。
3.如权利要求2所述的硅基三维扇出集成封装结构，其特征在于，所述凹槽(104)大小根据所述母芯片(301)尺寸决定，深度至少10μm；所述TSV通孔(103)深度与所述凹槽(104)一致；
所述凹槽(104)和所述TSV通孔(103)的数量均不小于1。
4.如权利要求2所述的硅基三维扇出集成封装结构，其特征在于，所述母芯片(301)通过临时粘合胶(303)埋在所述凹槽(104)中。
5.如权利要求4所述的硅基三维扇出集成封装结构，其特征在于，所述母芯片(301)和所述临时粘合胶(303)的总厚度与所述凹槽(104)深度的误差不超过5μm；
所述母芯片(301)为1颗或多颗，多颗母芯片同时埋入一个凹槽或者每个母芯片分别埋入一个凹槽。
6.如权利要求1所述的硅基三维扇出集成封装结构，其特征在于，所述硅基(101)第一面塑封有塑封材料(108)，所述塑封材料(108)完全包裹所述第一组子芯片的侧面；
所述塑封材料(108)是树脂类聚合物或聚酰亚胺类聚合物。
7.如权利要求1所述的硅基三维扇出集成封装结构，其特征在于，所述母芯片(301)和所述硅基(101)的空隙中填充有第一干膜材料(106)，
所述第一干膜材料(106)为树脂类聚合物或聚酰亚胺类聚合物。
8.如权利要求1所述的硅基三维扇出集成封装结构，其特征在于，所述第二组子芯片和所述硅基(101)的空隙中填充有第二干膜材料(113)，
所述第二干膜材料(113)为树脂类聚合物或聚酰亚胺类聚合物。
9.如权利要求1所述的硅基三维扇出集成封装结构，其特征在于，所述母芯片(301)是包括FPGA、CPU和GPU在内的处理器芯片。
CN201921532939.7U 2019-09-16 2019-09-16 一种硅基三维扇出集成封装结构 Active CN210296354U (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201921532939.7U CN210296354U (zh) 2019-09-16 2019-09-16 一种硅基三维扇出集成封装结构

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201921532939.7U CN210296354U (zh) 2019-09-16 2019-09-16 一种硅基三维扇出集成封装结构

Publications (1)

Publication Number Publication Date
CN210296354U true CN210296354U (zh) 2020-04-10

Family

ID=70064799

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201921532939.7U Active CN210296354U (zh) 2019-09-16 2019-09-16 一种硅基三维扇出集成封装结构

Country Status (1)

Country Link
CN (1) CN210296354U (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110491853A (zh) * 2019-09-16 2019-11-22 中国电子科技集团公司第五十八研究所 一种硅基三维扇出集成封装方法及结构

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110491853A (zh) * 2019-09-16 2019-11-22 中国电子科技集团公司第五十八研究所 一种硅基三维扇出集成封装方法及结构

Similar Documents

Publication Publication Date Title
KR102401804B1 (ko) 반도체 소자 및 그 제조 방법
US10847414B2 (en) Embedded 3D interposer structure
US12033982B2 (en) Fully interconnected heterogeneous multi-layer reconstructed silicon device
CN110660675B (zh) 半导体装置及形成方法
US10867897B2 (en) PoP device
CN110310895B (zh) 一种埋入tsv转接芯片硅基扇出型三维集成封装方法及结构
KR100253116B1 (ko) Le방법을 이용한 칩사이즈 패키지의 제조방법
US9190391B2 (en) Three-dimensional chip-to-wafer integration
US20150061130A1 (en) Chip arrangement and a method for manufacturing a chip arrangement
US20140070427A1 (en) Semiconductor Device and Method of Forming Conductive THV and RDL on Opposite Sides of Semiconductor Die for RDL-to-RDL Bonding
TW201214649A (en) Semiconductor device and method of forming base leads from base substrate as standoff for stacking semiconductor die
TW201533861A (zh) 製造半導體封裝體的方法
CN110379780B (zh) 一种硅基扇出型晶圆级封装方法及结构
CN110491853A (zh) 一种硅基三维扇出集成封装方法及结构
CN113257778B (zh) 一种3d堆叠且背部导出的扇出型封装结构及其制造方法
CN111463137B (zh) 一种硅基三维扇出集成封装方法及其结构
CN110610868A (zh) 一种3d扇出型封装方法及结构
CN104465581A (zh) 一种低成本高可靠性芯片尺寸cis封装
CN210296354U (zh) 一种硅基三维扇出集成封装结构
CN210296299U (zh) 一种树脂型三维扇出集成封装结构
WO2022012474A1 (zh) 晶圆级封装方法以及封装结构
CN210296300U (zh) 一种3d扇出型封装结构
CN114914196B (zh) 基于芯粒概念的局部中介层2.5d扇出封装结构及工艺
CN210223949U (zh) 一种三维系统级集成硅基扇出型封装结构
CN210296360U (zh) 一种埋入tsv转接芯片硅基扇出型三维集成封装结构

Legal Events

Date Code Title Description
GR01 Patent grant
GR01 Patent grant