CN210075201U - 一种低功耗模数转换电路 - Google Patents

一种低功耗模数转换电路 Download PDF

Info

Publication number
CN210075201U
CN210075201U CN201920905711.1U CN201920905711U CN210075201U CN 210075201 U CN210075201 U CN 210075201U CN 201920905711 U CN201920905711 U CN 201920905711U CN 210075201 U CN210075201 U CN 210075201U
Authority
CN
China
Prior art keywords
resistor
unit
control unit
node
switch
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn - After Issue
Application number
CN201920905711.1U
Other languages
English (en)
Inventor
周杰
周冠委
皮军
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shenzhen Hac Telecom Technology Co Ltd
Original Assignee
Shenzhen Hac Telecom Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shenzhen Hac Telecom Technology Co Ltd filed Critical Shenzhen Hac Telecom Technology Co Ltd
Priority to CN201920905711.1U priority Critical patent/CN210075201U/zh
Application granted granted Critical
Publication of CN210075201U publication Critical patent/CN210075201U/zh
Withdrawn - After Issue legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Analogue/Digital Conversion (AREA)

Abstract

本实用新型公开了一种低功耗模数转换电路,包括信号放大单元、采样触发单元、保持单元、积分单元、比较单元及控制单元;信号放大单元的一至多个输入端分别接入预设的一至多路输入信号,信号放大单元的使能端连接于采样触发单元的一端,信号放大单元的一至多个输出端分别连接于保持单元的一至多个第一端,积分单元的一至多个第一端分别连接于保持单元的一至多个第二端,比较单元的一至多个第一端分别连接于保持单元的一至多个第二端,控制单元分别连接于积分单元的第二端、比较单元的第二端及采样触发单元的一端。本实用新型中在兼顾瞬态信号高捕获性能的情况下,启动快,功耗低且成本低。

Description

一种低功耗模数转换电路
技术领域
本实用新型涉及模数转换技术领域,更具体地说,涉及一种低功耗模数转换电路。
背景技术
通常一个系统中信号从输入到输出的路径。从信号的采集,放大,传输,处理一直到对相应功率器件产生执行的一整套信号流程叫信号链。整条信号链中,包含众多的器件,比如:比较器、数据转换器、模拟前端、收发器、MCU、 DSP、传感器、滤波器、存储器等。
现有技术中诸如信号的放大,采样保持,模数变换通常采用专门的集成电路设计,普遍地应用于各行各业中。
针对偶发瞬态信号的捕获需要极短的启动延迟,由于通用的集成ADC (Analog-to-Digital Converter的缩写,指模/数转换器或者模数转换器)运行速度依赖于时钟频率,难以捕获偶发且持续时间仅为nS级的有效信号,并且价格水平和功耗开销随着时钟频率的上升而增大;通用集成运算放大器构成的前端模拟信号调理电路功耗大,启动延迟明显。综上所述如何兼顾对瞬态信号的捕获性能、功耗和成本,是现有通用技术亟需解决的问题。
实用新型内容
本实用新型提供了一种低功耗模数转换电路,解决现有技术中通用集成运算放大器和ADC功耗大、成本高、启动慢的问题。
本实用新型提供了一种低功耗模数转换电路,包括信号放大单元、采样触发单元、保持单元、积分单元、比较单元及控制单元;
所述信号放大单元的一至多个输入端分别接入预设的一至多路输入信号,所述信号放大单元的使能端连接于所述采样触发单元的一端,所述信号放大单元的一至多个输出端分别连接于所述保持单元的一至多个第一端,所述积分单元的一至多个第一端分别连接于所述保持单元的一至多个第二端,所述比较单元的一至多个第一端分别连接于所述保持单元的一至多个第二端,所述控制单元分别连接于所述积分单元的第二端、所述比较单元的第二端及所述采样触发单元的一端;
其中,通过所述控制单元控制所述采样触发单元以使所述信号放大单元对所述输入信号进行放大,通过所述保持单元对所述输入信号进行保存,通过所述控制单元控制所述比较单元对所保存的输入信号进行比较,并控制所述积分单元对所保存的输入信号积分,从而通过所述控制单元中的定时器完成模数转换。
在本实用新型所述的低功耗模数转换电路中,所述比较单元集成于所述控制单元中。
在本实用新型所述的低功耗模数转换电路中,所述保持单元包括第一电阻、第一电容、第二电阻及第二电容;
所述第一电阻的一端连接于所述信号放大单元,所述第一电容的一端连接于所述第一电阻的另一端及第一节点,所述第二电阻的一端连接于所述信号放大单元,所述第二电容的一端连接于所述第二电阻的另一端及第二节点。
在本实用新型所述的低功耗模数转换电路中,所述积分单元包括第三电阻、第四电阻、第一开关、第二开关及积分参考电压源;
所述第三电阻的一端连接于所述第一节点,所述第三电阻的另一端连接于所述第一开关的第一端,所述第一开关的第二端连接于所述控制单元,所述第四电阻的一端连接于所述第二节点,所述第四电阻的另一端连接于所述第二开关的第一端,所述第二开关的第二端连接于所述控制单元,所述积分参考电压源连接于所述第一开关的第三端及所述第二开关的第三端。
在本实用新型所述的低功耗模数转换电路中,所述积分单元包括第三电阻及第四电阻;
所述第三电阻的一端连接于所述第一节点,所述第三电阻的另一端连接于所述控制单元,所述第四电阻的一端连接于所述第二节点,所述第四电阻的另一端连接于所述控制单元。
在本实用新型所述的低功耗模数转换电路中,所述比较单元包括第五电阻、第六电阻及比较器;
所述第五电阻的一端连接于第一节点,所述第五电阻的另一端连接于所述比较器的第一端,所述第六电阻的一端连接于所述第二节点,所述第六电阻的另一端连接于所述比较器的第二端,所述比较器的第三端连接于所述控制单元。
在本实用新型所述的低功耗模数转换电路中,所述比较单元包括第五电阻及第六电阻;
所述第五电阻的一端连接于第一节点,所述第五电阻的另一端连接于所述控制单元,所述第六电阻的一端连接于所述第二节点,所述第六电阻的另一端连接于所述控制单元。
在本实用新型所述的低功耗模数转换电路中,还包括保持预置单元,所述保持预置单元包括第七电阻、第八电阻、第三开关及预置电压源;
所述第七电阻的一端连接于所述第一节点,所述第七电阻的另一端连接于所述第三开关的第一端,所述第八电阻的一端连接于所述第二节点,所述第八电阻的另一点连接于所述第三开关的第二端,所述第三开关的第三端连接于所述预置电压源的一端,所述第三开关的第四端连接于所述控制单元。
在本实用新型所述的低功耗模数转换电路中,还包括保持预置单元,所述保持预置单元包括第七电阻及第八电阻;
所述第七电阻的一端连接于所述第一节点,所述第七电阻的另一端连接于所述控制单元,所述第八电阻的一端连接于所述第二节点,所述第八电阻的另一点连接于所述控制单元。
本实用新型具有以下有益效果:兼顾瞬态信号高捕获性能的情况下,启动快,功耗低且成本低。
附图说明
下面将结合附图及实施例对本实用新型作进一步说明,附图中:
图1为本实用新型一实施例提供的低功耗模数转换电路的结构示意图;
图2为本实用新型另一实施例提供的低功耗模数转换电路的结构示意图;
图3为本实用新型一实施例提供的低功耗模数转换方法的流程图。
具体实施方式
为了对本实用新型的技术特征、目的和效果有更加清楚的理解,现对照附图详细说明本实用新型的具体实施方式。
参见图1,图1为本实用新型一实施例提供的低功耗模数转换电路的结构示意图,该低功耗模数转换电路包括信号放大单元1、采样触发单元6、保持单元2、积分单元3、比较单元4及控制单元5。
所述信号放大单元1的一至多个输入端分别接入预设的一至多路输入信号,所述信号放大单元1的使能端连接于所述采样触发单元6的一端,所述信号放大单元1的一至多个输出端分别连接于所述保持单元2的一至多个第一端,所述积分单元3的一至多个第一端分别连接于所述保持单元2的一至多个第二端,所述比较单元4的一至多个第一端分别连接于所述保持单元2的一至多个第二端,所述控制单元5分别连接于所述积分单元3的第二端、所述比较单元4的第二端及所述采样触发单元6的一端;本实用新型的输入信号可以是一路,也可以是两路或者更多,如果是一路,后续保持单元2、积分单元3等只有一路工作,比较单元4则为该路信号与0电压比较。
其中,通过所述控制单元5控制所述采样触发单元6以使所述信号放大单元1对所述输入信号进行放大,通过所述保持单元2对所述输入信号进行保存,通过所述控制单元5控制所述比较单元4对所保存的输入信号进行比较,并控制所述积分单元3对所保存的输入信号积分,从而通过所述控制单元5中的定时器完成模数转换。从图中可以看出,定时器集成在控制单元5中。定时器用于测量比较单元4的输出信号的脉宽,控制单元5用于识别比较单元4的输出结果并控制定时器工作状态,读取定时器数值运算输出最终转换结果,监测采样触发信号和协调保持预置单元7、积分单元3、比较单元4和定时器按顺序运行。即控制单元5中的程序采用同步时序逻辑结合异步流水线的操作方式设计,降低了对元器件工作速率的要求,从而使得可以采用低速元器件实现,提高了系统的性能可靠性的同时降低了成本。
而且,控制单元5中的定时器采用低功耗控制器和可关闭且快速启动的低功耗定时器以实现单次积分变换,且定时器时钟源采用控制器的低功耗实时时钟无需反复启动,定时器没有启动延迟,缩短了定时器动态工作时长并控制了静态功耗,从而使得本实用新型的功耗非常低。
信号放大单元1采用在极低功耗的条件下捕获瞬态电流信号并进行模数转换的方法采用脉冲使能的全差分放大器,从而具有抑制共模干扰的能力,并且没有启动延迟可以做到实时响应,由于放大器的工作时间极短使得本实用新型的功耗非常低。
所述保持单元2包括第一电阻R1、第一电容C1、第二电阻R2及第二电容C2;所述第一电阻R1的一端连接于所述信号放大单元1,所述第一电容 C1的一端连接于所述第一电阻R1的另一端及第一节点J1,所述第二电阻R2 的一端连接于所述信号放大单元1,所述第二电容C2的一端连接于所述第二电阻R2的另一端及第二节点J2。
在该实施例中,所述积分单元3包括第三电阻R3、第四电阻R6、第一开关S2、第二开关S3及积分参考电压源Vs2;所述第三电阻R3的一端连接于所述第一节点J1,所述第三电阻R3的另一端连接于所述第一开关S2的第一端,所述第一开关S2的第二端连接于所述控制单元5的1端,从而通过控制单元5控制第二开关S2的开闭,所述第四电阻R6的一端连接于所述第二节点J2,所述第四电阻R6的另一端连接于所述第二开关S3的第一端,所述第二开关S3的第二端连接于所述控制单元5的2端,从而通过控制单元5控制第二开关S3的开闭,所述积分参考电压源Vs2连接于所述第一开关S2的第三端及所述第二开关S3的第三端。
所述比较单元4包括第五电阻R7、第六电阻R8及比较器U2;所述第五电阻R7的一端连接于第一节点J1,所述第五电阻R7的另一端连接于所述比较器U2的第一端,所述第六电阻R8的一端连接于所述第二节点J2,所述第六电阻R8的另一端连接于所述比较器U2的第二端,所述比较器U2的第三端连接于所述控制单元5的4端。
优选的,该低功耗模数转换电路还包括保持预置单元7,所述保持预置单元7包括第七电阻R4、第八电阻R5、第三开关S1及预置电压源Vs1;所述第七电阻R4的一端连接于所述第一节点J1,所述第七电阻R4的另一端连接于所述第三开关S1的第一端,所述第八电阻R5的一端连接于所述第二节点 J2,所述第八电阻R5的另一点连接于所述第三开关S1的第二端,所述第三开关S1的第三端连接于所述预置电压源Vs1的一端,所述第三开关S1的第四端连接于所述控制单元5的3端,从而通过控制单元5控制第三开关S1的开闭。
其中,该比较单元4适用于在极低功耗的条件下捕获瞬态电流信号并进行模数转换,同时该比较单元4、常态下输出开路的预置电压源Vs1和积分参考电压源Vs2可关闭和快速启动,并严格限制了各个单元的有效工作时间,从而使得本实用新型的功耗非常低。
该实施例中,控制单元5包括4个输出控制接口,分别与S1、S2、S3、比较单元4的使能端相连,用于协调各个单元的工作时序;两个输入端口分别与比较器U2输出端和触发信号相连,用于输入比较信号;一个定时器控制接口与定时器相连,用于控制定时器并读取计数值;一个通用串行接口(图未示) 用于输出转换结果,一般情况下,控制单元5为MCU,MCU具有可拓展的通用串行接口以应对当前的输出环境。
参见图2,图2为本实用新型另一实施例提供的低功耗模数转换电路的结构示意图;该实施例与上一实施例不同之处包括:比较单元4集成于所述控制单元5中;积分单元3、比较单元4及保持预置单元7的具体结构及受控信号均不同。
该实施例中,所述积分单元3包括第三电阻R3及第四电阻R6;所述第三电阻R3的一端连接于所述第一节点J1,所述第三电阻R3的另一端连接于所述控制单元5的1端,所述第四电阻R6的一端连接于所述第二节点J2,所述第四电阻R6的另一端连接于所述控制单元5的2端,从而通过控制单元 5的内部程序实现积分功能。
所述比较单元4包括第五电阻R7及第六电阻R8;所述第五电阻R7的一端连接于第一节点J1,所述第五电阻R7的另一端连接于所述控制单元5的5 端,所述第六电阻R8的一端连接于所述第二节点J2,所述第六电阻R8的另一端连接于所述控制单元5的6端,从而通过控制单元5内部的比较器实现比较功能。
该实施例中的保持预置单元7包括第七电阻R4及第八电阻R5;所述第七电阻R4的一端连接于所述第一节点J1,所述第七电阻R4的另一端连接于所述控制单元5的3端,所述第八电阻R5的一端连接于所述第二节点J2,所述第八电阻R5的另一点连接于所述控制单元5的4端。
该实施例主要通过控制单元5的内部程序实现如实施例1所述的功能。
参见图3,图3为本实用新型一实施例提供的低功耗模数转换方法的流程图,该方法采用如上所述的低功耗模数转换电路实现,包括步骤S1-S6:
S1、通过控制单元5控制保持预置单元7以对保持单元2进行复位,并控制所述控制单元5中的定时器复位。
S2、控制采样触发单元6以使信号放大单元1对一至多路输入信号进行放大,并通过保持单元2对一至多路所述输入信号进行保存;其中,采样保持的具体步骤为:触发信号发生反转,采样触发单元6将触发信号的上升沿或下降沿转换为使能信号驱动放大单元工作,上升沿或者下降沿结束后放大单元使能恢复到无效状态,放大单元的输出端由电流输出变为高阻态,将放大后的信号送至保持单元2保持。
S3、控制比较单元4对所保存的一至多路输入信号进行零状态电压比较;其中,元件本身没有电压或电流时即为零状态。通过比较获得采样信号值较大或者较小的一侧。
S4、依据零状态电压比较结果通过控制单元5控制积分单元3分别对所保存的一至多路输入信号积分;其中,积分变换的具体步骤为:控制单元5通过控制信号启动比较单元4,比较得到保持单元2所采样到信号的初始大小关系,控制单元5读取比较单元4的初始输出并保存为符号位Y,同时经逻辑判断将采样信号值较大或较小的一侧通过积分单元3进行积分变换。
S5、启动所述定时器进行计时,直至比较单元4的输出符号位发生反转;该步骤中,启动定时器开始计时,积分变换过程中比较单元4保持工作状态,当积分使得保持单元2两端信号大小关系发生反转时,比较单元4输出也发生反转,直到控制单元5识别到比较器U2输出的反转时停止计时。
S6、读取所述定时器的计数值,关闭所述定时器及所述比较单元4,并通过运算输出模数转换结果。即停止计时后,控制单元5读取定时器计数值Y 后关闭定时器,控制单元5将符号位Y与计数值X合并得到转换结果从预设的输出端口(图未示)送出。
上面结合附图对本实用新型的实施例进行了描述,但是本实用新型并不局限于上述的具体实施方式,上述的具体实施方式仅仅是示意性的,而不是限制性的,本领域的普通技术人员在本实用新型的启示下,在不脱离本实用新型宗旨和权利要求所保护的范围情况下,还可做出很多形式,这些均属于本实用新型的保护之内。

Claims (9)

1.一种低功耗模数转换电路,其特征在于,包括信号放大单元、采样触发单元、保持单元、积分单元、比较单元及控制单元;
所述信号放大单元的一至多个输入端分别接入预设的一至多路输入信号,所述信号放大单元的使能端连接于所述采样触发单元的一端,所述信号放大单元的一至多个输出端分别连接于所述保持单元的一至多个第一端,所述积分单元的一至多个第一端分别连接于所述保持单元的一至多个第二端,所述比较单元的一至多个第一端分别连接于所述保持单元的一至多个第二端,所述控制单元分别连接于所述积分单元的第二端、所述比较单元的第二端及所述采样触发单元的一端;
其中,通过所述控制单元控制所述采样触发单元以使所述信号放大单元对所述输入信号进行放大,通过所述保持单元对所述输入信号进行保存,通过所述控制单元控制所述比较单元对所保存的输入信号进行比较,并控制所述积分单元对所保存的输入信号积分,从而通过所述控制单元中的定时器完成模数转换。
2.根据权利要求1所述的低功耗模数转换电路,其特征在于,所述比较单元集成于所述控制单元中。
3.根据权利要求1或2所述的低功耗模数转换电路,其特征在于,所述保持单元包括第一电阻、第一电容、第二电阻及第二电容;
所述第一电阻的一端连接于所述信号放大单元,所述第一电容的一端连接于所述第一电阻的另一端及第一节点,所述第二电阻的一端连接于所述信号放大单元,所述第二电容的一端连接于所述第二电阻的另一端及第二节点。
4.根据权利要求3所述的低功耗模数转换电路,其特征在于,所述积分单元包括第三电阻、第四电阻、第一开关、第二开关及积分参考电压源;
所述第三电阻的一端连接于所述第一节点,所述第三电阻的另一端连接于所述第一开关的第一端,所述第一开关的第二端连接于所述控制单元,所述第四电阻的一端连接于所述第二节点,所述第四电阻的另一端连接于所述第二开关的第一端,所述第二开关的第二端连接于所述控制单元,所述积分参考电压源连接于所述第一开关的第三端及所述第二开关的第三端。
5.根据权利要求3所述的低功耗模数转换电路,其特征在于,所述积分单元包括第三电阻及第四电阻;
所述第三电阻的一端连接于所述第一节点,所述第三电阻的另一端连接于所述控制单元,所述第四电阻的一端连接于所述第二节点,所述第四电阻的另一端连接于所述控制单元。
6.根据权利要求3所述的低功耗模数转换电路,其特征在于,所述比较单元包括第五电阻、第六电阻及比较器;
所述第五电阻的一端连接于第一节点,所述第五电阻的另一端连接于所述比较器的第一端,所述第六电阻的一端连接于所述第二节点,所述第六电阻的另一端连接于所述比较器的第二端,所述比较器的第三端连接于所述控制单元。
7.根据权利要求3所述的低功耗模数转换电路,其特征在于,所述比较单元包括第五电阻及第六电阻;
所述第五电阻的一端连接于第一节点,所述第五电阻的另一端连接于所述控制单元,所述第六电阻的一端连接于所述第二节点,所述第六电阻的另一端连接于所述控制单元。
8.根据权利要求3所述的低功耗模数转换电路,其特征在于,还包括保持预置单元,所述保持预置单元包括第七电阻、第八电阻、第三开关及预置电压源;
所述第七电阻的一端连接于所述第一节点,所述第七电阻的另一端连接于所述第三开关的第一端,所述第八电阻的一端连接于所述第二节点,所述第八电阻的另一点连接于所述第三开关的第二端,所述第三开关的第三端连接于所述预置电压源的一端,所述第三开关的第四端连接于所述控制单元。
9.根据权利要求3所述的低功耗模数转换电路,其特征在于,还包括保持预置单元,所述保持预置单元包括第七电阻及第八电阻;
所述第七电阻的一端连接于所述第一节点,所述第七电阻的另一端连接于所述控制单元,所述第八电阻的一端连接于所述第二节点,所述第八电阻的另一点连接于所述控制单元。
CN201920905711.1U 2019-06-14 2019-06-14 一种低功耗模数转换电路 Withdrawn - After Issue CN210075201U (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201920905711.1U CN210075201U (zh) 2019-06-14 2019-06-14 一种低功耗模数转换电路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201920905711.1U CN210075201U (zh) 2019-06-14 2019-06-14 一种低功耗模数转换电路

Publications (1)

Publication Number Publication Date
CN210075201U true CN210075201U (zh) 2020-02-14

Family

ID=69427595

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201920905711.1U Withdrawn - After Issue CN210075201U (zh) 2019-06-14 2019-06-14 一种低功耗模数转换电路

Country Status (1)

Country Link
CN (1) CN210075201U (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110198170A (zh) * 2019-06-14 2019-09-03 深圳市华奥通通信技术有限公司 一种低功耗模数转换电路及方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110198170A (zh) * 2019-06-14 2019-09-03 深圳市华奥通通信技术有限公司 一种低功耗模数转换电路及方法
CN110198170B (zh) * 2019-06-14 2024-04-09 深圳市华奥通通信技术有限公司 一种低功耗模数转换电路及方法

Similar Documents

Publication Publication Date Title
CN210075201U (zh) 一种低功耗模数转换电路
CN107911102B (zh) 跨时钟域异步数据的同步滤波器和方法
CN209842608U (zh) 一种基于fpga fifo模块的ddr3存储器控制
CN101923525B (zh) 一种带事件捕获功能的通用目的输入输出电路
CN102394570A (zh) 一种单片集成窄脉冲峰值保持电路
CN104077492A (zh) 一种基于fpga的采样数据内插方法
CN110198170B (zh) 一种低功耗模数转换电路及方法
CN202795733U (zh) B类lxi同步数据采集仪
US8375238B2 (en) Memory system
CN108268416B (zh) 一种异步接口转同步接口控制电路
CN107831696B (zh) 一种irig-b直流码解码方法
CN209803644U (zh) 一种适用于激光测距的apd反向偏压温度自适应电路
CN101000590A (zh) 一种读取内存中数据的方法和系统
CN209593405U (zh) 一种开关电容积分器
WO2016165451A1 (zh) 一种采用隔离变压器栅驱动的移相全桥变换器的故障保护方法
CN102496389A (zh) 一种读取时序控制电路
JP2994689B2 (ja) ピーク検出器
CN201184970Y (zh) 船舶机舱数据采集嵌入板
CN101630959B (zh) 串行/并列数据转换装置及方法
CN214380870U (zh) 一种多通道plc高速计数电路
CN101110262A (zh) 一种读取内存中数据的方法和系统
CN104733049A (zh) 使用ram单元实现的移位寄存器
CN201315060Y (zh) 数字定位装置失电数据保存电路
CN102163967A (zh) 一种对脉冲数据进行采样的方法
CN216526793U (zh) 一种用于大数据的数据采集系统

Legal Events

Date Code Title Description
GR01 Patent grant
GR01 Patent grant
CP02 Change in the address of a patent holder
CP02 Change in the address of a patent holder

Address after: 518000 R & D building 901, block a, building 7, phase I, Wanke Yuncheng phase I, Xili community, Xili street, Nanshan District, Shenzhen City, Guangdong Province (9 / F, whole floor)

Patentee after: SHENZHEN HAC TELECOM TECHNOLOGY Co.,Ltd.

Address before: Xili Lake Road Shenzhen City, Guangdong province 518000 No. 4227 Nanshan District nine Xiang Ling new industrial district 2 Building 6 floor

Patentee before: SHENZHEN HAC TELECOM TECHNOLOGY Co.,Ltd.

AV01 Patent right actively abandoned
AV01 Patent right actively abandoned
AV01 Patent right actively abandoned

Granted publication date: 20200214

Effective date of abandoning: 20240409

AV01 Patent right actively abandoned

Granted publication date: 20200214

Effective date of abandoning: 20240409